WO2017188105A1 - トレンチｍｏｓ型ショットキーダイオード - Google Patents

トレンチｍｏｓ型ショットキーダイオード Download PDF

Info

Publication number
WO2017188105A1
WO2017188105A1 PCT/JP2017/015825 JP2017015825W WO2017188105A1 WO 2017188105 A1 WO2017188105 A1 WO 2017188105A1 JP 2017015825 W JP2017015825 W JP 2017015825W WO 2017188105 A1 WO2017188105 A1 WO 2017188105A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
trench
schottky diode
electric field
trench mos
Prior art date
Application number
PCT/JP2017/015825
Other languages
English (en)
French (fr)
Inventor
公平 佐々木
東脇　正高
Original Assignee
株式会社タムラ製作所
国立研究開発法人情報通信研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 国立研究開発法人情報通信研究機構 filed Critical 株式会社タムラ製作所
Priority to EP17789388.0A priority Critical patent/EP3451388B1/en
Priority to KR1020187034054A priority patent/KR102343716B1/ko
Priority to CN201780025908.XA priority patent/CN109075214B/zh
Priority to US16/096,717 priority patent/US10825935B2/en
Priority to EP22176745.2A priority patent/EP4086974A1/en
Publication of WO2017188105A1 publication Critical patent/WO2017188105A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Definitions

  • the present invention relates to a trench MOS type Schottky diode.
  • Patent Document 1 when the electron carrier concentration and the thickness of the n ⁇ Ga 2 O 3 layer are 9.95 ⁇ 10 16 cm ⁇ 3 and 3.3 ⁇ m, the breakdown voltage of the Schottky diode is 1000V. It is described.
  • Non-Patent Documents 1 and 2 a trench MOS Schottky diode using Si as a semiconductor layer and a trench MOS Schottky diode using SiC as a semiconductor layer are known (for example, Non-Patent Documents 1 and 2).
  • Non-Patent Document 1 discloses that the withstand voltage of a trench MOS Schottky diode using Si as a semiconductor layer is 107 V when the doping concentration and thickness of the n ⁇ Si layer are 1 ⁇ 10 16 cm ⁇ 3 and 9 ⁇ m, respectively. It is described that there is.
  • Non-Patent Document 2 SiC is used for the semiconductor layer when the doping concentration and thickness of the n ⁇ SiC layer are 6 ⁇ 10 15 cm ⁇ 3 and 4 ⁇ m, respectively. It can be seen that the withstand voltage of the trench MOS type Schottky diode is about several tens of volts.
  • the breakdown voltage of a Schottky diode is defined by the breakdown field strength of Ga 2 O 3 .
  • a Schottky diode using a material having a high dielectric breakdown electric field strength such as Ga 2 O 3
  • the reverse voltage is increased, the anode electrode and the Ga 2 O 3 before the Ga 2 O 3 layer undergoes dielectric breakdown.
  • the leakage current between the three layers becomes extremely large, and the Schottky diode is burned out.
  • a Schottky diode using Ga 2 O 3 as the semiconductor layer it can be said that it is appropriate to define the reverse voltage when a leak current of a predetermined magnitude (for example, 1 ⁇ A) flows as the breakdown voltage.
  • a leak current of a predetermined magnitude for example, 1 ⁇ A
  • the Schottky diode of Patent Document 1 does not have a special structure for suppressing leakage current, and the carrier concentration of the n ⁇ Ga 2 O 3 layer is 9.95 ⁇ 10 16 cm ⁇ 3 . Approximate reverse voltage when 1 ⁇ A leakage current flows is approximately 64V.
  • An object of the present invention is to provide a trench MOS Schottky diode with high breakdown voltage and low loss.
  • one aspect of the present invention provides the following trench MOS Schottky diodes [1] to [7].
  • a trench MOS Schottky diode having a trench MOS gate embedded in the insulating film and in contact with the anode electrode.
  • the donor concentration of the second semiconductor layer is 1.0 ⁇ 10 15 cm ⁇ 3 or more and 3.0 ⁇ 10 17 cm ⁇ 3 or less, and the thickness of the second semiconductor layer is 2.0 ⁇ m.
  • the donor concentration of the second semiconductor layer is 3.0 ⁇ 10 16 cm ⁇ 3 or more and 6.0 ⁇ 10 16 cm ⁇ 3 or less, and the thickness of the second semiconductor layer is 4.5 ⁇ m.
  • FIG. 1 is a vertical sectional view of a trench MOS Schottky diode according to the first embodiment.
  • FIG. 2A is a top view of the second semiconductor layer showing a typical example of a planar pattern of trenches.
  • FIG. 2B is a top view of the second semiconductor layer showing a typical example of the planar pattern of the trench.
  • FIG. 3 is a vertical sectional view of a modified example of the trench MOS Schottky diode according to the first embodiment.
  • FIG. 4 is a vertical sectional view of a trench MOS Schottky diode according to the second embodiment.
  • FIG. 5A is a vertical cross-sectional view of a trench MOS Schottky diode according to the third embodiment.
  • FIG. 5B is a vertical sectional view of the trench MOS Schottky diode according to the third embodiment.
  • FIG. 6 schematically shows the positions of the points P 1 , P 2 , P 3 in the trench MOS Schottky diode in the simulation of the embodiment.
  • 7A shows a relationship between the electric field strength E in the dielectric constant and the point P 1, P 2 of the insulating film.
  • Figure 7B shows the relationship between the electric field strength E in the dielectric constant and the point P 3 of the insulating film.
  • FIG. 8A shows the relationship between the thickness T i of the insulating film and the electric field strength E at the points P 1 and P 2 .
  • FIG. 8B shows the relationship between the thickness T i of the insulating film and the electric field strength E at the point P 3 .
  • 9A shows a relationship between the electric field strength E at the depth D t and the point P 1, P 2 of the trench.
  • 9B shows a relationship between the electric field strength E at the depth D t and the point P 3 of the trench.
  • 10A shows the relationship between the electric field strength E in the thickness T e and the point P 1, P 2 of the second semiconductor layer.
  • Figure 10B shows the relationship between the electric field strength E of the second semiconductor thickness of the layer T e and the point P 3.
  • FIG. 11A shows the relationship between the donor concentration N d of the second semiconductor layer and the electric field strength E at the points P 1 and P 2 .
  • FIG. 11B shows the relationship between the donor concentration N d of the second semiconductor layer and the electric field strength E at the point P 3 .
  • FIG. 12A shows the relationship between the half width W m of the mesa-shaped portion between adjacent trenches and the electric field intensity E at the points P 1 and P 2 .
  • FIG. 12B shows the relationship between the half width W m of the mesa-shaped portion between adjacent trenches and the electric field intensity E at the point P 3 .
  • FIG. 13 shows the relationship between the barrier height at the interface between the anode electrode and the second semiconductor layer and the electric field strength E at the points P 1 , P 2 , and P 3 .
  • FIG. 14 shows the relationship between the barrier height at the interface between the anode electrode and the second semiconductor layer and the reverse leakage current.
  • FIG. 15 shows the forward characteristics of a trench MOS Schottky diode having a withstand voltage of 1200 V, calculated using the on-resistance and barrier height derived by simulation.
  • FIG. 16 shows the relationship between the barrier height at the interface between the anode electrode and the second semiconductor layer and the reverse leakage current.
  • FIG. 17 shows the forward characteristics of a trench MOS Schottky diode having a withstand voltage of 600 V, calculated using the on-resistance and barrier height derived by simulation.
  • Figure 18A shows the relationship between the electric field strength E in the thickness T b and the point P 1, P 2 of the insulator immediately below the bottom of the insulating film.
  • Figure 18B shows the relationship between the electric field strength E in the thickness T b and the point P 3 of the insulator immediately below the bottom of the insulating film.
  • Figure 18C shows the relationship between the electric field strength E in the thickness T b and the point P 4 of the insulator immediately below the bottom of the insulating film.
  • FIG. 1 is a vertical sectional view of a trench MOS Schottky diode 1 according to the first embodiment.
  • the trench MOS Schottky diode 1 is a vertical Schottky diode having a trench MOS region.
  • the trench MOS Schottky diode 1 includes a first semiconductor layer 10 and a trench 12 that is stacked on the first semiconductor layer 10 and is open on a surface 17 opposite to the first semiconductor layer 10. Formed on the surface of the first semiconductor layer 10 opposite to the second semiconductor layer 11, the anode electrode 13 formed on the surface 17 of the second semiconductor layer 11, and the second semiconductor layer 11. The cathode electrode 14 formed, the insulating film 15 covering the inner surface of the trench 12 of the second semiconductor layer 11, and the anode electrode 13 embedded in the trench 12 of the second semiconductor layer 11 so as to be covered with the insulating film 15. And a trench MOS gate 16 in contact with each other.
  • a forward voltage (a positive potential on the anode electrode 13 side) is applied between the anode electrode 13 and the cathode electrode 14, whereby the anode electrode 13 viewed from the second semiconductor layer 11. And the energy barrier at the interface between the second semiconductor layer 11 decreases, and current flows from the anode electrode 13 to the cathode electrode 14.
  • the upper limit of the reverse leakage current of the Schottky diode is 1 ⁇ A.
  • a reverse voltage when a leakage current of 1 ⁇ A flows is defined as a withstand voltage.
  • the current density of the reverse leakage current is 0.0001 A / cm 2 .
  • the electric field intensity directly under the Schottky electrode is about 0.8 MV / cm, where 0.0001 A / cm 2 is when 1 ⁇ A current flows through the Schottky electrode having a size of 1 mm ⁇ 1 mm. It is the current density directly under the Schottky electrode.
  • the electric field intensity immediately below the Schottky electrode is 0.8 MV / cm or less. Therefore, it is necessary to reduce the donor concentration of the semiconductor layer to 10 15 cm ⁇ 3 and make the semiconductor layer very thick. Therefore, the conduction loss becomes very large, and it is difficult to produce a Schottky barrier diode with a high breakdown voltage and a low loss.
  • the trench MOS type Schottky diode 1 Since the trench MOS type Schottky diode 1 according to the present embodiment has a trench MOS structure, a high breakdown voltage can be obtained without increasing the resistance of the semiconductor layer. That is, the trench MOS type Schottky diode 1 is a Schottky diode having a high breakdown voltage and a low loss.
  • JBS diode A junction barrier Schottky (JBS) diode is known as a high breakdown voltage and low loss Schottky diode.
  • JBS junction barrier Schottky
  • the first semiconductor layer 10 is made of an n-type Ga 2 O 3 based single crystal containing a group IV element such as Si or Sn as a donor.
  • the donor concentration N d ′ of the first semiconductor layer 10 is, for example, 1.0 ⁇ 10 18 or more and 1.0 ⁇ 10 20 cm ⁇ 3 or less.
  • the thickness T s of the first semiconductor layer 10 is, for example, 10 to 600 ⁇ m.
  • the first semiconductor layer 10 is, for example, a Ga 2 O 3 single crystal substrate.
  • the Ga 2 O 3 single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added.
  • a Ga 2 O 3 single crystal to which Al and In are added Ga x Al y In (1-xy) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1)
  • Al Ga x Al y In (1-xy)
  • a single crystal may be used.
  • Al is added, the band gap is widened, and when In is added, the band gap is narrowed.
  • the above Ga 2 O 3 single crystal has, for example, a ⁇ -type crystal structure.
  • the second semiconductor layer 11 is made of an n-type Ga 2 O 3 single crystal containing a group IV element such as Si or Sn as a donor. Donor concentration N d of the second semiconductor layer 11 is lower than the donor concentration N d of the first semiconductor layer 10.
  • the second semiconductor layer 11 is an epitaxial layer that is epitaxially grown on the first semiconductor layer 10 that is, for example, a Ga 2 O 3 -based single crystal substrate.
  • a high donor concentration layer including a high concentration donor may be formed between the first semiconductor layer 10 and the second semiconductor layer 11.
  • This high donor concentration layer is used, for example, when the second semiconductor layer 11 is epitaxially grown on the first semiconductor layer 10 which is a substrate. At the initial stage of growth of the second semiconductor layer 11, the amount of dopant taken in is unstable or acceptor impurities are diffused from the first semiconductor layer 10 that is the substrate. If the second semiconductor layer 11 is directly grown, the region near the interface between the second semiconductor layer 11 and the first semiconductor layer 10 may increase in resistance. In order to avoid such a problem, a high donor concentration layer is used. For example, the concentration of the high donor concentration layer is set higher than that of the second semiconductor layer 11, and more preferably higher than that of the first semiconductor layer 10.
  • donor concentration N d of the second semiconductor layer 11 is increased, the electric field intensity of each portion of the trench MOS Schottky diode 1 is increased.
  • donor concentration N d of the semiconductor layer 11 is approximately 6.0 ⁇ 10 16 cm -3 or less.
  • the resistance of the second semiconductor layer 11 increases and the forward loss increases.
  • the donor concentration Nd in order to obtain a breakdown voltage of 1200 V or less, 3.0 ⁇ 10 16 cm ⁇ . It is preferably 3 or more.
  • the thickness T e of the second semiconductor layer 11 As the thickness T e of the second semiconductor layer 11 is increased, the maximum field strength and the maximum electric field strength in the insulating film 15 in the second semiconductor layer 11 is reduced.
  • the thickness T e of approximately 6 ⁇ m of the second semiconductor layer 11 it is possible to reduce the maximum electric field intensity of the maximum electric field intensity and the insulating film 15 in the second semiconductor layer 11 effectively. Reduction of these field strength, it is preferable from the viewpoint of miniaturization of the trench MOS Schottky diode 1, the thickness T e of the second semiconductor layer 11 is not less than about 5.5 ⁇ m and 9 ⁇ m or less.
  • the trench 12 preferably the depth D t is approximately 2 ⁇ m or more and 6 ⁇ m or less, and more preferably less than about 3 ⁇ m and 4 [mu] m. Further, in this specification, half the width of the trench 12 (hereinafter referred to as 1/2 width) and W t.
  • the width of the mesa-shaped portion between adjacent trenches 12 of the second semiconductor layer 11 is reduced, the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11 is reduced.
  • the width of half the width of the mesa-shaped portion between the adjacent trenches 12 (hereinafter referred to as 1 ⁇ 2 width) is defined as W m .
  • the 1 ⁇ 2 width W m of the mesa-shaped portion is 1.25 ⁇ m or less.
  • 1/2 width W m of the mesa-shaped portion is 0.25 ⁇ m or more.
  • the insulating film 15 is preferably made of a material having a high dielectric constant.
  • a material having a high dielectric constant for example, Al 2 O 3 as a material of the insulating film 15 (relative dielectric constant about 9.3), although HfO 2 (relative dielectric constant about 22) can be used, the use of high dielectric constant HfO 2 Particularly preferred.
  • the thickness of the insulating film 15 is preferably small, and more preferably 300 nm or less. However, it is needless to say that the thickness is such that almost no current flows directly between the trench MOS gate 16 and the second semiconductor layer 11.
  • the material of the trench MOS gate 16 is not particularly limited as long as it has conductivity.
  • polycrystalline Si doped at a high concentration, or a metal such as Ni or Au can be used.
  • the electric field strength in the trench MOS type Schottky diode 1 is such that the width of the mesa-shaped portion between two adjacent trenches 12, the depth D t of the trench 12, the thickness T i of the insulating film 15, etc.
  • the planar pattern of the trench 12 is hardly affected.
  • the planar pattern of the trench 12 of the second semiconductor layer 11 is not particularly limited.
  • 2A and 2B are top views of the surface 17 of the second semiconductor layer 11 showing typical examples of the planar pattern of the trench 12, respectively.
  • the trench 12 shown in FIG. 2A has a linear planar pattern.
  • the trench 12 shown in FIG. 2B has a planar pattern such that the mesa-shaped portion between the two adjacent trenches 12 has a dot-like planar pattern.
  • the cross section of the trench MOS type Schottky diode 1 shown in FIG. 1 is a cross section along the cutting line AA in the trench MOS type Schottky diode 1 shown in FIG. 2A and the trench MOS type shown in FIG. 2B. In the Schottky diode 1, it corresponds to a cut surface along the cutting line BB.
  • the anode electrode 13 is in Schottky contact with the second semiconductor layer 11.
  • the anode electrode 13 is made of a material such as Pt, Pd, Au, Ni, Ag, Cu, Al, Mo, In, Ti, polycrystalline Si, and oxides, nitrides, and alloys thereof.
  • the reverse leakage current at the Schottky interface between the anode electrode 13 and the second semiconductor layer 11 decreases as the barrier height (barrier height) at the interface between the anode electrode 13 and the second semiconductor layer 11 increases.
  • the forward voltage rises, so the forward loss increases.
  • the anode electrode 13 may have a multilayer structure in which different metal films are stacked, for example, Pt / Au, Pt / Al, Pd / Au, Pd / Al, or Pt / Ti / Au and Pd / Ti / Au. .
  • the cathode electrode 14 is in ohmic contact with the first semiconductor layer 10.
  • the cathode electrode 14 is made of a metal such as Ti.
  • the cathode electrode 14 may have a multilayer structure in which different metal films are stacked, for example, Ti / Au or Ti / Al.
  • the layer of the cathode electrode 14 in contact with the first semiconductor layer 10 is made of Ti.
  • FIG. 3 is a vertical sectional view of a modified example of the trench MOS type Schottky diode 1. As shown in FIG. 3, trench MOS Schottky diode 1 may have a field plate structure.
  • a dielectric film 18 made of SiO 2 or the like is provided along the edge of the surface 17 of the second semiconductor layer 11, and the anode electrode 13 is formed on the dielectric film 18.
  • the edge is on board.
  • the dielectric film 18 also functions as a passivation film that suppresses a surface leakage current flowing through the surface 17 of the second semiconductor layer 11.
  • the presence or absence of the field plate structure depends on the parameters (1/2 width W m of the mesa-shaped portion, depth D t of the trench 12, and thickness T of the insulating film 15 in the structure of the trench MOS Schottky diode 1 described above. It does not affect the optimal value of i ).
  • the second embodiment is different from the first embodiment in that an insulator different from the insulator constituting the insulating film 15 is embedded in the bottom of the trench. Note that the description of the same points as in the first embodiment will be omitted or simplified.
  • FIG. 4 is a vertical sectional view of the trench MOS Schottky diode 2 according to the second embodiment.
  • the second semiconductor layer 11 of the trench MOS type Schottky diode 2 has a trench 21 opening in the surface 17.
  • An insulator 22 is embedded in the bottom of the trench 21, and the insulating film 15 covers the upper surface of the insulator 22 and the inner side surface of the trench 21.
  • the trench MOS gate 16 is embedded in the trench 21 so as to be covered with the insulating film 15.
  • the upper portion of the insulator 22 is cut into a round shape by etching to form the trench 12. Then, an insulating film 15 and a trench MOS gate 16 are formed in the trench 12.
  • the bottom surface of the trench 21 may be flat or may be round like the trench 12.
  • the insulator 22 is made of an insulator having a dielectric constant lower than that of the insulating film 15. For this reason, when a voltage is applied between the anode electrode 13 and the cathode electrode 14, the electric field applied to the insulator 22 is larger than the electric field applied to the insulating film 15.
  • the region having the highest electric field strength in the insulating film 15 is a region near the bottom of the trench 12. Further, the region having the highest electric field strength in the second semiconductor layer 11 is a region immediately below the trench 12.
  • the electric field strength in the region near the bottom of the trench 12 in the insulating film 15 and the electric field strength in the region immediately below the trench 12 in the second semiconductor layer 11 are provided. Can be reduced. That is, the maximum electric field strength in the insulating film 15 and the maximum electric field strength in the second semiconductor layer 11 can be reduced.
  • the material of the insulator 22 a material having a low dielectric constant such as SiO 2 (having a relative dielectric constant of about 4) is preferably used.
  • the thickness T b of the insulator 22 immediately below the bottom of the insulating layer 15 is preferably about 200nm or more.
  • the insulator 22 has the same planar pattern as the trench 12 and typically has a width approximately equal to the width 2 W t of the trench 12.
  • the third embodiment is different from the second embodiment in that the insulator 22 is in contact with the first semiconductor layer 10. Note that the description of the same points as in the second embodiment will be omitted or simplified.
  • FIG. 5A and 5B are vertical sectional views of the trench MOS Schottky diode 3 according to the third embodiment.
  • Trench MOS Schottky diode 3 as compared with the trench MOS Schottky diode 2 according to the second embodiment, a large thickness T b of the insulator 22. For this reason, unlike the trench MOS Schottky diode 2 in which the breakdown voltage is secured by the insulator 22 and the second semiconductor layer 11, the breakdown voltage can be secured only by the insulator 22.
  • the on resistance of the trench MOS type Schottky diode 3 is set to the on resistance of the trench MOS type Schottky diode 2. The loss can be further reduced.
  • the insulator 22 of the trench MOS type Schottky diode 3 may be in contact with the upper surface of the first semiconductor layer 10 as shown in FIG. 5A, or as shown in FIG. The bottom may enter the first semiconductor layer 10. That is, the height of the lowermost portion of the insulator 22 may be the same as the height of the interface between the first semiconductor layer 10 and the second semiconductor layer 11, or the first semiconductor layer 10 and the second semiconductor. It may be lower than the height of the interface of the layer 11.
  • the relationship with the maximum electric field strength in the region from the interface to a depth of 0.5 ⁇ m was determined.
  • the point where the electric field strength E in the second semiconductor layer 11 is the highest is P 1
  • the point where the electric field strength E in the insulating film 15 is the highest is P 2
  • immediately below the anode electrode 13 in the second semiconductor layer 11 Let P 3 be the point where the electric field strength E is the largest in the region. That is, the electric field intensity E at the point P 1 is the maximum electric field intensity in the second semiconductor layer 11, the electric field intensity E at the point P 2 is the maximum electric field intensity in the insulating film 15, and the electric field intensity E at the point P 3 is the second electric field intensity. This is the maximum electric field strength in the region immediately below the anode electrode 13 in the semiconductor layer 11.
  • FIG. 6 schematically shows the positions of the points P 1 , P 2 , P 3 in the trench MOS type Schottky diode 1 in the simulation of this embodiment.
  • FIGS. 7A and 7B show the relationship between the relative dielectric constant of the insulating film 15 and the electric field strength E at the points P 1 , P 2 , and P 3 .
  • the relative dielectric constants 9.3 and 22 in FIGS. 7A and 7B correspond to the relative dielectric constants of Al 2 O 3 and HfO 2 , respectively.
  • FIG. 7A shows that the maximum electric field strength in the insulating film 15 decreases as the dielectric constant of the insulating film 15 increases.
  • Figure 8A is, as the thickness T i of the insulating film 15 is increased, the maximum electric field intensity in the second semiconductor layer 11 is shown to decrease.
  • the dielectric breakdown strength of the insulating film 15 which is an insulator is very high, the electric field strength of the insulating film 15 does not reach the dielectric breakdown strength under the conditions of this simulation, and even if it increases, there is no problem.
  • 9A and 9B show the relationship between the depth D t of the trench 12 and the electric field strength E at the points P 1 , P 2 , and P 3 .
  • the depth D t is approximately 6 ⁇ m following trench 12, kept preferably when it is 4 ⁇ m or less, the maximum electric field intensity of the maximum electric field intensity and the insulating film 15 in the second semiconductor layer 11 low be able to.
  • the depth D t is approximately 2 ⁇ m or more trenches 12, preferably when it is 3 ⁇ m or more, the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11 is kept low It is shown that.
  • Figure 10A, 10B show the relationship between the electric field strength E in the second thickness T e and the point P 1 of the semiconductor layer 11, P 2, P 3.
  • Figure 11A, 11B show the relationship between the electric field strength E in the second donor concentration N d and the point P 1 of the semiconductor layer 11, P 2, P 3.
  • FIG. 11A, according to 11B as the donor concentration N d of the second semiconductor layer 11 is small, the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11, in the second semiconductor layer 11 And the maximum electric field strength in the insulating film 15 are reduced.
  • the maximum electric field intensity in the second semiconductor layer 11 Ga 2 The dielectric breakdown strength of O 3 can be suppressed to less than 8 MV / cm.
  • 12A and 12B show the relationship between the half width W m of the mesa-shaped portion between the adjacent trenches 12 and the electric field intensity E at the points P 1 , P 2 , and P 3 .
  • FIG. 13 shows the relationship between the barrier height at the interface between the anode electrode 13 and the second semiconductor layer 11 and the electric field strength E at the points P 1 , P 2 , and P 3 .
  • FIG. 13 shows that the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11, the maximum electric field strength in the second semiconductor layer 11, and the maximum electric field strength in the insulating film 15 are as follows. It is shown that it does not depend on the barrier height at the interface between the first semiconductor layer 11 and the second semiconductor layer 11.
  • the breakdown voltage when the donor concentration N d is lowered is increased, the breakdown voltage when the thickness T e of the second semiconductor layer 11 is increased to increase, and the trench MOS Schottky diode 1 considering that the thickness T e from the viewpoint of downsizing the second semiconductor layer 11 is approximately 9 ⁇ m or less is preferred, since the breakdown voltage to form an element of 1200V is approximately 3.0 ⁇ the donor concentration N d 10 16 cm -3 or more and 6.0 ⁇ 10 16 cm -3 or less, it would be preferable to not more than the thickness T e of approximately 5.5 ⁇ m or more and 9 ⁇ m second semiconductor layer 11.
  • the breakdown voltage may be less than 1200V, it can be smaller thickness T e of the second semiconductor layer 11, for example, for the breakdown voltage to form an element of 600V, the donor concentration N d There approximately 3.0 ⁇ 10 16 cm -3 or more and 6.0 ⁇ 10 16 cm -3 or less, the thickness T e of the second semiconductor layer 11 may be equal to or less than about 4.5 ⁇ m or more and 9 .mu.m.
  • Table 2 shows examples of structural parameters of the trench MOS Schottky diode 1 having a withstand voltage of 1200 V, which are derived based on the above simulation results.
  • the on-resistance of the second semiconductor layer 11 when the trench structure is not included is 1.3 m ⁇ cm 2
  • 1.6 m ⁇ cm 2 is approximately 1. This is a value derived as causing a double loss.
  • FIG. 14 shows the relationship between the barrier height at the interface between the anode electrode 13 and the second semiconductor layer 11 and the reverse leakage current.
  • the relationship between the barrier height and the reverse leakage current in FIG. 14 is obtained by theoretical calculation assuming that the electric field intensity directly below the anode electrode is 0.4 MV / cm in consideration of the mirror image effect in thermionic emission.
  • the minimum allowable barrier height is 0.7 eV.
  • FIG. 15 shows the forward characteristics of the trench MOS Schottky diode 1 having a breakdown voltage of 1200 V, calculated using the on-resistance and the barrier height. According to FIG. 15, for example, the forward voltage when driving at 200 A / cm 2 is 0.7 to 0.8 V.
  • Table 3 shows examples of structural parameters of the trench MOS Schottky diode 1 having a withstand voltage of 600 V derived based on the simulation result.
  • the on-resistance of the second semiconductor layer 11 when the trench structure is not included is 0.86 m ⁇ cm 2
  • 1.0 m ⁇ cm 2 is approximately 1. This is a value derived as causing a double loss.
  • FIG. 16 shows the relationship between the barrier height at the interface between the anode electrode 13 and the second semiconductor layer 11 and the reverse leakage current.
  • the relationship between the barrier height and reverse leakage current in FIG. 16 is obtained by theoretical calculation assuming that the electric field intensity directly below the anode electrode is 0.2 MV / cm in consideration of the mirror image effect in thermionic emission.
  • the minimum allowable barrier height is 0.7 eV.
  • FIG. 17 shows the forward characteristics of the trench MOS Schottky diode 1 having a withstand voltage of 600 V, calculated using the on-resistance and barrier height. According to FIG. 17, for example, the forward voltage when driving at 200 A / cm 2 is 0.6 to 0.7 V.
  • the electric field intensity value calculated at the withstand voltage of 1200V may be set to 1 ⁇ 4, and the structure parameter may be changed accordingly.
  • the donor concentration N d is about 3.0 ⁇ 10 16 cm ⁇ 3 or more and 3.0 ⁇ 10 17 cm ⁇ 3 or less, and the thickness Te is about It is preferable to be 2.0 ⁇ m or more and 4.5 ⁇ m or less.
  • the donor concentration N d is about 1.0 ⁇ 10 16 cm ⁇ 3 or more and 3.0 ⁇ 10 16 cm ⁇ 3 or less, and the thickness Te is about It is preferable to set it to 5.5 micrometers or more and 9 micrometers or less.
  • the breakdown voltage is to form the following elements and not more than 10 kV 1700V, the donor concentration N d of approximately 1.0 ⁇ 10 15 cm -3 or more and 1.0 ⁇ 10 16 cm -3 or less, approximately 9 ⁇ m or thickness T e And it is preferable to set it as 50 micrometers or less.
  • the donor concentration N d of the second semiconductor layer 11 is about 1.0 ⁇ 10 15 cm ⁇ 3 or more and 3.0 ⁇ 10 17 cm ⁇ 3 or less, and the second semiconductor layer 11 the thickness T e of approximately 2.0 ⁇ m or more and by adjusting in the range 50 [mu] m, the breakdown voltage can be formed a device that is in the range of not more than 10kV below 300 V.
  • Figure shows 18A, 18B, the relationship between the electric field strength E in the thickness T b and the point P 1, P 2, P 3 , P 4 of the insulator 22 immediately below the bottom of the 18C layer 15.
  • the point P 4 is a point where the electric field strength E in the insulator 22 is the highest.
  • the point P 1 where the electric field strength E in the second semiconductor layer 11 is the highest is located in the vicinity of the side surface of the insulator 22.
  • the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11 is increased. Accordingly, by providing the insulator 22 instead of increasing the thickness T i of the insulating film 15, without increasing the maximum electric field strength in the region immediately below the anode electrode 13 in the second semiconductor layer 11, the second The maximum electric field strength in the semiconductor layer 11 can be reduced.
  • the thickness T b of the insulator 22 is set about 200nm or more, it is possible to suppress the maximum electric field intensity in the second semiconductor layer 11 particularly low.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供する。 【解決手段】一実施の形態として、Ｇａ２Ｏ３系単結晶からなる第１の半導体層１０と、第１の半導体層１０に積層される層であって、面１７に開口するトレンチ１２を有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層１１と、面１７上に形成されたアノード電極１３と、第１の半導体層１０の第２の半導体層１１と反対側の面上に形成されたカソード電極１４と、第２の半導体層１１のトレンチ１２の内面を覆う絶縁膜１５と、第２の半導体層１１のトレンチ１２内に絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に接触するトレンチＭＯＳゲート１６と、を有する、トレンチＭＯＳ型ショットキーダイオード１を提供する。

Description

トレンチＭＯＳ型ショットキーダイオード
　本発明は、トレンチＭＯＳ型ショットキーダイオードに関する。
　従来、Ｇａ２Ｏ３を半導体層に用いたショットキーバリアダイオード（ショットキーダイオード）が知られている（例えば、特許文献１）。
　特許文献１には、例えば、ｎ－Ｇａ２Ｏ３層の電子キャリア濃度と厚さがそれぞれ９．９５×１０１６ｃｍ－３、３．３μｍのときの、ショットキーダイオードの耐圧が１０００Ｖであることが記載されている。
　また、Ｓｉを半導体層に用いたトレンチＭＯＳ型ショットキーダイオード、及びＳｉＣを半導体層に用いたトレンチＭＯＳ型ショットキーダイオードが知られている（例えば、非特許文献１、２）。
　非特許文献１には、ｎ－Ｓｉ層のドーピング濃度と厚さがそれぞれ１×１０１６ｃｍ－３、９μｍのときの、半導体層にＳｉを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が１０７Ｖであることが記載されている。
　非特許文献２に記載された逆方向電圧－逆方向電流特性からは、ｎ－ＳｉＣ層のドーピング濃度と厚さがそれぞれ６×１０１５ｃｍ－３、４μｍのときの、半導体層にＳｉＣを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が数十Ｖ程度であることが読み取れる。
特開２０１３－１０２０８１号公報
T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001). V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288
　特許文献１においては、ショットキーダイオードの耐圧がＧａ２Ｏ３の絶縁破壊電界強度により定義されている。しかしながら、Ｇａ２Ｏ３等の絶縁破壊電界強度の大きな材料を用いたショットキーダイオードにおいては、逆方向電圧を増加させると、Ｇａ２Ｏ３層が絶縁破壊を起こす前にアノード電極とＧａ２Ｏ３層との間のリーク電流が極めて大きくなり、ショットキーダイオードが燃え尽きてしまう。
　このため、Ｇａ２Ｏ３を半導体層に用いたショットキーダイオードについては、所定の大きさ（例えば１μＡ）のリーク電流が流れるときの逆方向電圧を耐圧として定義するのが適切といえる。なお、特許文献１のショットキーダイオードは、リーク電流を抑制するための特別な構造を有さず、ｎ－Ｇａ２Ｏ３層のキャリア濃度が９．９５×１０１６ｃｍ－３であるときの、１μＡのリーク電流が流れるときの逆方向電圧を概算すると、およそ６４Ｖとなる。
　本発明の目的は、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［７］のトレンチＭＯＳ型ショットキーダイオードを提供する。
［１］Ｇａ２Ｏ３系単結晶からなる第１の半導体層と、前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口するトレンチを有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、を有する、トレンチＭＯＳ型ショットキーダイオード。
［２］前記第２の半導体層のドナー濃度が１．０×１０１５ｃｍ－３以上かつ３．０×１０１７ｃｍ－３以下であり、前記第２の半導体層の厚さが２．０μｍ以上かつ５０μｍ以下である、前記［１］に記載のトレンチＭＯＳ型ショットキーダイオード。
［３］前記第２の半導体層のドナー濃度が３．０×１０１６ｃｍ－３以上かつ６．０×１０１６ｃｍ－３以下であり、前記第２の半導体層の厚さが４．５μｍ以上かつ９μｍ以下である、前記［２］に記載のトレンチＭＯＳ型ショットキーダイオード。
［４］前記第２の半導体層の厚さが５．５μｍ以上である、前記［３］に記載のトレンチＭＯＳ型ショットキーダイオード。
［５］前記絶縁膜の下面が、前記絶縁膜よりも誘電率が低い絶縁体に覆われた、前記［１］～［４］のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
［６］前記絶縁膜の最下部の直下における前記絶縁体の厚さが２００ｎｍ以上である、前記［５］に記載のトレンチＭＯＳ型ショットキーダイオード。
［７］前記絶縁体が前記第１の半導体層に接触する、前記［５］に記載のトレンチＭＯＳ型ショットキーダイオード。
　本発明によれば、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。
図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図２Ａは、トレンチの平面パターンの典型例を示す、第２の半導体層の上面図である。 図２Ｂは、トレンチの平面パターンの典型例を示す、第２の半導体層の上面図である。 図３は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの変形例の垂直断面図である。 図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図５Ａは、第３の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図５Ｂは、第３の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。 図６は、実施例のシミュレーションにおける、トレンチＭＯＳ型ショットキーダイオード中の点Ｐ１、Ｐ２、Ｐ３の位置を概略的に表す。 図７Ａは、絶縁膜の比誘電率と点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図７Ｂは、絶縁膜の比誘電率と点Ｐ３における電界強度Ｅとの関係を示す。 図８Ａは、絶縁膜の厚さＴｉと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図８Ｂは、絶縁膜の厚さＴｉと点Ｐ３における電界強度Ｅとの関係を示す。 図９Ａは、トレンチの深さＤｔと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図９Ｂは、トレンチの深さＤｔと点Ｐ３における電界強度Ｅとの関係を示す。 図１０Ａは、第２の半導体層の厚さＴｅと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図１０Ｂは、第２の半導体層の厚さＴｅと点Ｐ３における電界強度Ｅとの関係を示す。 図１１Ａは、第２の半導体層のドナー濃度Ｎｄと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図１１Ｂは、第２の半導体層のドナー濃度Ｎｄと点Ｐ３における電界強度Ｅとの関係を示す。 図１２Ａは、隣接するトレンチの間のメサ形状部分の１／２幅Ｗｍと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図１２Ｂは、隣接するトレンチの間のメサ形状部分の１／２幅Ｗｍと点Ｐ３における電界強度Ｅとの関係を示す。 図１３は、アノード電極と第２の半導体層との界面のバリアハイトと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。 図１４は、アノード電極と第２の半導体層との界面のバリアハイトと逆方向リーク電流との関係を示す。 図１５は、シミュレーションにより導かれたオン抵抗とバリアハイトを用いて計算した、耐圧１２００ＶのトレンチＭＯＳ型ショットキーダイオードの順方向特性を示す。 図１６は、アノード電極と第２の半導体層との界面のバリアハイトと逆方向リーク電流との関係を示す。 図１７は、シミュレーションにより導かれたオン抵抗とバリアハイトを用いて計算した、耐圧６００ＶのトレンチＭＯＳ型ショットキーダイオードの順方向特性を示す。 図１８Ａは、絶縁膜の最下部の直下における絶縁体の厚さＴｂと点Ｐ１、Ｐ２における電界強度Ｅとの関係を示す。 図１８Ｂは、絶縁膜の最下部の直下における絶縁体の厚さＴｂと点Ｐ３における電界強度Ｅとの関係を示す。 図１８Ｃは、絶縁膜の最下部の直下における絶縁体の厚さＴｂと点Ｐ４における電界強度Ｅとの関係を示す。
〔第１の実施の形態〕
（トレンチＭＯＳ型ショットキーダイオードの構成）
　図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の垂直断面図である。トレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ領域を有する縦型のショットキーダイオードである。
　トレンチＭＯＳ型ショットキーダイオード１は、第１の半導体層１０と、第１の半導体層１０に積層される層であって、その第１の半導体層１０と反対側の面１７に開口するトレンチ１２を有する第２の半導体層１１と、第２の半導体層１１の面１７上に形成されたアノード電極１３と、第１の半導体層１０の第２の半導体層１１と反対側の面上に形成されたカソード電極１４と、第２の半導体層１１のトレンチ１２の内面を覆う絶縁膜１５と、第２の半導体層１１のトレンチ１２内に絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に接触するトレンチＭＯＳゲート１６と、を有する。
　トレンチＭＯＳ型ショットキーダイオード１においては、アノード電極１３とカソード電極１４との間に順方向電圧（アノード電極１３側が正電位）を印加することにより、第２の半導体層１１から見たアノード電極１３と第２の半導体層１１との界面のエネルギー障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。
　一方、アノード電極１３とカソード電極１４との間に逆方向電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。アノード電極１３とカソード電極１４との間に逆方向電圧を印加すると、アノード電極１３と第２の半導体層１１との界面及び絶縁膜１５と第２の半導体層１１との界面から空乏層が拡がる。
　一般的に、ショットキーダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。
　例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。
　このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。
　例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０１５ｃｍ－３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。
　本実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチＭＯＳ型ショットキーダイオード１は、高耐圧かつ低損失のショットキーダイオードである。
　なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ２Ｏ３は製造が困難であるため、Ｇａ２Ｏ３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。
　第１の半導体層１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第１の半導体層１０のドナー濃度Ｎｄ’は、例えば、１．０×１０１８以上かつ１．０×１０２０ｃｍ－３以下である。第１の半導体層１０の厚さＴｓは、例えば、１０～６００μｍである。第１の半導体層１０は、例えば、Ｇａ２Ｏ３系単結晶基板である。
　ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
　第２の半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第２の半導体層１１のドナー濃度Ｎｄは、第１の半導体層１０のドナー濃度Ｎｄよりも低い。第２の半導体層１１は、例えば、Ｇａ２Ｏ３系単結晶基板である第１の半導体層１０上にエピタキシャル成長したエピタキシャル層である。
　なお、第１の半導体層１０と第２の半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板である第１の半導体層１０上に第２の半導体層１１をエピタキシャル成長させる場合に用いられる。第２の半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第１の半導体層１０からのアクセプタ不純物の拡散があったりするため、第１の半導体層１０上に第２の半導体層１１を直接成長させると、第２の半導体層１１の第１の半導体層１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第２の半導体層１１よりも高い濃度に設定され、より好ましくは、第１の半導体層１０よりも高い濃度に設定される。
　第２の半導体層１１のドナー濃度Ｎｄが増加するほど、トレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が増加する。第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、第２の半導体層１１のドナー濃度Ｎｄがおよそ６．０×１０１６ｃｍ－３以下であることが好ましい。一方、ドナー濃度Ｎｄが小さくなるほど第２の半導体層１１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を得るためには、３．０×１０１６ｃｍ－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度Ｎｄを例えば１．０×１０１６ｃｍ－３程度まで下げることが好ましい。
　第２の半導体層１１の厚さＴｅが増加するほど、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度が低減する。第２の半導体層１１の厚さＴｅをおよそ６μｍ以上にすることにより、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチＭＯＳ型ショットキーダイオード１の小型化の観点から、第２の半導体層１１の厚さＴｅはおよそ５．５μｍ以上かつ９μｍ以下であることが好ましい。
　トレンチ１２の深さＤｔによってトレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が変化する。第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、トレンチ１２の深さＤｔがおよそ２μｍ以上かつ６μｍ以下であることが好ましく、およそ３μｍ以上かつ４μｍ以下であることがより好ましい。また、本明細書では、トレンチ１２の幅の半分の幅（以下１／２幅と呼ぶ）をＷｔとする。
　第２の半導体層１１の隣接するトレンチ１２の間のメサ形状部分の幅が低減するほど、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度が低減する。本明細書では、隣接するトレンチ１２の間のメサ形状部分の幅の半分の幅（以下１／２幅と呼ぶ）をＷｍとする。第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分の１／２幅Ｗｍが１．２５μｍ以下であることが好ましい。一方、メサ形状部分の幅が小さいほどトレンチ１２の製造難度が上がるため、メサ形状部分の１／２幅Ｗｍが０．２５μｍ以上であることが好ましい。
　絶縁膜１５の誘電率が増加するほど、絶縁膜１５中の最大電界強度が低減するため、絶縁膜１５は誘電率が高い材料からなることが好ましい。例えば、絶縁膜１５の材料としてＡｌ２Ｏ３（比誘電率がおよそ９．３）、ＨｆＯ２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ２を用いることが特に好ましい。
　また、絶縁膜１５の厚さＴｉが増加するほど、第２の半導体層１１中の最大電界強度が低減するが、絶縁膜１５中の最大電界強度およびアノード電極１３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜１５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、トレンチＭＯＳゲート１６と第２の半導体層１１の間に直接電流がほとんど流れない程度の厚さは必要である。
　トレンチＭＯＳゲート１６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。
　トレンチＭＯＳ型ショットキーダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１２の間のメサ形状部分の幅、トレンチ１２の深さＤｔ、絶縁膜１５の厚さＴｉ等の影響を受けるが、トレンチ１２の平面パターンにはほとんど影響を受けない。このため、第２の半導体層１１のトレンチ１２の平面パターンは特に限定されない。
　図２Ａ、２Ｂは、それぞれトレンチ１２の平面パターンの典型例を示す、第２の半導体層１１の面１７の上面図である。
　図２Ａに示されるトレンチ１２は、ライン状の平面パターンを有する。図２Ｂに示されるトレンチ１２は、隣接する２つのトレンチ１２の間のメサ形状部分の平面パターンがドット状になるような平面パターンを有する。
　図１に示されるトレンチＭＯＳ型ショットキーダイオード１の断面は、図２Ａに示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ａ－Ａに沿った切断面、及び図２Ｂに示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ｂ－Ｂに沿った切断面に相当する。
　アノード電極１３は、第２の半導体層１１とショットキー接触する。アノード電極１３は、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ａｇ、Ｃｕ、Ａｌ、Ｍｏ、Ｉｎ、Ｔｉ、多結晶Ｓｉおよびそれらの酸化物や窒化物、合金等の材料からなる。アノード電極１３と第２の半導体層１１のショットキー界面の逆方向リーク電流は、アノード電極１３と第２の半導体層１１との界面の障壁の高さ（バリアハイト）が高いほど小さくなる。一方、バリアハイトが高い金属をアノード電極１３に用いた場合、順方向の立ち上がり電圧が上昇するため、順方向損失が増加する。よって、逆方向リーク電流が最大で１μＡ程度となるバリアハイトを持つ材料を選択することが好ましい。例えば逆方向耐圧が６００Ｖから１２００Ｖの場合、バリアハイトを０．７ｅＶ程度とすることで、逆方向リーク電流を１μＡ程度に抑えたまま、最も順方向損失を低減できる。アノード電極１３は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、又はＰｔ／Ｔｉ／ＡｕおよびＰｄ／Ｔｉ／Ａｕを有してもよい。
　カソード電極１４は、第１の半導体層１０とオーミック接触する。カソード電極１４は、Ｔｉ等の金属からなる。カソード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極１４と第１の半導体層１０を確実にオーミック接触させるため、カソード電極１４の第１の半導体層１０と接触する層がＴｉからなることが好ましい。
　図３は、トレンチＭＯＳ型ショットキーダイオード１の変形例の垂直断面図である。図３に示されるように、トレンチＭＯＳ型ショットキーダイオード１は、フィールドプレート構造を有してもよい。
　図３に示される変形例においては、第２の半導体層１１の面１７の縁に沿って、ＳｉＯ２等からなる誘電体膜１８が設けられ、その誘電体膜１８の上にアノード電極１３の縁が乗り上げている。
　このようなフィールドプレート構造を設けることにより、アノード電極１３の端部への電界集中を抑制することができる。また、誘電体膜１８は、第２の半導体層１１の面１７を流れる表面リーク電流を抑制するパッシベーション膜としても機能する。なお、フィールドプレート構造の有無は、上記のトレンチＭＯＳ型ショットキーダイオード１の構造における各パラメータ（メサ形状部分の１／２幅Ｗｍ、トレンチ１２の深さＤｔ、絶縁膜１５の厚さＴｉ等）の最適値には影響を与えない。
〔第２の実施の形態〕
　第２の実施の形態は、絶縁膜１５を構成する絶縁体とは別の絶縁体がトレンチの底部に埋め込まれる点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（トレンチＭＯＳ型ショットキーダイオードの構成）
　図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード２の垂直断面図である。
　トレンチＭＯＳ型ショットキーダイオード２の第２の半導体層１１は、面１７に開口するトレンチ２１を有する。トレンチ２１の底部には絶縁体２２が埋め込まれ、絶縁膜１５は、絶縁体２２の上面とトレンチ２１の内側側面を覆う。トレンチＭＯＳゲート１６は、トレンチ２１内に絶縁膜１５に覆われるように埋め込まれている。
　例えば、トレンチ２１の底部に絶縁体２２を埋め込んだ後、エッチングにより絶縁体２２の上部をラウンド状に削り、トレンチ１２を形成する。そして、トレンチ１２内に絶縁膜１５及びトレンチＭＯＳゲート１６を形成する。トレンチ２１の底面は平坦であってもよいし、トレンチ１２のようにラウンドしていてもよい。
　絶縁体２２は、絶縁膜１５よりも誘電率の低い絶縁体からなる。このため、アノード電極１３とカソード電極１４の間に電圧を印加したときに、絶縁膜１５に印加される電界よりも絶縁体２２に印加される電界の方が大きくなる。
　第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１において、絶縁膜１５中で最も電界強度が高くなる領域は、トレンチ１２の底部近傍の領域である。また、第２の半導体層１１中で最も電界強度が高くなる領域は、トレンチ１２の直下の領域である。
　第２の実施の形態に係る絶縁体２２を設けることにより、絶縁膜１５中のトレンチ１２の底部近傍の領域における電界強度、及び第２の半導体層１１中のトレンチ１２の直下の領域における電界強度を低減することができる。すなわち、絶縁膜１５中の最大電界強度及び第２の半導体層１１中の最大電界強度を低減することができる。
　絶縁体２２の材料として、ＳｉＯ２（比誘電率がおよそ４）等の誘電率が低い材料を用いることが好ましい。絶縁膜１５の最下部の直下における絶縁体２２の厚さＴｂは、およそ２００ｎｍ以上であることが好ましい。絶縁体２２は、トレンチ１２と同じ平面パターンを有し、典型的には、トレンチ１２の幅２Ｗｔとほぼ等しい幅を有する。
〔第３の実施の形態〕
　第３の実施の形態は、絶縁体２２が第１の半導体層１０と接触する点において、第２の実施の形態と異なる。なお、第２の実施の形態と同様の点については、説明を省略又は簡略化する。
（トレンチＭＯＳ型ショットキーダイオードの構成）
　図５Ａ、５Ｂは、第３の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード３の垂直断面図である。
　トレンチＭＯＳ型ショットキーダイオード３は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード２と比べて、絶縁体２２の厚さＴｂが大きい。このため、絶縁体２２と第２の半導体層１１により耐圧を確保するトレンチＭＯＳ型ショットキーダイオード２と異なり、絶縁体２２のみにより耐圧を確保することができる。
　このため、絶縁体２２が第１の半導体層１０と接触するまで第２の半導体層１１の厚さＴｅを小さくし、オン抵抗を低減することができる。すなわち、トレンチＭＯＳ型ショットキーダイオード２とトレンチＭＯＳ型ショットキーダイオード３を同じ耐圧を有するように設計した場合に、トレンチＭＯＳ型ショットキーダイオード３のオン抵抗をトレンチＭＯＳ型ショットキーダイオード２のオン抵抗よりも小さくし、より損失を小さくすることができる。
　トレンチＭＯＳ型ショットキーダイオード３の絶縁体２２は、図５Ａに示されるように、その底部が第１の半導体層１０の上面に接触していてもよいし、図５Ｂに示されるように、その底部が第１の半導体層１０中に入り込んでいてもよい。すなわち、絶縁体２２の最下部の高さが、第１の半導体層１０と第２の半導体層１１の界面の高さと同じであってもよいし、第１の半導体層１０と第２の半導体層１１の界面の高さより低くてもよい。
（実施の形態の効果）
　上記第１～３の実施の形態によれば、半導体層にＧａ２Ｏ３を用いることにより、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。
　シミュレーションにより、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の構造における各パラメータの最適値を求めた。このシミュレーションでは、各パラメータと、第２の半導体層１１中の最大電界強度、絶縁膜１５中の最大電界強度、及び第２の半導体層１１中のアノード電極１３直下の領域（アノード電極１３との界面から深さ０．５μｍまでの領域）中の最大電界強度との関係を求めた。
　ここで、第２の半導体層１１中の電界強度Ｅが最も大きい点をＰ１、絶縁膜１５中の電界強度Ｅが最も大きい点をＰ２、第２の半導体層１１中のアノード電極１３直下の領域中の電界強度Ｅが最も大きい点をＰ３とする。すなわち、点Ｐ１における電界強度Ｅが第２の半導体層１１中の最大電界強度、点Ｐ２における電界強度Ｅが絶縁膜１５中の最大電界強度、点Ｐ３における電界強度Ｅが第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度である。
　図６は、本実施例のシミュレーションにおける、トレンチＭＯＳ型ショットキーダイオード１中の点Ｐ１、Ｐ２、Ｐ３の位置を概略的に表す。
　また、本実施例のシミュレーションにおいては、次の表１に示す構造パラメータのいずれかのパラメータを変化させた。各シミュレーションにおいて固定されたパラメータは、各シミュレーションの結果を示すグラフ（図７～１２）中に示す。なお、全てのシミュレーションにおける値が同じパラメータ（Ｗｆ、Ｗｍ、Ｗｔ、Ｎｄ’、Ｖｂ）は図７～１２のグラフ中に表示しない。
Figure JPOXMLDOC01-appb-T000001
　図７Ａ、７Ｂは、絶縁膜１５の比誘電率と点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。図７Ａ、７Ｂ中の比誘電率９．３、２２は、それぞれＡｌ２Ｏ３、ＨｆＯ２の比誘電率に相当する。
　図７Ａは、絶縁膜１５の誘電率が増加するほど、絶縁膜１５中の最大電界強度が低減することを示している。
　図８Ａ、８Ｂは、絶縁膜１５の厚さＴｉと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図８Ａは、絶縁膜１５の厚さＴｉが増加するほど、第２の半導体層１１中の最大電界強度が低減することを示している。
　文献“M. Higashiwaki et al., Appl. Phys. Lett. 100, 013504 (2012).”において、Ｇａ２Ｏ３の絶縁破壊強度がおよそ８ＭＶ／ｃｍであることが報告されている。図８Ａによれば、絶縁膜１５の厚さＴｉをおよそ３００ｎｍ以上とすることにより、第２の半導体層１１中の最大電界強度を８ＭＶ／ｃｍ未満に抑えることができる。
　なお、絶縁体である絶縁膜１５の絶縁破壊強度は非常に高いため、絶縁膜１５の電界強度は本シミュレーションの条件下では絶縁破壊強度に達することはなく、増加しても問題にならない。
　図９Ａ、９Ｂは、トレンチ１２の深さＤｔと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図９Ａによれば、トレンチ１２の深さＤｔがおよそ６μｍ以下、好ましくは４μｍ以下であるときに、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度を低く抑えることができる。また、図９Ｂは、トレンチ１２の深さＤｔがおよそ２μｍ以上、好ましくは３μｍ以上であるときに、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度が低く抑えられることを示している。
　図１０Ａ、１０Ｂは、第２の半導体層１１の厚さＴｅと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図１０Ａによれば、第２の半導体層１１の厚さＴｅをおよそ５．５μｍ以上にすることにより、第２の半導体層１１中の最大電界強度をＧａ２Ｏ３の絶縁破壊強度である８ＭＶ／ｃｍ未満に抑えることができる。
　図１１Ａ、１１Ｂは、第２の半導体層１１のドナー濃度Ｎｄと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図１１Ａ、１１Ｂによれば、第２の半導体層１１のドナー濃度Ｎｄが小さいほど、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度が小さくなる。また、図１１Ａによれば、第２の半導体層１１のドナー濃度Ｎｄをおよそ６．０×１０１６ｃｍ－３以下とすることにより、第２の半導体層１１中の最大電界強度をＧａ２Ｏ３の絶縁破壊強度である８ＭＶ／ｃｍ未満に抑えることができる。
　図１２Ａ、１２Ｂは、隣接するトレンチ１２の間のメサ形状部分の１／２幅Ｗｍと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図１２Ａ、１２Ｂは、メサ形状部分の幅が、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度に特に大きな影響を与えることを示している。図１２Ｂによれば、メサ形状部分の幅が低減するほど、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度が低減する。
　図１３は、アノード電極１３と第２の半導体層１１との界面のバリアハイトと点Ｐ１、Ｐ２、Ｐ３における電界強度Ｅとの関係を示す。
　図１３は、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度が、アノード電極１３と第２の半導体層１１との界面のバリアハイトに依存しないことを示している。
　上記のシミュレーション結果に加えて、ドナー濃度Ｎｄが低下すると耐圧が増加すること、第２の半導体層１１の厚さＴｅが増加すると耐圧が増加すること、及びトレンチＭＯＳ型ショットキーダイオード１の小型化の観点から第２の半導体層１１の厚さＴｅはおよそ９μｍ以下が好ましいことを考慮すれば、耐圧が１２００Ｖの素子を形成するためには、ドナー濃度Ｎｄをおよそ３．０×１０１６ｃｍ－３以上かつ６．０×１０１６ｃｍ－３以下、第２の半導体層１１の厚さＴｅをおよそ５．５μｍ以上かつ９μｍ以下とすることが好ましいといえる。
　また、耐圧が１２００Ｖより小さくてもよい場合は、第２の半導体層１１の厚さＴｅをより小さくすることができ、例えば、耐圧が６００Ｖの素子を形成するためには、ドナー濃度Ｎｄがおよそ３．０×１０１６ｃｍ－３以上かつ６．０×１０１６ｃｍ－３以下、第２の半導体層１１の厚さＴｅがおよそ４．５μｍ以上かつ９μｍ以下であればよい。
　以上のシミュレーション結果に基づいて導き出された、耐圧１２００ＶのトレンチＭＯＳ型ショットキーダイオード１の構造パラメータの例を次の表２に示す。
Figure JPOXMLDOC01-appb-T000002
　第２の半導体層１１と第１の半導体層１０のオン抵抗は、それぞれ１．６ｍΩｃｍ２、０．０５ｍΩｃｍ２とした。なお、第２の半導体層１１の抵抗率から計算すると、トレンチ構造を含まない場合の第２の半導体層１１のオン抵抗は１．３ｍΩｃｍ２であり、１．６ｍΩｃｍ２はトレンチ構造によりおよそ１．２倍の損失が生じるものとして導かれた値である。
　図１４は、アノード電極１３と第２の半導体層１１との界面のバリアハイトと逆方向リーク電流との関係を示す。図１４のバリアハイトと逆方向リーク電流との関係は、熱電子放出に鏡像効果を考慮し、アノード電極直下の電界強度を０．４ＭＶ／ｃｍと仮定した理論計算により求められたものである。
　図１４によれば、許容されるリーク電流の上限を１μＡ（１×１０－６Ａ）とすると、許容されるバリアハイトの最小値は０．７ｅＶとなる。
　図１５は、上記のオン抵抗とバリアハイトを用いて計算した、耐圧１２００ＶのトレンチＭＯＳ型ショットキーダイオード１の順方向特性を示す。図１５によれば、例えば、２００Ａ／ｃｍ２で駆動する場合の順方向電圧は０．７～０．８Ｖとなる。
　同様に、上記のシミュレーション結果に基づいて導き出された、耐圧６００ＶのトレンチＭＯＳ型ショットキーダイオード１の構造パラメータの例を次の表３に示す。
Figure JPOXMLDOC01-appb-T000003
　第２の半導体層１１と第１の半導体層１０のオン抵抗は、それぞれ１．０ｍΩｃｍ２、０．０５ｍΩｃｍ２とした。なお、第２の半導体層１１の抵抗率から計算すると、トレンチ構造を含まない場合の第２の半導体層１１のオン抵抗は０．８６ｍΩｃｍ２であり、１．０ｍΩｃｍ２はトレンチ構造によりおよそ１．２倍の損失が生じるものとして導かれた値である。
　図１６は、アノード電極１３と第２の半導体層１１との界面のバリアハイトと逆方向リーク電流との関係を示す。図１６のバリアハイトと逆方向リーク電流との関係は、熱電子放出に鏡像効果を考慮し、アノード電極直下の電界強度を０．２ＭＶ／ｃｍと仮定した理論計算により求められたものである。
　図１６によれば、許容されるリーク電流の上限を１μＡ（１×１０－６Ａ）とすると、許容されるバリアハイトの最小値は０．７ｅＶとなる。
　図１７は、上記のオン抵抗とバリアハイトを用いて計算した、耐圧６００ＶのトレンチＭＯＳ型ショットキーダイオード１の順方向特性を示す。図１７によれば、例えば、２００Ａ／ｃｍ２で駆動する場合の順方向電圧は０．６～０．７Ｖとなる。
　なお、本実施例では、耐圧が１２００Ｖと６００Ｖの場合についての計算結果のみを示したが、その他の耐圧を有する素子についても、本実施例の計算結果をもとに、容易に設計することができる。例えば、耐圧が３００Ｖの素子の場合、耐圧１２００Ｖで算出された各箇所の電界強度の値を１／４にすればよく、それに応じて構造パラメータを変更すればよい。
　例えば、耐圧が３００Ｖ以上かつ６００Ｖ以下の素子を形成する場合、ドナー濃度Ｎｄをおよそ３．０×１０１６ｃｍ－３以上かつ３．０×１０１７ｃｍ－３以下、厚さＴｅをおよそ２．０μｍ以上かつ４．５μｍ以下とすることが好ましい。また、耐圧が１２００Ｖ以上かつ１７００Ｖ以下の素子を形成する場合、ドナー濃度Ｎｄをおよそ１．０×１０１６ｃｍ－３以上かつ３．０×１０１６ｃｍ－３以下、厚さＴｅをおよそ５．５μｍ以上かつ９μｍ以下とすることが好ましい。耐圧が１７００Ｖ以上かつ１０ｋＶ以下の素子を形成する場合、ドナー濃度Ｎｄをおよそ１．０×１０１５ｃｍ－３以上かつ１．０×１０１６ｃｍ－３以下、厚さＴｅをおよそ９μｍ以上かつ５０μｍ以下とすることが好ましい。
　以上の計算結果をまとめると、第２の半導体層１１のドナー濃度Ｎｄをおよそ１．０×１０１５ｃｍ－３以上かつ３．０×１０１７ｃｍ－３以下、第２の半導体層１１の厚さＴｅをおよそ２．０μｍ以上かつ５０μｍ以下の範囲で調整することにより、耐圧が３００Ｖ以上かつ１０ｋＶ以下の範囲にある素子を形成することができる。
　シミュレーションにより、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード２の絶縁体２２による効果を検証した。
　図１８Ａ、１８Ｂ、１８Ｃ膜１５の最下部の直下における絶縁体２２の厚さＴｂと点Ｐ１、Ｐ２、Ｐ３、Ｐ４における電界強度Ｅとの関係を示す。ここで、点Ｐ４は、絶縁体２２中の電界強度Ｅが最も大きい点である。なお、絶縁体２２が設けられている場合、第２の半導体層１１中の電界強度Ｅが最も大きい点Ｐ１は、絶縁体２２の側面近傍に位置する。
　図１８Ａ、１８Ｂ、１８Ｃは、絶縁体２２の厚さＴｂが増加するほど、第２の半導体層１１中の最大電界強度、絶縁膜１５中の最大電界強度、及び絶縁体２２中の最大電界強度、が低減することを示している。また、絶縁体２２の厚さＴｂが増加しても、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度はほとんど変化しない。
　一方、絶縁膜１５の厚さＴｉを増加させた場合、図８Ｂに示されるように、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度が増加している。そこで、絶縁膜１５の厚さＴｉを増加させる代わりに絶縁体２２を設けることにより、第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度を増加させずに、第２の半導体層１１中の最大電界強度を低減することができる。
　図１８Ａによれば、絶縁体２２の厚さＴｂをおよそ２００ｎｍ以上とすることにより、第２の半導体層１１中の最大電界強度を特に低く抑えることができる。
　以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供する。
１、２、３…トレンチＭＯＳ型ショットキーダイオード、　１０…第１の半導体層、　１１…第２の半導体層、　１２、２１…トレンチ、　１３…アノード電極、　１４…カソード電極、　１５…絶縁膜、　１６…トレンチＭＯＳゲート、　２２…絶縁体

Claims (7)

  1. 　Ｇａ２Ｏ３系単結晶からなる第１の半導体層と、
    　前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口するトレンチを有する、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、
    　前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、
    　前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、
    　前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、
    　前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、
    　を有する、トレンチＭＯＳ型ショットキーダイオード。
  2. 　前記第２の半導体層のドナー濃度が１．０×１０１５ｃｍ－３以上かつ３．０×１０１７ｃｍ－３以下であり、
    　前記第２の半導体層の厚さが２．０μｍ以上かつ５０μｍ以下である、
    　請求項１に記載のトレンチＭＯＳ型ショットキーダイオード。
  3. 　前記第２の半導体層のドナー濃度が３．０×１０１６ｃｍ－３以上かつ６．０×１０１６ｃｍ－３以下であり、
    　前記第２の半導体層の厚さが４．５μｍ以上かつ９μｍ以下である、
    　請求項２に記載のトレンチＭＯＳ型ショットキーダイオード。
  4. 　前記第２の半導体層の厚さが５．５μｍ以上である、
    　請求項３に記載のトレンチＭＯＳ型ショットキーダイオード。
  5. 　前記絶縁膜の下面が、前記絶縁膜よりも誘電率が低い絶縁体に覆われた、
    　請求項１～４のいずれか１項に記載のトレンチＭＯＳ型ショットキーダイオード。
  6. 　前記絶縁膜の最下部の直下における前記絶縁体の厚さが２００ｎｍ以上である、
    　請求項５に記載のトレンチＭＯＳ型ショットキーダイオード。
  7. 　前記絶縁体が前記第１の半導体層に接触する、
    　請求項５に記載のトレンチＭＯＳ型ショットキーダイオード。

     
PCT/JP2017/015825 2016-04-28 2017-04-20 トレンチｍｏｓ型ショットキーダイオード WO2017188105A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17789388.0A EP3451388B1 (en) 2016-04-28 2017-04-20 Trench mos-type schottky diode
KR1020187034054A KR102343716B1 (ko) 2016-04-28 2017-04-20 트렌치 mos형 쇼트키 다이오드
CN201780025908.XA CN109075214B (zh) 2016-04-28 2017-04-20 沟槽mos型肖特基二极管
US16/096,717 US10825935B2 (en) 2016-04-28 2017-04-20 Trench MOS-type Schottky diode
EP22176745.2A EP4086974A1 (en) 2016-04-28 2017-04-20 Trench mos-type schottky diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016091276A JP6845397B2 (ja) 2016-04-28 2016-04-28 トレンチｍｏｓ型ショットキーダイオード
JP2016-091276 2016-04-28

Publications (1)

Publication Number Publication Date
WO2017188105A1 true WO2017188105A1 (ja) 2017-11-02

Family

ID=60161466

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015825 WO2017188105A1 (ja) 2016-04-28 2017-04-20 トレンチｍｏｓ型ショットキーダイオード

Country Status (7)

Country Link
US (1) US10825935B2 (ja)
EP (2) EP4086974A1 (ja)
JP (1) JP6845397B2 (ja)
KR (1) KR102343716B1 (ja)
CN (1) CN109075214B (ja)
TW (1) TWI724160B (ja)
WO (1) WO2017188105A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167873A1 (ja) 2018-03-01 2019-09-06 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
CN112352319A (zh) * 2018-06-29 2021-02-09 京瓷株式会社 半导体器件以及电子装置
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP7165322B2 (ja) 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード
JP6980116B2 (ja) * 2018-08-22 2021-12-15 三菱電機株式会社 酸化物半導体装置及びその製造方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same
CN109920857B (zh) * 2019-03-19 2021-11-30 珠海镓未来科技有限公司 一种肖特基二极管及其制备方法
JP7375419B2 (ja) 2019-09-26 2023-11-08 Tdk株式会社 磁気センサ
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
JP7415537B2 (ja) 2019-12-18 2024-01-17 Tdk株式会社 ショットキーバリアダイオード
JP7371484B2 (ja) 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
JP7456220B2 (ja) 2020-03-19 2024-03-27 Tdk株式会社 ショットキーバリアダイオード
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
JP7522399B2 (ja) 2020-10-07 2024-07-25 株式会社タムラ製作所 ショットキーダイオード
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
JP2022129918A (ja) 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129917A (ja) 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
US20230068318A1 (en) * 2021-08-27 2023-03-02 Intel Corporation Iii-n diodes with n-doped wells and capping layers
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード
JP2023079551A (ja) 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2014127713A (ja) * 2012-12-27 2014-07-07 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
US7936009B2 (en) 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
US9461124B2 (en) * 2011-09-08 2016-10-04 Tamura Corporation Ga2O3 semiconductor element
JP5807282B2 (ja) 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
CN103137710B (zh) * 2011-11-21 2016-08-03 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
EP2945192A1 (en) * 2014-05-14 2015-11-18 Nxp B.V. Semiconductive device and associated method of manufacture
CN106415845B (zh) 2014-07-22 2019-12-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2014127713A (ja) * 2012-12-27 2014-07-07 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3451388A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167873A1 (ja) 2018-03-01 2019-09-06 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
JP2019153645A (ja) * 2018-03-01 2019-09-12 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
CN111801804A (zh) * 2018-03-01 2020-10-20 株式会社田村制作所 沟槽mos型肖特基二极管及其制造方法
JP7012306B2 (ja) 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
US11456388B2 (en) 2018-03-01 2022-09-27 Tamura Corporation Trench MOS schottky diode and method for producing same
TWI796446B (zh) * 2018-03-01 2023-03-21 日商田村製作所股份有限公司 溝槽式金氧半型肖特基二極體及其製造方法
CN111801804B (zh) * 2018-03-01 2024-03-15 株式会社田村制作所 沟槽mos型肖特基二极管及其制造方法
CN112352319A (zh) * 2018-06-29 2021-02-09 京瓷株式会社 半导体器件以及电子装置
CN112352319B (zh) * 2018-06-29 2023-10-10 京瓷株式会社 半导体器件以及电子装置
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Also Published As

Publication number Publication date
EP3451388A1 (en) 2019-03-06
US20190148563A1 (en) 2019-05-16
TWI724160B (zh) 2021-04-11
EP3451388B1 (en) 2022-07-13
EP3451388A4 (en) 2019-12-18
CN109075214A (zh) 2018-12-21
CN109075214B (zh) 2022-01-11
US10825935B2 (en) 2020-11-03
JP6845397B2 (ja) 2021-03-17
TW201740568A (zh) 2017-11-16
KR102343716B1 (ko) 2021-12-27
EP4086974A1 (en) 2022-11-09
JP2017199869A (ja) 2017-11-02
KR20180135060A (ko) 2018-12-19

Similar Documents

Publication Publication Date Title
WO2017188105A1 (ja) トレンチｍｏｓ型ショットキーダイオード
WO2018155711A1 (ja) トレンチｍｏｓ型ショットキーダイオード
JP5175872B2 (ja) 半導体整流装置
US20200185541A1 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
CN112005384B (zh) 肖特基势垒二极管
US9184229B2 (en) Semiconductor device and method for manufacturing same
JP2017168561A (ja) 半導体装置及びその製造方法
WO2020204019A1 (ja) ショットキーダイオード
WO2019049764A1 (ja) ショットキーバリアダイオード
JP7433611B2 (ja) トレンチｍｏｓ型ショットキーダイオード
US20120223332A1 (en) Semiconductor rectifying device
JP5872327B2 (ja) 半導体整流素子
WO2022075218A1 (ja) ショットキーダイオード
JP7291331B2 (ja) トレンチｍｏｓ型ショットキーダイオード
JP7522399B2 (ja) ショットキーダイオード
KR101339762B1 (ko) 질화물 반도체 다이오드
JP2014011285A (ja) 半導体装置

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187034054

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017789388

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017789388

Country of ref document: EP

Effective date: 20181128

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17789388

Country of ref document: EP

Kind code of ref document: A1