JP2001135814A - 縦型mos電界効果トランジスタ - Google Patents

縦型mos電界効果トランジスタ

Info

Publication number
JP2001135814A
JP2001135814A JP31176999A JP31176999A JP2001135814A JP 2001135814 A JP2001135814 A JP 2001135814A JP 31176999 A JP31176999 A JP 31176999A JP 31176999 A JP31176999 A JP 31176999A JP 2001135814 A JP2001135814 A JP 2001135814A
Authority
JP
Japan
Prior art keywords
effect transistor
mos field
vertical
schottky
vertical mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31176999A
Other languages
English (en)
Inventor
Chiharu Tsunoishi
石 千 春 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP31176999A priority Critical patent/JP2001135814A/ja
Publication of JP2001135814A publication Critical patent/JP2001135814A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 裏面にショットキー接合を備えた縦型MOS
電界効果トランジスターにおいて、ショットキー金属の
バリア高さを考慮した最適条件の設定と、デバイスの実
用化を図る。 【解決手段】 低濃度ドレイン領域を形成するN型導電
型半導体基板の一面側に縦型MOS構成が形成され、他
面側に該ドレイン領域とショットキー接合が形成された
縦型MOS電解効果トランジスターにおいて、該半導体
基体は膜厚1500Å以上、且つSi含有量の0.5 %以上の
Al−Si合金で構成したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、スイッチング電源用と
して好適な縦型MOS電界効果トランジスタ(以下MO
SFET)の構造に関するものである。
【0002】
【従来技術】縦型パワーMOSFETは、高速性に優れ
るために電源等のスイッチング用として広く使用されて
いる。然し乍ら高耐圧が必要な領域では、パワーMOS
FETの基板自身が持つ低濃度領域の抵抗分による損失
が大きい。この為、本願出願人は上記の問題を解消する
構造として基板裏面にショットキー構造を持つMOSF
ETを提案した。(特公平4−36584号)
【0003】図4は、係る構造を示す要部断面図で、図
中5はショットキーバリアを形成する金属層、1は低濃
度N型半導体基体、3はチャネル用基板拡散層、2はソ
ース拡散層、Sはソース電極、Gはゲート電極、6はオ
ーミック性のドレイン電極である。この構造の特徴は、
ショットキー構造による低レベルの注入を利用し縦型パ
ワーMOSの基板の高抵抗領域を伝導度変調させること
により、高速性を犠牲にすることなくロスを低減するこ
とを可能にするものである。しかしながら、この構造の
特徴を充分に引き出すためにはそれ相応のショットキー
金属のバリア高さが必要である。
【0004】因みに、ショットキー金属としては一般に
アルミニューム(Al)、ニッケル(Ni)、白金(P
t)、モリブデン(MO)、タングステン(W)、クロ
ム(Cr)、イリジューム(Ir)及びチタン(Ti)
等が知られているが、これらの金属では充分に特徴を引
き出せない。
【0005】
【解決すべき課題】本発明は、縦型MOS構造におい
て、裏面のショットキー接合の特性を活かし充分高いシ
ョットキーバリア高さを有するスイッチング用として好
適なMOSFETを提供する。
【0006】
【課題を解決する手段】上記課題を解決するため請求項
1の発明は、低濃度ドレイン領域を形成するN型導電型
半導体基板の一面側に縦型MOS構成が形成され、他面
側に該ドレイン領域とショットキー接合が形成された縦
型MOS電界効果トランジスタにおいて、該半導体基体
はシングルウエハーであり、該ショットキー接合は膜厚
1500 Å以上、且つSi含有量0.5%以上のAl−Si合
金で構成したことを特徴とする。
【0007】この構成によれば、耐圧600V以上の高耐
圧領域でショットキー接合による低注入レベルでの伝導
度変調を利用し、低損失且つ高速スイッチ特性におい
て、従来のMOS構造以上の特性を得ることができる。
又、高いエピウエハーを使用することなくシングル(バ
ルク)ウエハーが使用可能なため、低価格化が達成でき
る。
【0008】
【実施の態様】図1は、本発明の実施例構造を示す要部
断面図で、従来例と同一符号は同等部分を示す。図中1
は比抵抗25Ωcm のN型半導体シングル基板、2はソ
ース拡散層、3はチャネル用基板拡散層、4はゲート酸
化膜、5は裏面ショットキーメタル、6はドレイン電
極、7はソース電極である。本発明の特徴は裏面ショッ
トキー電極5に厚さ1500Å以上でSi含有量0.5%以上
のAl−Si合金を使用することにある。
【0009】上記の実施に前もって、裏面ショットキー
メタルとして白金(Pt)、イリジュウム(Ir)等の
使用を検討したが、生産性の両面で期待できず、これを
除外し、純アルミニウム(Al)と各種のSi含有量を
もつアルミニゥム(Al)−シリコン(Si)合金を用
いてスパッタ実験等を行った。図2、図3は、Al−S
i合金及び純Alを用いたショットキーダイオードを各
種製作し、そのショットキー障壁高さを調べた結果であ
る。Al中のSi含有量が0%ではφB0.8 1eVであ
るが、0.5 %以上では0.9eVと充分に高いφB得られ
た。(図3)
【0010】因みに、膜厚は9000Å、シンター条件はN
2雰囲気中で温度450℃、15分で行った。次にSi
含有量を1%に固定し、Al−Si膜厚を変化した場
合、図2に示すように500 Åと薄い場合にはφBは0.75
eVと低く、目標とする0.9 eV以上を得るには1500
Å以上の膜厚が必要であることがわかる。因みにシンタ
ー条件は450℃、N2中、15分である。尚図示しな
いがこれらφB はローディング法により評価した。又
上記実験(ダイオード構造)で得られた条件で図1の縦
型パワーMOSを製作した時の飽和電圧VCE(sa
t)を測定した結果ウエハー(基板1)の厚さ150 μm
で純アルミニウムでは2.8 Vに対し、Al−Si 1%
合金ではウエハー厚180 μm で2 V以下であり、120 μ
m は1.43 Vと極めて小さい値であることが確認でき
た。(尚、使用したウエハーは20 Ωcm、耐圧700 Vで
実施した)
【0011】一方VCE(sat)の低減を図るとテー
ル電流が増加し、スイッチング特性が悪くなる所謂トレ
ードオフの関係にあり、この傾向は半導体基板1の厚さ
が薄くなる程顕著である。従って該基板1の厚さは、基
板のそり、或いは製造時の搬送等をも考慮すると100μm
乃至250 μm が適当である。因みにテール電流は電子
線照射等により充分低いレベルに低減できた。
【0012】
【発明の効果】以上の説明から明らかなように、本発明
によれば伝導度変調型MOSトランジスタの実用化が可
能であり、しかも、損失が少なく安価に製造でき、特に
高耐圧スイッチング用として電源回路等に適用し、その
効果は大である。
【図面の簡単な説明】
【図1】 本発明の一実施例を示す要部断面図
【図2】 ショットキー障壁高さφB と膜厚の関係を
示す特性図
【図3】 ショットキー障壁高さφB とSi含有量の
関係を示す特性図
【図4】 従来例
【符号の説明】
1 N型半導体基板(シングルウエハー) 2 ソース拡散層 3 チャネル用基板拡散層 4 ゲート酸化膜 5 ショットキー電極金属 6 ドレイン電極 7 ソース電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 低濃度ドレイン領域を形成するN型導電
    型半導体基板の一面側に縦型 MOS構成が形成され、
    他面側に該ドレイン領域とショットキー接合が形成され
    た縦型MOS電界効果トランジスタにおいて、該半導体
    基体はシングルウエハーであり、該ショットキー接合は
    膜厚1500 Å以上、且つSi含有量0.5 %以上のAl−
    Si合金で構成されたことを特徴とする縦型MOS電界
    効果トランジスタ。
JP31176999A 1999-11-02 1999-11-02 縦型mos電界効果トランジスタ Pending JP2001135814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31176999A JP2001135814A (ja) 1999-11-02 1999-11-02 縦型mos電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31176999A JP2001135814A (ja) 1999-11-02 1999-11-02 縦型mos電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2001135814A true JP2001135814A (ja) 2001-05-18

Family

ID=18021266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31176999A Pending JP2001135814A (ja) 1999-11-02 1999-11-02 縦型mos電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP2001135814A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101021A (ja) * 2001-09-20 2003-04-04 Shindengen Electric Mfg Co Ltd 電界効果トランジスタ及びその製造方法
JP2005327770A (ja) * 2004-05-12 2005-11-24 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
US7521757B2 (en) 2006-06-22 2009-04-21 Fuji Electric Device Technology Co., Ltd. Semiconductor device with back surface electrode including a stress relaxation film
US8324044B2 (en) 2005-06-20 2012-12-04 Fuji Electric Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
JP5460320B2 (ja) * 2007-07-31 2014-04-02 ローム株式会社 半導体装置およびその製造方法
DE102015105801A1 (de) 2014-05-09 2015-11-12 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP2016116358A (ja) * 2014-12-16 2016-06-23 富士電機株式会社 半導体装置および半導体パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360149A (ja) * 1989-07-27 1991-03-15 Sgs Thomson Microelectron Sa ダイオードより成るvdmos/論理集積回路
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型mosfet
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360149A (ja) * 1989-07-27 1991-03-15 Sgs Thomson Microelectron Sa ダイオードより成るvdmos/論理集積回路
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型mosfet
JPH08148675A (ja) * 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101021A (ja) * 2001-09-20 2003-04-04 Shindengen Electric Mfg Co Ltd 電界効果トランジスタ及びその製造方法
JP2005327770A (ja) * 2004-05-12 2005-11-24 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
US8324044B2 (en) 2005-06-20 2012-12-04 Fuji Electric Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
US8722487B2 (en) 2005-06-20 2014-05-13 Fuji Electric Co., Ltd. Semiconductor device with an electrode including an aluminum-silicon film
US7521757B2 (en) 2006-06-22 2009-04-21 Fuji Electric Device Technology Co., Ltd. Semiconductor device with back surface electrode including a stress relaxation film
JP5460320B2 (ja) * 2007-07-31 2014-04-02 ローム株式会社 半導体装置およびその製造方法
DE102015105801A1 (de) 2014-05-09 2015-11-12 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP2016116358A (ja) * 2014-12-16 2016-06-23 富士電機株式会社 半導体装置および半導体パッケージ

Similar Documents

Publication Publication Date Title
US10096680B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8049223B2 (en) Semiconductor device with large blocking voltage
JP5357427B2 (ja) トランジスタ用の非対称レイアウト構造及びその製作方法
US20200194428A1 (en) Method of Manufacturing a Semiconductor Device
US7087981B2 (en) Metal semiconductor contact, semiconductor component, integrated circuit arrangement and method
US7683399B2 (en) Transistor
US7696584B2 (en) Reduced leakage power devices by inversion layer surface passivation
US8138605B2 (en) Multiple layer barrier metal for device component formed in contact trench
CN109564942B (zh) 半导体装置
US10490625B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20090166677A1 (en) Semiconductor device and manufacturing method thereof
Han et al. A novel 1.2 kV 4H-SiC buffered-gate (BG) MOSFET: Analysis and experimental results
US10096703B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN110676322A (zh) 碳化硅器件和用于形成碳化硅器件的方法
US11139394B2 (en) Silicon carbide field-effect transistors
JP2001135814A (ja) 縦型mos電界効果トランジスタ
JP2010278137A (ja) 半導体装置
US11018228B2 (en) Silicon carbide semiconductor device
JP2002184986A (ja) 電界効果型半導体装置
US10490657B2 (en) Semiconductor device
US11894454B2 (en) Silicon carbide field-effect transistors
US11222956B2 (en) Distributed current low-resistance diamond ohmic contacts
JP2023139634A (ja) 半導体素子
JPH11354789A (ja) 電界効果トランジスタ
JP5721339B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601