JP2002184986A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JP2002184986A JP2002184986A JP2000378796A JP2000378796A JP2002184986A JP 2002184986 A JP2002184986 A JP 2002184986A JP 2000378796 A JP2000378796 A JP 2000378796A JP 2000378796 A JP2000378796 A JP 2000378796A JP 2002184986 A JP2002184986 A JP 2002184986A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- metal layer
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 108
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 5
- 238000010894 electron beam technology Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Abstract
(57)【要約】
【課題】 複雑な工程を追加することなく、更なる高破
壊耐量を実現し得る絶縁ゲート型バイポーラトランジス
タを提供する。 【解決手段】 第１の導電型の半導体層と、該半導体層
の下側に形成された第２の導電型のコレクタ領域と、該
半導体層の上面の一部をなすように形成された第２の導
電型のベース領域と、該ベース領域の上面の一部をなす
ように形成された第１の導電型のエミッタ領域と、該エ
ミッタ領域と半導体層との間に挟まれたベース領域に接
触するように形成された絶縁層と、該絶縁層上に設けら
れたゲート電極と、該ゲート電極を覆うように形成され
た層間絶縁膜と、該層間絶縁膜とベース領域とエミッタ
領域とに連続的に接触するように形成されたバリアメタ
ル層と、該バリアメタル層上に形成されたエミッタ電極
とを有している電界効果型半導体装置において、上記バ
リアメタル層を、窒素を含有する層で構成する。
壊耐量を実現し得る絶縁ゲート型バイポーラトランジス
タを提供する。 【解決手段】 第１の導電型の半導体層と、該半導体層
の下側に形成された第２の導電型のコレクタ領域と、該
半導体層の上面の一部をなすように形成された第２の導
電型のベース領域と、該ベース領域の上面の一部をなす
ように形成された第１の導電型のエミッタ領域と、該エ
ミッタ領域と半導体層との間に挟まれたベース領域に接
触するように形成された絶縁層と、該絶縁層上に設けら
れたゲート電極と、該ゲート電極を覆うように形成され
た層間絶縁膜と、該層間絶縁膜とベース領域とエミッタ
領域とに連続的に接触するように形成されたバリアメタ
ル層と、該バリアメタル層上に形成されたエミッタ電極
とを有している電界効果型半導体装置において、上記バ
リアメタル層を、窒素を含有する層で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳゲートを有
する電界効果型半導体装置である。
する電界効果型半導体装置である。
【０００２】
【従来の技術】近年、産業機器や家電機器では、省エネ
ルギー化によりインバータ化が急速に進んでいる。この
ような機器に最適なデバイスとして、絶縁ゲート型バイ
ポーラトランジスタ（Insulated Gate Bipolar Transis
tor；以下、IGBTと表記する）がよく知られている。こ
のＩＧＢＴは、ＭＯＳＦＥＴ(ＭＯＳ型電界効果トラン
ジスタ)の一種であり、ＭＯＳＦＥＴのドレインにｐ層
を付加し、ここから少数キャリアを注入し、より低オン
抵抗化を図ったデバイスである。すなわち、ＭＯＳＦＥ
Ｔの利点であるゲート電圧駆動，高速スイッチング特
性，破壊しにくい等の長所を備えた有用なパワーデバイ
スである。
ルギー化によりインバータ化が急速に進んでいる。この
ような機器に最適なデバイスとして、絶縁ゲート型バイ
ポーラトランジスタ（Insulated Gate Bipolar Transis
tor；以下、IGBTと表記する）がよく知られている。こ
のＩＧＢＴは、ＭＯＳＦＥＴ(ＭＯＳ型電界効果トラン
ジスタ)の一種であり、ＭＯＳＦＥＴのドレインにｐ層
を付加し、ここから少数キャリアを注入し、より低オン
抵抗化を図ったデバイスである。すなわち、ＭＯＳＦＥ
Ｔの利点であるゲート電圧駆動，高速スイッチング特
性，破壊しにくい等の長所を備えた有用なパワーデバイ
スである。
【０００３】図６に、従来知られたＩＧＢＴの構造を概
略的に示す縦断面説明図である。このＩＧＢＴ４０で
は、ｐ+半導体基板からなるｐ+コレクタ層４４上に、ｎ
+バッファ層４３及びｎ-層４２が順次形成されている。
また、ｎ-層４２の上面の一部をなすように、ｐベース
領域４６が形成されている。更に、ｐベース領域４６の
上面の一部をなすように、高濃度のｎ形の不純物が選択
的に拡散されて、ｎ+エミッタ領域４７が形成されてい
る。ｎ-層４２とｎ+エミッタ領域４７との間に挟まれた
ｐベース領域４６の表面領域をチャネル領域として、該
チャネル領域上にゲート絶縁層４８を介してゲート電極
４９が形成されている。そして、このゲート電極４９を
覆う層間絶縁膜５１が形成されている。更に、層間絶縁
膜５１を覆うとともに、ｐベース領域４６及びｎ+エミ
ッタ領域４７の上面に接触するように、エミッタ電極５
３が形成されている。また、ｐ+コレクタ層４４の下面
４４ａにはコレクタ電極４５が設けられている。
略的に示す縦断面説明図である。このＩＧＢＴ４０で
は、ｐ+半導体基板からなるｐ+コレクタ層４４上に、ｎ
+バッファ層４３及びｎ-層４２が順次形成されている。
また、ｎ-層４２の上面の一部をなすように、ｐベース
領域４６が形成されている。更に、ｐベース領域４６の
上面の一部をなすように、高濃度のｎ形の不純物が選択
的に拡散されて、ｎ+エミッタ領域４７が形成されてい
る。ｎ-層４２とｎ+エミッタ領域４７との間に挟まれた
ｐベース領域４６の表面領域をチャネル領域として、該
チャネル領域上にゲート絶縁層４８を介してゲート電極
４９が形成されている。そして、このゲート電極４９を
覆う層間絶縁膜５１が形成されている。更に、層間絶縁
膜５１を覆うとともに、ｐベース領域４６及びｎ+エミ
ッタ領域４７の上面に接触するように、エミッタ電極５
３が形成されている。また、ｐ+コレクタ層４４の下面
４４ａにはコレクタ電極４５が設けられている。
【０００４】かかる構造を備えたＩＧＢＴ４０の動作に
ついて説明する。ゲート電極４９に正の電圧を印加する
ことにより、ゲート電極４９の下側にあるｐベース領域
４６の上面にｎ型に反転したチャネル領域が形成され、
ｎ+エミッタ領域４７からｎチャネル領域を通してｎ-層
４２に電子が注入される。それと同時に、ｐ+コレクタ
層４４から正孔がｎ-層４２に少数キャリアとして注入
されるため、ｎ-層４２は伝導度変調を起こし、ｎ-層４
２は比較的低い通電抵抗をあらわす長所を有している。
ついて説明する。ゲート電極４９に正の電圧を印加する
ことにより、ゲート電極４９の下側にあるｐベース領域
４６の上面にｎ型に反転したチャネル領域が形成され、
ｎ+エミッタ領域４７からｎチャネル領域を通してｎ-層
４２に電子が注入される。それと同時に、ｐ+コレクタ
層４４から正孔がｎ-層４２に少数キャリアとして注入
されるため、ｎ-層４２は伝導度変調を起こし、ｎ-層４
２は比較的低い通電抵抗をあらわす長所を有している。
【０００５】このＩＧＢＴ４０では、必然的に寄生サイ
リスタが構成されるため、高破壊耐量を実現するには、
ｎ+エミッタ領域４７の下側にあるｐベース領域４６の
ピンチ抵抗を低くすることが望ましい。
リスタが構成されるため、高破壊耐量を実現するには、
ｎ+エミッタ領域４７の下側にあるｐベース領域４６の
ピンチ抵抗を低くすることが望ましい。
【０００６】また、ＩＧＢＴ４０では、それを高周波で
使用するために、ライフタイム制御を行なうことによっ
て、スイッチングスピードが調整される。このライフタ
イム制御方法としては、例えば白金等の重金属の拡散，
電子線照射等のイオン照射があるが、電子照射を用いる
場合には、電子線を適当量照射し、その後、組立工程な
どの熱負荷が加わっても性能が変動しないように、例え
ば３００〜４００℃でアニール処理が施される。
使用するために、ライフタイム制御を行なうことによっ
て、スイッチングスピードが調整される。このライフタ
イム制御方法としては、例えば白金等の重金属の拡散，
電子線照射等のイオン照射があるが、電子照射を用いる
場合には、電子線を適当量照射し、その後、組立工程な
どの熱負荷が加わっても性能が変動しないように、例え
ば３００〜４００℃でアニール処理が施される。
【０００７】電子線照射では、ゲート絶縁膜４８の界面
準位が変化するため、しきい値電圧が、以下のように変
化する。例えば、電子線照射前のしきい値電圧をＶ
th１，電子線照射直後のしきい値電圧をＶth２、及び、
アニール処理後のしきい値電圧をＶth３とすると、以下
の関係が得られる。 Ｖth１＞Ｖth２ Ｖth２＞Ｖth３ Ｖth１＞Ｖth３ これらの不等式からわかるように、電子線照射前のしき
い値より最終的なしきい値電圧が低くなることから、ｐ
ベース領域４６の濃度を上げることができる。つまり、
ｎ+エミッタ領域４７の下側にあるｐベース領域４６の
ピンチ抵抗を低くすることができ、高破壊耐量をもつＩ
ＧＢＴを実現することができる。
準位が変化するため、しきい値電圧が、以下のように変
化する。例えば、電子線照射前のしきい値電圧をＶ
th１，電子線照射直後のしきい値電圧をＶth２、及び、
アニール処理後のしきい値電圧をＶth３とすると、以下
の関係が得られる。 Ｖth１＞Ｖth２ Ｖth２＞Ｖth３ Ｖth１＞Ｖth３ これらの不等式からわかるように、電子線照射前のしき
い値より最終的なしきい値電圧が低くなることから、ｐ
ベース領域４６の濃度を上げることができる。つまり、
ｎ+エミッタ領域４７の下側にあるｐベース領域４６の
ピンチ抵抗を低くすることができ、高破壊耐量をもつＩ
ＧＢＴを実現することができる。
【０００８】
【発明が解決しようとする課題】本発明は、複雑な工程
を追加することなく、更なる高破壊耐量を実現し得る絶
縁ゲート型バイポーラトランジスタを提供することを目
的とする。
を追加することなく、更なる高破壊耐量を実現し得る絶
縁ゲート型バイポーラトランジスタを提供することを目
的とする。
【０００９】
【課題を解決するための手段】本願の第１の発明は、第
１の導電型の半導体層と、該半導体層の下側に形成さ
れ、下面にコレクタ電極が設けられた第２の導電型のコ
レクタ領域と、該半導体層の上面の一部をなすように形
成された第２の導電型のベース領域と、該ベース領域の
上面の一部をなすように形成された少なくとも一対の第
１の導電型のエミッタ領域と、該エミッタ領域と半導体
層との間に挟まれたベース領域に接触するように形成さ
れた絶縁層と、該絶縁層上に設けられたゲート電極と、
該ゲート電極を覆うように形成された層間絶縁膜と、該
層間絶縁膜とベース領域とエミッタ領域に連続的に接触
するように形成されたバリアメタル層と、該バリアメタ
ル層上に形成されたエミッタ電極とを有している電界効
果型半導体装置において、上記エミッタ電極と層間絶縁
膜との間に形成されるバリアメタル層が、窒素を含有す
る層からなることを特徴としたものである。
１の導電型の半導体層と、該半導体層の下側に形成さ
れ、下面にコレクタ電極が設けられた第２の導電型のコ
レクタ領域と、該半導体層の上面の一部をなすように形
成された第２の導電型のベース領域と、該ベース領域の
上面の一部をなすように形成された少なくとも一対の第
１の導電型のエミッタ領域と、該エミッタ領域と半導体
層との間に挟まれたベース領域に接触するように形成さ
れた絶縁層と、該絶縁層上に設けられたゲート電極と、
該ゲート電極を覆うように形成された層間絶縁膜と、該
層間絶縁膜とベース領域とエミッタ領域に連続的に接触
するように形成されたバリアメタル層と、該バリアメタ
ル層上に形成されたエミッタ電極とを有している電界効
果型半導体装置において、上記エミッタ電極と層間絶縁
膜との間に形成されるバリアメタル層が、窒素を含有す
る層からなることを特徴としたものである。
【００１０】また、本願の第２の発明は、第１の発明に
おいて、上記エミッタ電極と層間絶縁膜との間に形成さ
れるバリアメタル層がチタンナイトライドからなること
を特徴としたものである。
おいて、上記エミッタ電極と層間絶縁膜との間に形成さ
れるバリアメタル層がチタンナイトライドからなること
を特徴としたものである。
【００１１】更に、本願の第３の発明は、本願の第１又
は２の発明において、上記バリアメタル層の厚みが４０
ｎｍ以上であることを特徴としたものである。
は２の発明において、上記バリアメタル層の厚みが４０
ｎｍ以上であることを特徴としたものである。
【００１２】また、更に、本願の第４の発明は、本願の
第１〜３の発明のいずれか一において、上記層間絶縁膜
の不純物濃度が５モル％以下であることを特徴としたも
のである。
第１〜３の発明のいずれか一において、上記層間絶縁膜
の不純物濃度が５モル％以下であることを特徴としたも
のである。
【００１３】また、更に、本願の第５の発明は、本願の
第１〜４の発明のいずれか一において、上記エミッタ電
極がアルミニウムからなることを特徴としたものであ
る。
第１〜４の発明のいずれか一において、上記エミッタ電
極がアルミニウムからなることを特徴としたものであ
る。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。 実施の形態１．図１は、本発明の実施の形態１に係る絶
縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと
表記）の構造を概略的に示す縦断面説明図である。この
ＩＧＢＴ１０では、ｐ+半導体基板からなるｐ+コレクタ
層４上に、ｎ+バッファ層３及びｎ-層２が順次形成され
ている。また、ｎ-層２の上面の一部をなすように、ｐ
ベース領域６が形成されている。更に、ｐベース領域６
の上面の一部をなすように、高濃度のｎ形の不純物が選
択的に拡散されて、ｎ+エミッタ領域７が形成されてい
る。ｎ-層２とｎ+エミッタ領域７との間に挟まれたｐベ
ース領域６の表面領域をチャネル領域として、該チャネ
ル領域上にゲート絶縁層８を介してゲート電極９が形成
されている。そして、このゲート電極９を覆う層間絶縁
膜１１が形成されている。
て、添付図面を参照しながら説明する。 実施の形態１．図１は、本発明の実施の形態１に係る絶
縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと
表記）の構造を概略的に示す縦断面説明図である。この
ＩＧＢＴ１０では、ｐ+半導体基板からなるｐ+コレクタ
層４上に、ｎ+バッファ層３及びｎ-層２が順次形成され
ている。また、ｎ-層２の上面の一部をなすように、ｐ
ベース領域６が形成されている。更に、ｐベース領域６
の上面の一部をなすように、高濃度のｎ形の不純物が選
択的に拡散されて、ｎ+エミッタ領域７が形成されてい
る。ｎ-層２とｎ+エミッタ領域７との間に挟まれたｐベ
ース領域６の表面領域をチャネル領域として、該チャネ
ル領域上にゲート絶縁層８を介してゲート電極９が形成
されている。そして、このゲート電極９を覆う層間絶縁
膜１１が形成されている。
【００１５】更に、このＩＧＢＴ１０では、層間絶縁膜
１１，ベース領域６及びエミッタ領域７に連続的に接触
するバリアメタル層１２が形成され、また、層間絶縁膜
５１を覆うとともに、ｐベース領域６及びｎ+エミッタ
領域７の上面に接触するエミッタ電極１３が形成されて
いる。また、ｐ+コレクタ層４の下面４ａにはコレクタ
電極４５が設けられている。
１１，ベース領域６及びエミッタ領域７に連続的に接触
するバリアメタル層１２が形成され、また、層間絶縁膜
５１を覆うとともに、ｐベース領域６及びｎ+エミッタ
領域７の上面に接触するエミッタ電極１３が形成されて
いる。また、ｐ+コレクタ層４の下面４ａにはコレクタ
電極４５が設けられている。
【００１６】かかる構造を備えたＩＧＢＴ１０の動作に
ついて説明する。ゲート電極９に正の電圧を印加するこ
とにより、ゲート電極９の下側にあるｐベース領域６の
上面にｎ型に反転したチャネル領域が形成され、ｎ+エ
ミッタ領域７からｎチャネル領域を通してｎ-層２に電
子が注入される。それと同時に、ｐ+コレクタ層４から
ｎ+バッファ層３を通じて正孔がｎ-層２に少数キャリア
として注入される。これにより、ｎ-層２は伝導度変調
を起こし、比較的低い通電抵抗をあらわす。
ついて説明する。ゲート電極９に正の電圧を印加するこ
とにより、ゲート電極９の下側にあるｐベース領域６の
上面にｎ型に反転したチャネル領域が形成され、ｎ+エ
ミッタ領域７からｎチャネル領域を通してｎ-層２に電
子が注入される。それと同時に、ｐ+コレクタ層４から
ｎ+バッファ層３を通じて正孔がｎ-層２に少数キャリア
として注入される。これにより、ｎ-層２は伝導度変調
を起こし、比較的低い通電抵抗をあらわす。
【００１７】このように、ＩＧＢＴ１０は、基本的にバ
イポーラ的動作をする。このＩＧＢＴ１０は、Ｐ+コレ
クタ層４とｎ-層２とｐベース領域６とで形成されるト
ランジスタ部を、ゲート電極９と絶縁層８とｐベース領
域６とで形成されるＭＯＳＦＥＴ部でベース駆動する素
子である。
イポーラ的動作をする。このＩＧＢＴ１０は、Ｐ+コレ
クタ層４とｎ-層２とｐベース領域６とで形成されるト
ランジスタ部を、ゲート電極９と絶縁層８とｐベース領
域６とで形成されるＭＯＳＦＥＴ部でベース駆動する素
子である。
【００１８】この実施の形態１では、層間絶縁膜１１と
エミッタ電極１３との間のバリアメタル層１２が、窒素
を含む層から形成されている。このバリアメタル層１２
を形成する方法としては、例えばＬＳＩ等の製造技術に
おいて一般に知られた方法を用いることができ、例え
ば、窒素雰囲気上で、バリアメタル層をスパッタするこ
とで、若しくは、バリアメタル層をスパッタした後で、
窒素雰囲気上でアニールすることで容易に形成すること
ができる。
エミッタ電極１３との間のバリアメタル層１２が、窒素
を含む層から形成されている。このバリアメタル層１２
を形成する方法としては、例えばＬＳＩ等の製造技術に
おいて一般に知られた方法を用いることができ、例え
ば、窒素雰囲気上で、バリアメタル層をスパッタするこ
とで、若しくは、バリアメタル層をスパッタした後で、
窒素雰囲気上でアニールすることで容易に形成すること
ができる。
【００１９】図２は、電子線照射及びアニール処理によ
るしきい値電圧の変化をあらわすグラフである。このグ
ラフは、ライフタイム制御としての電子線照射前のしき
い値電圧（Ｖth１），電子線照射後のしきい値電圧（Ｖ
th２），アニール処理後のしきい値電圧（Ｖth３）の変
化を、バリアメタル層をもたない若しくは窒素を含まな
いバリアメタル層（例えばＴｉＷ）を有する場合と本実
施の形態１に係る窒素を含むバリアメタル層１２を有す
る場合（例えばＴｉＮ）とについて、実験的に得られた
結果を模式的にあらわしている。次の表１は、図２のグ
ラフを作成する上で参照された数値を示すものである。
るしきい値電圧の変化をあらわすグラフである。このグ
ラフは、ライフタイム制御としての電子線照射前のしき
い値電圧（Ｖth１），電子線照射後のしきい値電圧（Ｖ
th２），アニール処理後のしきい値電圧（Ｖth３）の変
化を、バリアメタル層をもたない若しくは窒素を含まな
いバリアメタル層（例えばＴｉＷ）を有する場合と本実
施の形態１に係る窒素を含むバリアメタル層１２を有す
る場合（例えばＴｉＮ）とについて、実験的に得られた
結果を模式的にあらわしている。次の表１は、図２のグ
ラフを作成する上で参照された数値を示すものである。
【００２０】また、図３は、次の表２を参照して、ｐベ
ース濃度とアニール処理後のしきい値電圧との関係をあ
らわすグラフである。ここでは、バリアメタル層をもた
ない又は窒素を含まないバリアメタル層（ＴｉＷ）を用
いたと本実施の形態１に係る形態を用いた場合（Ｔｉ
Ｎ）とについて、実験的に得られた結果を模式的にあら
わすグラフである。次の表２は、図３のグラフを作成す
る上で参照された数値をあらわすものである。
ース濃度とアニール処理後のしきい値電圧との関係をあ
らわすグラフである。ここでは、バリアメタル層をもた
ない又は窒素を含まないバリアメタル層（ＴｉＷ）を用
いたと本実施の形態１に係る形態を用いた場合（Ｔｉ
Ｎ）とについて、実験的に得られた結果を模式的にあら
わすグラフである。次の表２は、図３のグラフを作成す
る上で参照された数値をあらわすものである。
【００２１】図３のグラフから分かるように、この実施
の形態１では、窒素を含むバリアメタル層を構成するこ
とにより、同一のしきい値電圧を得るためのｐベース濃
度を上げることができる。つまり、前述するように、ｎ
+エミッタ領域の直下にあるｐベース領域のピンチ抵抗
を低くすることができ、高破壊耐量をもつＩＧＢＴを提
供することが可能である。
の形態１では、窒素を含むバリアメタル層を構成するこ
とにより、同一のしきい値電圧を得るためのｐベース濃
度を上げることができる。つまり、前述するように、ｎ
+エミッタ領域の直下にあるｐベース領域のピンチ抵抗
を低くすることができ、高破壊耐量をもつＩＧＢＴを提
供することが可能である。
【００２２】実施の形態２．本発明の実施の形態２に係
るＩＧＢＴは、基本的に、上記実施の形態１における場
合と同様の構成を有しているが、ここでは、エミッタ電
極の材質として、純アルミニウム（Ｐｕｒｅ‐Ａｌ）が
用いられる。従来、エミッタ電極の材質としては、例え
ばシリコンが含まれるアルミニウム合金（Ａｌ−Ｓｉ）
が使用されてきたが、近年、ワイヤボンドと半導体との
接合強度の向上が必要になってきているとともに、ＩＧ
ＢＴは、チップ内のＩＧＢＴセル密度向上のため、ＩＧ
ＢＴセル上に直接にワイヤボンドするケースがほとんど
である。エミッタ電極の材質としてアルミニウム合金を
使用するＩＧＢＴでは、それに含まれる過剰なシリコン
が析出されるため、ワイヤボンド時にこのシリコン析出
核に応力が集中し、シリコン析出核を起点とする不良が
発生する惧れがある。
るＩＧＢＴは、基本的に、上記実施の形態１における場
合と同様の構成を有しているが、ここでは、エミッタ電
極の材質として、純アルミニウム（Ｐｕｒｅ‐Ａｌ）が
用いられる。従来、エミッタ電極の材質としては、例え
ばシリコンが含まれるアルミニウム合金（Ａｌ−Ｓｉ）
が使用されてきたが、近年、ワイヤボンドと半導体との
接合強度の向上が必要になってきているとともに、ＩＧ
ＢＴは、チップ内のＩＧＢＴセル密度向上のため、ＩＧ
ＢＴセル上に直接にワイヤボンドするケースがほとんど
である。エミッタ電極の材質としてアルミニウム合金を
使用するＩＧＢＴでは、それに含まれる過剰なシリコン
が析出されるため、ワイヤボンド時にこのシリコン析出
核に応力が集中し、シリコン析出核を起点とする不良が
発生する惧れがある。
【００２３】他方、この実施の形態２のように、ＩＧＢ
Ｔ内のエミッタ電極の材質として純アルミニウムが使用
された場合には、シリコン析出核が発生しないものの、
シリコン自体と反応（アルミスパイク）することによ
り、オーミックコンタクトし得なくなるケースがある。
図４は、アルミスパイクとコンタクト抵抗との関係を示
すために、バリアメタル層をもたない場合のＳｉの含有
量と、ｐベース領域６及びｎエミッタ領域７のコンタク
ト抵抗との関係をあらわすグラフである。次の表３は、
図４のグラフを作成する上で参照された数値を示すもの
である。
Ｔ内のエミッタ電極の材質として純アルミニウムが使用
された場合には、シリコン析出核が発生しないものの、
シリコン自体と反応（アルミスパイク）することによ
り、オーミックコンタクトし得なくなるケースがある。
図４は、アルミスパイクとコンタクト抵抗との関係を示
すために、バリアメタル層をもたない場合のＳｉの含有
量と、ｐベース領域６及びｎエミッタ領域７のコンタク
ト抵抗との関係をあらわすグラフである。次の表３は、
図４のグラフを作成する上で参照された数値を示すもの
である。
【００２４】図４のグラフから分かるように、ある程度
のＳｉを含んでいない場合に、アルミスパイクが発生す
る。なお、例えば特開平１１−２８４１７６号公報にも
これと同様の説明があり、上記の現象は一般的なもので
あるが、本発明の実施の形態２では、チッ化されたバリ
アメタル層を構成することにより、上記公報に開示され
る効果に加え、高破壊耐量を有することが可能となる。
のＳｉを含んでいない場合に、アルミスパイクが発生す
る。なお、例えば特開平１１−２８４１７６号公報にも
これと同様の説明があり、上記の現象は一般的なもので
あるが、本発明の実施の形態２では、チッ化されたバリ
アメタル層を構成することにより、上記公報に開示され
る効果に加え、高破壊耐量を有することが可能となる。
【００２５】実施の形態３．図５には、上記実施の形態
２で説明したように、エミッタ電極１３（図１参照）の
材質として純アルミニウムを用いたＩＧＢＴに関し、例
えばチタンスパッタリングを実施した後、窒素雰囲気で
アニール処理を施したチタンナイトライドからなるバリ
アメタル層１２の膜厚とコンタクト抵抗との関係をあら
わす。次の表４は、図５のグラフを作成する上で参照さ
れた数値をあらわす表である。
２で説明したように、エミッタ電極１３（図１参照）の
材質として純アルミニウムを用いたＩＧＢＴに関し、例
えばチタンスパッタリングを実施した後、窒素雰囲気で
アニール処理を施したチタンナイトライドからなるバリ
アメタル層１２の膜厚とコンタクト抵抗との関係をあら
わす。次の表４は、図５のグラフを作成する上で参照さ
れた数値をあらわす表である。
【００２６】図５のグラフから分かるように、バリアメ
タル層１２の膜厚４０ｎｍを境にコンタクト抵抗に大き
な変化が見られる。すなわち、バリアメタル層１２の十
分なバリア性を確保するためには、４０ｎｍ以上の膜厚
を有するようにバリアメタル層１２を形成する必要があ
る。このように、バリアメタル層１２の十分なバリア性
を確保することによって、装置の性能安定性を確保する
ことができる。
タル層１２の膜厚４０ｎｍを境にコンタクト抵抗に大き
な変化が見られる。すなわち、バリアメタル層１２の十
分なバリア性を確保するためには、４０ｎｍ以上の膜厚
を有するようにバリアメタル層１２を形成する必要があ
る。このように、バリアメタル層１２の十分なバリア性
を確保することによって、装置の性能安定性を確保する
ことができる。
【００２７】実施の形態４．更に、上記実施の形態２で
説明したように、エミッタ電極１３の材質として純アル
ミニウムを用いるとともに、例えばチタンスパッタを実
施した後に、窒素雰囲気でアニール処理を施したチタン
ナイトライドからなるバリアメタル層が形成されたＩＧ
ＢＴにおいて、層間絶縁膜１１（図１参照）の不純物濃
度（例えばリン濃度）を振り分け、そのワイヤボンド性
を調査したところ、不純物濃度が５モル％以上になる
と、層間絶縁膜１１とバリアメタル層１２との接合強度
が低下することが確認された。
説明したように、エミッタ電極１３の材質として純アル
ミニウムを用いるとともに、例えばチタンスパッタを実
施した後に、窒素雰囲気でアニール処理を施したチタン
ナイトライドからなるバリアメタル層が形成されたＩＧ
ＢＴにおいて、層間絶縁膜１１（図１参照）の不純物濃
度（例えばリン濃度）を振り分け、そのワイヤボンド性
を調査したところ、不純物濃度が５モル％以上になる
と、層間絶縁膜１１とバリアメタル層１２との接合強度
が低下することが確認された。
【００２８】このことから、その不純物濃度が５モル％
以上にならないように層間絶縁膜１１を構成することが
望ましい。なお、５モル％以上で構成する場合には、こ
の層間絶縁膜１１上にノンドープの層間絶縁膜を設ける
必要がある。このように、その不純物濃度が５モル％以
上にならないように層間絶縁膜１１を構成し、層間絶縁
膜１１とバリアメタル層１２との間で十分な接合強度を
確保することにより、装置の性能安定性を向上させるこ
とができる。
以上にならないように層間絶縁膜１１を構成することが
望ましい。なお、５モル％以上で構成する場合には、こ
の層間絶縁膜１１上にノンドープの層間絶縁膜を設ける
必要がある。このように、その不純物濃度が５モル％以
上にならないように層間絶縁膜１１を構成し、層間絶縁
膜１１とバリアメタル層１２との間で十分な接合強度を
確保することにより、装置の性能安定性を向上させるこ
とができる。
【００２９】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。例えば、前述した各実施の形態で
は、キャパシタ構造としてＭＯＳ構造を有する電力用半
導体装置を説明したが、これに限定されることなく、本
発明は、例えばトレンチ構造を有する電力用半導体装置
にも適用可能である。
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。例えば、前述した各実施の形態で
は、キャパシタ構造としてＭＯＳ構造を有する電力用半
導体装置を説明したが、これに限定されることなく、本
発明は、例えばトレンチ構造を有する電力用半導体装置
にも適用可能である。
【００３０】
【発明の効果】以上の説明から明らかなように、本願の
請求項１の発明によれば、第１の導電型の半導体層と、
該半導体層の下側に形成され、下面にコレクタ電極が設
けられた第２の導電型のコレクタ領域と、該半導体層の
上面の一部をなすように形成された第２の導電型のベー
ス領域と、該ベース領域の上面の一部をなすように形成
された少なくとも一対の第１の導電型のエミッタ領域
と、該エミッタ領域と半導体層との間に挟まれたベース
領域に接触するように形成された絶縁層と、該絶縁層上
に設けられたゲート電極と、該ゲート電極を覆うように
形成された層間絶縁膜と、該層間絶縁膜とベース領域と
エミッタ領域に連続的に接触するように形成されたバリ
アメタル層と、該バリアメタル層上に形成されたエミッ
タ電極とを有している電界効果型半導体装置において、
上記エミッタ電極と層間絶縁膜との間に形成されるバリ
アメタル層を窒素を含有する層から形成するため、同一
のしきい値電圧を得るためのベース濃度を上げることが
でき、これにより、エミッタ領域の下側にあるベース領
域のピンチ抵抗を低くすることが可能となり、装置の高
破壊耐量を実現することができる。
請求項１の発明によれば、第１の導電型の半導体層と、
該半導体層の下側に形成され、下面にコレクタ電極が設
けられた第２の導電型のコレクタ領域と、該半導体層の
上面の一部をなすように形成された第２の導電型のベー
ス領域と、該ベース領域の上面の一部をなすように形成
された少なくとも一対の第１の導電型のエミッタ領域
と、該エミッタ領域と半導体層との間に挟まれたベース
領域に接触するように形成された絶縁層と、該絶縁層上
に設けられたゲート電極と、該ゲート電極を覆うように
形成された層間絶縁膜と、該層間絶縁膜とベース領域と
エミッタ領域に連続的に接触するように形成されたバリ
アメタル層と、該バリアメタル層上に形成されたエミッ
タ電極とを有している電界効果型半導体装置において、
上記エミッタ電極と層間絶縁膜との間に形成されるバリ
アメタル層を窒素を含有する層から形成するため、同一
のしきい値電圧を得るためのベース濃度を上げることが
でき、これにより、エミッタ領域の下側にあるベース領
域のピンチ抵抗を低くすることが可能となり、装置の高
破壊耐量を実現することができる。
【００３１】また、本願の請求項２の発明によれば、上
記エミッタ電極と層間絶縁膜との間に形成されるバリア
メタル層がチタンナイトライドからなるため、装置の高
破壊耐量を実現することができる。
記エミッタ電極と層間絶縁膜との間に形成されるバリア
メタル層がチタンナイトライドからなるため、装置の高
破壊耐量を実現することができる。
【００３２】更に、本願の請求項３の発明によれば、上
記バリアメタル層の厚さが４０ｎｍ以上であるため、バ
リアメタル層の十分なバリア性を実現することができ、
その結果、装置の性能安定性を向上させることができ
る。
記バリアメタル層の厚さが４０ｎｍ以上であるため、バ
リアメタル層の十分なバリア性を実現することができ、
その結果、装置の性能安定性を向上させることができ
る。
【００３３】また、更に、本願の請求項４の発明によれ
ば、上記層間絶縁膜の不純物濃度が５モル％以下である
ため、層間絶縁膜とバリアメタル層との間に十分な接合
強度を確保することができ、装置の性能安定性を向上さ
せることができる。
ば、上記層間絶縁膜の不純物濃度が５モル％以下である
ため、層間絶縁膜とバリアメタル層との間に十分な接合
強度を確保することができ、装置の性能安定性を向上さ
せることができる。
【００３４】また、更に、本願の請求項５の発明によれ
ば、上記エミッタ電極がアルミニウムからなるため、ア
ルミスパイクの発生を十分に抑制することができ、組立
時の歩留りを向上させることができる。
ば、上記エミッタ電極がアルミニウムからなるため、ア
ルミスパイクの発生を十分に抑制することができ、組立
時の歩留りを向上させることができる。
【図１】 本発明の実施の形態１に係る絶縁ゲート型バ
イポーラトランジスタ（ＩＧＢＴ）の構造を概略的に示
す縦断面説明図である。
イポーラトランジスタ（ＩＧＢＴ）の構造を概略的に示
す縦断面説明図である。
【図２】 上記実施の形態１に係るＩＧＢＴについて
の、電子線照射及びアニール処理によるしきい値電圧の
変化をあらわすグラフである。
の、電子線照射及びアニール処理によるしきい値電圧の
変化をあらわすグラフである。
【図３】 上記実施の形態１に係るＩＧＢＴについて
の、ｐベース濃度としきい値電圧との関係をあらわすグ
ラフである。
の、ｐベース濃度としきい値電圧との関係をあらわすグ
ラフである。
【図４】 本発明の実施の形態２に係るＩＧＢＴについ
ての、Ａｌ内に含まれるＳｉの含有量とコンタクト抵抗
の変化率との関係をあらわすグラフである。
ての、Ａｌ内に含まれるＳｉの含有量とコンタクト抵抗
の変化率との関係をあらわすグラフである。
【図５】 本発明の実施の形態３に係るＩＧＢＴについ
ての、バリアメタル層の膜厚とコンタクト抵抗の変化率
との関係をあらわすグラフである。
ての、バリアメタル層の膜厚とコンタクト抵抗の変化率
との関係をあらわすグラフである。
【図６】 従来の絶縁ゲート型バイポーラトランジスタ
の構造を概略的に示す縦断面説明図である。
の構造を概略的に示す縦断面説明図である。
２ ｎ-層，３ ｎ+バッファ層，４ ｐ+コレクタ層，
５ コレクタ電極，６ ｐベース領域，７ ｎ＋エミッ
タ領域，８ 絶縁膜，９ ゲート電極，１０絶縁ゲート
型バイポーラトランジスタ，１１ 層間絶縁膜，１２
バリアメタル層，１３ エミッタ電極
５ コレクタ電極，６ ｐベース領域，７ ｎ＋エミッ
タ領域，８ 絶縁膜，９ ゲート電極，１０絶縁ゲート
型バイポーラトランジスタ，１１ 層間絶縁膜，１２
バリアメタル層，１３ エミッタ電極
Claims (5)
- 【請求項１】 第１の導電型の半導体層と、該半導体層
の下側に形成され、下面にコレクタ電極が設けられた第
２の導電型のコレクタ領域と、該半導体層の上面の一部
をなすように形成された第２の導電型のベース領域と、
該ベース領域の上面の一部をなすように形成された少な
くとも一対の第１の導電型のエミッタ領域と、該エミッ
タ領域と半導体層との間に挟まれたベース領域に接触す
るように形成された絶縁層と、該絶縁層上に設けられた
ゲート電極と、該ゲート電極を覆うように形成された層
間絶縁膜と、該層間絶縁膜とベース領域とエミッタ領域
に連続的に接触するように形成されたバリアメタル層
と、該バリアメタル層上に形成されたエミッタ電極とを
有している電界効果型半導体装置において、 上記エミッタ電極と層間絶縁膜との間に形成されるバリ
アメタル層が、窒素を含有する層からなることを特徴と
する電界効果型半導体装置。 - 【請求項２】 上記エミッタ電極と層間絶縁膜との間に
形成されるバリアメタル層がチタンナイトライドからな
ることを特徴とする請求項１記載の電界効果型半導体装
置。 - 【請求項３】 上記バリアメタル層の厚みが４０ｎｍ以
上であることを特徴とする請求項１又は２に記載の電界
効果型半導体装置。 - 【請求項４】 上記層間絶縁膜の不純物濃度が５モル％
以下であることを特徴とする請求項１〜３のいずれか一
に記載の電界効果型半導体装置。 - 【請求項５】 上記エミッタ電極がアルミニウムからな
ることを特徴とする請求項１〜４のいずれか一に記載の
電界効果型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378796A JP2002184986A (ja) | 2000-12-13 | 2000-12-13 | 電界効果型半導体装置 |
| US09/881,675 US20020109183A1 (en) | 2000-12-13 | 2001-06-18 | Field-effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378796A JP2002184986A (ja) | 2000-12-13 | 2000-12-13 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184986A true JP2002184986A (ja) | 2002-06-28 |
Family
ID=18847296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378796A Pending JP2002184986A (ja) | 2000-12-13 | 2000-12-13 | 電界効果型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020109183A1 (ja) |
| JP (1) | JP2002184986A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| JP2005136270A (ja) * | 2003-10-31 | 2005-05-26 | Nec Kansai Ltd | 縦型ｍｏｓｆｅｔを備えた半導体装置 |
| CN102760759A (zh) * | 2011-04-29 | 2012-10-31 | 比亚迪股份有限公司 | 一种半导体功率器件 |
| US9093361B2 (en) | 2011-06-23 | 2015-07-28 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016046273A (ja) * | 2014-08-19 | 2016-04-04 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP2018181949A (ja) * | 2017-04-06 | 2018-11-15 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| WO2016051970A1 (ja) * | 2014-09-30 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2000
- 2000-12-13 JP JP2000378796A patent/JP2002184986A/ja active Pending
-
2001
- 2001-06-18 US US09/881,675 patent/US20020109183A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| JP2005136270A (ja) * | 2003-10-31 | 2005-05-26 | Nec Kansai Ltd | 縦型ｍｏｓｆｅｔを備えた半導体装置 |
| CN102760759A (zh) * | 2011-04-29 | 2012-10-31 | 比亚迪股份有限公司 | 一种半导体功率器件 |
| US9093361B2 (en) | 2011-06-23 | 2015-07-28 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016046273A (ja) * | 2014-08-19 | 2016-04-04 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP2018181949A (ja) * | 2017-04-06 | 2018-11-15 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020109183A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
| JP7263178B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JPH08274335A (ja) | シリコンカーバイドｍｏｓｆｅｔ | |
| US20150008478A1 (en) | Semiconductor device and manufacturing method of the same | |
| JPS60249367A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JP7278914B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP2020068321A (ja) | 半導体装置 | |
| JP2002184986A (ja) | 電界効果型半導体装置 | |
| CN117497600A (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| JP7278902B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JP2023154314A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7436950B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2001135814A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP5228308B2 (ja) | 半導体装置の製造方法 | |
| JP3895147B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2720574B2 (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JP2008124300A (ja) | 半導体装置およびこれを用いた電気回路 | |
| CN1215930A (zh) | 亚四分之一微米级硅－绝缘体的mos场效应晶体管 | |
| JP2002076342A (ja) | トレンチゲート型半導体装置 | |
| US20240097020A1 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |