CN1215930A - 亚四分之一微米级硅－绝缘体的mos场效应晶体管 - Google Patents
亚四分之一微米级硅－绝缘体的mos场效应晶体管 Download PDFInfo
- Publication number
- CN1215930A CN1215930A CN98120478.3A CN98120478A CN1215930A CN 1215930 A CN1215930 A CN 1215930A CN 98120478 A CN98120478 A CN 98120478A CN 1215930 A CN1215930 A CN 1215930A
- Authority
- CN
- China
- Prior art keywords
- thickness
- silicon
- insulator
- silicide layer
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 title claims description 107
- 230000005669 field effect Effects 0.000 title claims description 48
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 92
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 92
- 239000003870 refractory metal Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 129
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000012528 membrane Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 53
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 37
- 239000002800 charge carrier Substances 0.000 description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
一种由在绝缘层上直接延伸并接触的源/漏极区和通道区所构成的半导体薄膜结构。该源/漏极区内至少一处的构成是半导体层和在其上面直接延伸并接触的难熔金属硅化物层。该难熔金属硅化物层的第一厚度与通道区域的厚度之半相等或略厚一点以抑制发生纽结效应;且该第一厚度比所述源/漏极区的第三厚度薄,以保证该层的大部分底部表面与源/漏极区的半导体材料构成结合界面,使之减少源/漏极区的寄生电阻。
Description
本发明涉及一种半导体器件，特别是涉及一种硅-绝缘体的半导体器件。
硅-绝缘体半导体器件由于其具有容易与其它器件隔绝，不搭碰和源/漏极的结电容小等特点受到很大的关注。可是如果要在一个厚度不大约50纳米的超薄硅-绝缘体薄膜上面制备MOS场效应晶体管，所得到的源极与漏极的电阻会非常高，因此就一定要设法降低MOS场效应晶体管的源极和漏极的电阻。为此，可以在MOS场效应晶体管的源极和漏极的区域上形成一层难熔金属的硅化物层(如硅化钛)。
图1是一个传统的在硅-绝缘体薄膜表面上形成有硅化钛层的MOS场效应晶体管的垂直剖面的局部横截面图。图中在硅基片1的上面有一层作为绝缘体的覆盖氧化物膜2。在这层覆盖氧化物膜2的上面有一层硅-绝缘体薄膜。这个硅-绝缘体薄膜由一个p-型层3和n+型层7组成，后者位于p-型层3的对边位置。在p-型层3的上面是通道区域，而在n+型层7的上面是源极和漏极区域。一层栅极氧化物膜4形成于硅-绝缘体薄膜的p-型层3的上面。多晶硅的栅极电极5在栅极氧化物膜4的上面。硅化钛层8在n+型源/漏极区域7和多晶硅的栅极电极5的上面。侧壁氧化物膜6位于多晶硅栅极电极5以及其上的硅化钛层8的相对侧面。而硅化钛层8并没有伸延到侧壁氧化物膜6的下面。
上述在硅-绝缘体薄膜上的MOS场效应晶体管可以用下述方法制成：使用台面隔绝技术在覆盖氧化物膜2的上面制备具有预先确定的厚度的硅-绝缘体薄膜。通过选择离子注入p型与n型杂质使硅-绝缘体薄膜分为p-型层3和n+型层7。在p-型层3的上面制备栅极氧化物膜4。在硅-绝缘体薄膜上面形成一层掺杂多晶硅层，使在栅极氧化物膜4上形成掺杂多晶硅栅极电极5。然后在多晶硅栅极电极5和n+型层7的上面用化学气相沉积上一层氧化硅薄膜。接下来用异向性刻蚀使之仅在多晶硅栅极电极5侧壁位置留下氧化硅薄膜成为侧壁氧化物膜6。通过溅射钛靶，在多晶硅栅极电极5，侧壁氧化物膜6和n+型层7的整个硅-绝缘体薄膜的上面形成一定厚度的钛膜。然后在惰性气氛(如氮气)下于700℃高温下热处理使钛层发生反应，这样在多晶硅栅极电极5和n+型层7上面的钛与多晶硅反应生成C49结构的硅化钛层8，而在侧壁氧化物膜6和覆盖氧化物膜2的上面生成氮化钛层。该氮化钛层通过湿式刻蚀使之除去。接下来在惰性气氛(如氮气)下于800℃高温下作第二次热处理，使多晶硅栅极电极5和n+型层7上面的硅化钛层8发生晶型转变，从C49结构转变为C54晶型结构。由此在多晶硅栅电极5和硅-绝缘体内的n+层7内形成C54结构硅化钛层8。
在1995年IEEE国际SOI会议的论文集pp30-31,1995年10月中发表了一种在硅-绝缘体薄膜上制备的MOS场效应晶体管。图2是第-种传统类型的在硅-绝缘体薄膜上具有硅化钛层的MOS场效应晶体管的局部竖剖横截面图，其中硅化钛层的厚度是20纳米而硅-绝缘体薄膜的厚度是50纳米。硅化钛层8的厚度比其下面的n+型层7的厚度要厚。在这里，在硅基片1的上面有一层作为绝缘体的覆盖氧化物膜2。在这层覆盖氧化物膜2的上面有一层硅-绝缘体薄膜。这个硅-绝缘体薄膜由一个p-型层3和n+型层7组成，后者位于p-型层3的对侧位置。在p-型层3的上面是通道区域，而在n+型层7的上面是源极和漏极区域。一层栅极氧化物膜4形成于硅-绝缘体薄膜的p-型层3的上面。多晶硅的栅极电极5在栅极氧化物膜4的上面。硅化钛层8在n+型源/漏极区域7和多晶硅的栅极电极5的上面。侧壁氧化物膜6位于多晶硅栅极电极5以及其上的硅化钛层8的侧面。而硅化钛层8并没有伸延到侧壁氧化物膜6的下面。硅化钛层8的厚度是20纳米而硅-绝缘体薄膜的厚度是50纳米。在硅化钛层8下面的n+型硅层7的厚度是30纳米。这样硅化钛层8的厚度比其下面的n+型硅层7的厚度要厚。
上述第一种传统类型的在硅-绝缘体薄膜上的MOS场效应晶体管，具有硅化钛层8的厚度比其下面的n+型硅层7的厚度要厚的结构特点。在这里如果通道区域内的杂质的浓度是这样分布，就会抑制亚四分之一微米级器件的短通道效应。图3是第一种传统类型的在硅-绝缘体薄膜上的MOS场效应晶体管，在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流-电压特性的曲线图。如图3所示，该漏极电流-电压特性的曲线出现纽结效应，这些纽结现象会引起器件失真的显著增加。由于硅-绝缘体结构使MOS场效应晶体管位于半导体基片之上并与之电隔绝，这样随着MOS场效应晶体管的漏极电流的增加，由于在漏极与通道连接处的高浓度电场使载流子产生冲击离子化效应，会引起产生电子一空穴对。所产生的电子被漏极所吸收，而所产生的空穴仅有一部分被源极所吸收，这样一来使剩下部分的空穴积累于通道区域。这种空穴在通道区域的积累会引起该区域电位的提高，从而使MOS场效应晶体管的阈电压下降。阈电压的下降会引起漏极电流在漏极电压下的迅速增加，从而出现了上述纽结效应。图中第一种传统类型的MOS场效应晶体管，在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的每一条漏极电流一电压特性的曲线都出现了纽结效应。
在IEEE Electron Device Letters,Vol.13,No.5,May 1992,pp135-237上，发表了第二种传统类型的在硅-绝缘体薄膜上制备的MOS场效应晶体管。图4是第二种传统类型的在硅-绝缘体薄膜上具有硅化钛层的MOS场效应晶体管的局部竖剖横截面图，在这里硅-绝缘体薄膜上的源/漏极的区域被完全和全部硅化，从而源/漏极的区域由40纳米厚的硅化钛所构成，并与其下面用于使硅-绝缘体薄膜与半导体基片隔绝的覆盖氧化物层直接接触。图中在硅基片1的上面有一层作为绝缘体的覆盖氧化物膜2。在这层覆盖氧化物膜2的上面有一层硅-绝缘体薄膜。这个硅-绝缘体薄膜由一个p-型层3和n+型层7组成，后者位于p-型层3的相对侧边位置，并且硅化钛层8-1位于n+型层7的对侧位置。在p-型层3的上面是通道区域。一层栅极氧化物膜4形成于p-型层3的上面。侧壁氧化物膜6位于多晶硅栅极电极5以及其上的硅化钛层8的侧面。在侧壁氧化物膜6的下面是n+型层7。硅化钛层8-2位于多晶硅栅极电极5的上面。硅化钛层8-1和8-2的厚度是40纳米，与硅-绝缘体薄膜的厚度一样。而源/漏极区域的硅化钛层8-1与覆盖氧化物膜2直接接触。在硅-绝缘体薄膜上源/漏极的区域被完全和全部硅化。
上述第二种传统类型的在硅-绝缘体薄膜上的MOS场效应晶体管，其结构特点为在硅-绝缘体薄膜上的源/漏极的区域被完全和全部硅化，从而使源/漏极的区域由硅化钛所构成。这样由于这种MOS场效应晶体管的寄生电阻使其漏极电流-电压特性的电流减小。图5是第二种传统类型的MOS场效应晶体管，在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流-电压特性的曲线图。图5所示，在上述栅极电压下，由于MOS场效应晶体管的寄生电阻使其漏极电流-电压特性的电流减小。这种漏极电流-电压特性的电流减小会引起该器件在高速工作时显著恶化。也就是说，硅化钛层8-1仅在硅-绝缘体薄膜上的一个截面与n+型区7直接接触，因此二者的结合界面非常小仅限于硅-绝缘体薄膜的横截面。这样小的结合界面会引起二者接触电阻的增加，从而就产生了上述的寄生电阻。
综上所述，为在亚四分之一微米级的硅-绝缘体MOS场效应晶体管上克服上述问题，需要提供一种新型的在超薄硅-绝缘体薄膜上的硅化物层的结构。
本发明的目的在于，对于一种亚四分之一微米级的硅-绝缘体MOS场效应晶体管，提供一种新型的在超薄硅-绝缘体薄膜上的硅化物层的结构，从而克服前述问题，使该器件具有很好的高速特性，并且能抑制发生纽结效应，而且能够减少该器件的源极与漏极区域的寄生电阻。
本发明的目的还在于，对于一种亚四分之一微米级的硅-绝缘体MOS场效应晶体管，提供一种新型的具有硅化物层的超薄硅-绝缘体薄膜结构，从而克服前述问题，使该器件具有很好的高速特性，并且能抑制发生纽结效应，而且能够减少该器件的源极与漏极区域的寄生电阻。
本发明的目的还在于，对于一种亚四分之一微米级的硅-绝缘体半导体器件，提供一种新型的具有硅化物层的超薄硅-绝缘体薄膜结构，从而克服前述问题，使该器件具有很好的高速特性，并且能抑制发生纽结效应，而且能够减少该器件的源极与漏极区域的寄生电阻。
本发明的目的还在于，提供一种具有硅化物层的亚四分之一微米级的硅-绝缘体结构的新型半导体器件，从而克服前述问题，使该器件具有很好的高速特性，并且能抑制发生纽结效应，而且能够减少该器件的源极与漏极区域的寄生电阻。
本发明提供一种由源/漏极区域和通道区域构成的半导体薄膜结构，其通道区域位于源/漏极区域之间。这种半导体薄膜结构在绝缘区域的表面上直接延伸并与之接触。在源/漏极区内至少有一处区域的构成是：从绝缘层直接延伸出来并与之接触的半导体材料层，并且在其上面直接延伸出来并与之接触的难熔金属的硅化物层。本发明之第一项的重点在于，该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，使之抑制了发生纽结效应。本发明之第一项的重点还在于，该难熔金属的硅化物层的第一厚度，要比源/漏极区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，使之减少了源/漏极区域的寄生电阻。
通过下面的描述会对本发明的其它目的、特征及优点有更清楚的了解。
下面参考相应附图对本发明的最佳实施例进行详细描述。
图1是一种传统类型的在硅-绝缘体薄膜上具有硅化钛层的MOS场效应晶体管的局部竖剖横截面图。
图2是第一种传统类型的在硅-绝缘体薄膜上有硅化钛层的MOS场效应晶体管的局部竖剖横截面图，图中硅化钛层厚20纳米，硅-绝缘体薄膜厚50纳米。
图3是第一种传统类型的MOS场效应晶体管在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流一电压特性的曲线图。
图4是第二种传统类型的在硅-绝缘体薄膜上具有硅化钛层的MOS场效应晶体管的局部竖剖横截面图，在这里硅-绝缘体薄膜上的源极与漏极的区域被完全和全部硅化。
图5是第二种传统类型的MOS场效应晶体管在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流-电压特性的曲线图。
图6是根据本发明实施例1的新型亚四分之一微米级的硅-绝缘体MOS场效应晶体管的局部竖剖横截面图。
图7是根据本发明实施例1的新型亚四分之一微米级的硅-绝缘体MOS场效应晶体管在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流-电压特性的曲线图。
本发明之第一项是提供一种由源/漏极区域和通道区域构成的半导体薄膜结构，其通道区域位于源/漏极区域之间。这种半导体薄膜结构在绝缘区域的表面上直接延伸并与之接触。在源/漏极区内至少有一处区域的构成是：从绝缘层直接延伸出来并与之接触的半导体材料层，并且在其上面直接延伸出来并与之接触的难熔金属的硅化物层。本发明之第一项的重点在于，该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，使之抑制了发生纽结效应。本发明之第一项的重点还在于，该难熔金属的硅化物层的第一厚度，要比源/漏极区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，使之减少了源/漏极区域的寄生电阻。
实际上在难熔金属硅化物层与半导体材料区之间，通过硅化反应而形成一个非常陡且绝对平的结合界面是十分困难的，因此上述结合界面并不十分陡突且也不十分平整。在此所述的难熔金属硅化物层的第一厚度是指其平均厚度。尽管难熔金属的硅化物层仅有小部分底部表面与绝缘区域相接触，由于该层至少有大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，从而保证了相互结合界面具有足够大的面积，这样仍有可能使该处源/漏极区内的寄生电阻得到足够的减小。当然如果难熔金属的硅化物层的整个底部表面与源/漏极区内至少一处半导体材料区域构成结合界面，其效果会更好。
难熔金属硅化物层具有促进汲取来自于通道区域的第二类导电载流子(如空穴)的作用。当第二类导电载流子(如空穴)流过源/漏极之间的通道区域时，难熔金属硅化物层起到了使第一类导电载流子(如电子)与第二类导电载流子(如空穴)的相互结合的结合中心的作用。如果与本发明之第一项相反，使难熔金属硅化物层的厚度小于通道区域的厚度之半，那么该层汲取来自于通道区域的第二类导电载流子(如空穴)的作用就会降低，这样就有可能使第二类导电载流子(如空穴)积累在通道区域，从而产生纽结效应。而如果与本发明之第一项相同，使难熔金属硅化物层的厚度不小于通道区域的厚度之半，那么该层汲取来自于通道区域的第二类导电载流子(如空穴)的作用就会显著提高，从而不会出现纽结效应。
进一步说，根据本发明之第一项，难熔金属的硅化物层的至少大部分底部表面与源/漏极区内至少一处的半导体材料区域构成结合界面，从而保证了相互结合界面具有足够大的面积。当然如果难熔金属的硅化物层的整个底部表面与源/漏极区内至少一处半导体材料区域构成结合界面，其效果会更好。这种足够大的结合界面会使得该处源/漏极区内的寄生电阻减小，从而使器件具有很好的高速特性。
在制备亚四分之一微米级器件时，可以使其第二和第三厚度不大于50纳米。当然如果将来需要，本发明之第一项也可用于比亚四分之一微米级器件更小尺寸的半导体器件和更薄的半导体薄膜。
同样，在制备厚度相当均匀的亚四分之一微米级半导体薄膜时，可以使其第二厚度和第三厚度一样。在这里使该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，这样就抑制了发生纽结效应；此外该难熔金属的硅化物层的第一厚度，要比源/漏极区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，使之减少了源/漏极区域的寄生电阻。
上述第二厚度和第三厚度也可以不一样，源极和漏极区域的厚度可以任意选择比通道区域要厚。在这里使该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，这样就抑制了发生纽结效应；此外该难熔金属的硅化物层的第一厚度，要比源/漏极区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，使之减少了源/漏极区域的寄生电阻。
上述半导体薄膜结构可以是单晶硅薄膜构成的硅-绝缘体结构，在这里本发明之第一项可以用于硅-绝缘体MOS场效应晶体管。
上述半导体薄膜结构可以是多晶硅薄膜构成的硅-绝缘体结构。在这里本发明之第一项可以用于硅-绝缘体MOS场效应晶体管。
上述难熔金属硅化物层可以包括任何一种难熔金属，如钛、钴和镍。本发明之第二项是提供一种由第一类导电的第一/二区和第二类导电的第三区构成的半导体薄膜结构，其第三区位于第一/二区之间。这种半导体薄膜结构在绝缘区域的表面上直接延伸并与之接触。在第一/二区内至少有一处区域的构成是：从绝缘层直接延伸出来并与之接触的半导体材料层，并且在其上面直接延伸出来并与之接触的难熔金属的硅化物层。本发明之第二项的重点在于，该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，使之抑制了发生纽结效应。本发明之第二项的重点还在于，该难熔金属的硅化物层的第一厚度，要比第一/二区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与第一/二区内半导体材料的至少一处构成结合界面，使之减少了第一/二区域的寄生电阻。
实际上在难熔金属硅化物层与半导体材料区之间，通过硅化反应而形成一个非常陡且绝对平的结合界面是十分困难的，因此上述结合界面并不十分陡突且也不十分平整。在此所述的难熔金属硅化物层的第一厚度是指其平均厚度。尽管难熔金属的硅化物层仅有小部分底部表面与绝缘区域相接触，由于该层至少有大部分底部表面与第一/二区内半导体材料的至少一处构成结合界面，从而保证了相互结合界面具有足够大的面积，这样仍有可能使该处第一/二区内的寄生电阻得到足够的减小。当然如果难熔金属的硅化物层的整个底部表面与第一/二区内至少一处半导体材料区域构成结合界面，其效果会更好。
难熔金属硅化物层具有促进汲取来自于第三区域的第二类导电载流子(如空穴)的作用。当第二类导电载流子(如空穴)流过第一/二区之间的第三区域时，难熔金属硅化物层起到了使第一类导电载流子(如电子)与第二类导电载流子(如空穴)相互结合的结合中心的作用。如果与本发明之第一项相反，使难熔金属硅化物层的厚度小于第三区域的厚度之半，那么该层汲取来自于第三区域的第二类导电载流子(如空穴)的作用就会降低，这样就有可能使第二类导电载流子(如空穴)积累在第三区域，从而产生纽结效应。而如果与本发明之第一项相同，使难熔金属硅化物层的厚度不小于第三区域的厚度之半，那么该层汲取来自于第三区域的第二类导电载流子(如空穴)的作用就会显著提高，从而不会出现纽结效应。
进一步说，根据本发明之第二项，难熔金属的硅化物层的至少大部分底部表面与第一/二区内至少一处的半导体材料区域构成结合界面，从而保证了相互结合界面具有足够大的面积。当然如果难熔金属的硅化物层的整个底部表面与第一/二区内至少一处半导体材料区域构成结合界面，其效果会更好。这种足够大的结合界面会使得该处第一/二区内的寄生电阻减小，从而使器件具有很好的高速特性。
在制备亚四分之一微米级器件时，可以使其第二和第三厚度不大于50纳米。当然，如果将来需要，本发明之第二项也可用于比亚四分之一微米级器件更小尺寸的半导体器件和更薄的半导体薄膜。
同样，在制备厚度相当均匀的亚四分之一微米级半导体薄膜时，可以使其第二厚度和第三厚度一样。在这里使该难熔金属的硅化物层的第一厚度与所述第三区域的厚度之半几乎相等或略厚一点，这样就抑制了发生纽结效应；此外该难熔金属的硅化物层的第一厚度，要比第一/二区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与第一/二区内半导体材料的至少一处构成结合界面，使之减少了第一/二区域的寄生电阻。
上述第二厚度和第三厚度也可以不一样，第一/二区域的厚度可以任意选择比第三区域要厚。在这里使该难熔金属的硅化物层的第一厚度与所述第三区域的厚度之半几乎相等或略厚一点，这样就抑制了发生纽结效应；此外该难熔金属的硅化物层的第一厚度，要比第一/二区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与第一/二区内半导体材料的至少一处构成结合界面，使之减少了第一/二区域的寄生电阻。
上述半导体薄膜结构可以是单晶硅薄膜构成的硅-绝缘体结构，在这里本发明之第二项可以用于硅-绝缘体MOS场效应晶体管，在此所述的第一/二区内对应于源/漏极区域，而第三区对应于通道区域。
上述半导体薄膜结构可以是多晶硅薄膜结构，在这里本发明之第二项可以用于硅-绝缘体薄膜晶体管，在此所述的第一/二区内对应于源/漏极区域，而第三区对应于通道区域。
上述难熔金属硅化物层可以包括任何一种难熔金属，如钛、钴和镍。
本发明之第三项是要提供一种硅-绝缘体MOS场效应晶体管，其构成如下：半导体基片；在基片上面伸延的绝缘体层；在绝缘体层上面直接伸延并与之接触的硅-绝缘体薄膜；在硅-绝缘体薄膜的通道区域上面的栅极绝缘层；在栅极绝缘层上面的栅极电极；在栅极电极侧壁的侧壁绝缘膜。其中，硅-绝缘体薄膜由源/漏极区域和通道区域构成，后者位于源极和漏极之间；而源极和漏极都分别由在绝缘体层上面直接伸延并与之接触的半导体区域和在其上直接伸延并与之接触的难熔金属硅化物所构成。本发明之第三项的重点在于，该难熔金属的硅化物层的第一厚度与所述通道区域的厚度之半几乎相等或略厚一点，使之抑制了发生纽结效应。本发明之第三项的重点还在于，该难熔金属的硅化物层的第一厚度，要比源/漏极区内的一个区域的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，使之减少了源/漏极区域的寄生电阻。
实际上在难熔金属硅化物层与半导体材料区之间，通过硅化反应而形成一个非常陡且绝对平的结合界面是十分困难的，因此上述结合界面并不十分陡突且也不十分平整。在此所述的难熔金属硅化物层的第一厚度是指其平均厚度。尽管难熔金属的硅化物层仅有小部分底部表面与绝缘区域相接触，由于该层至少有大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面，从而保证了相互结合界面具有足够大的面积，这样仍有可能使该处源/漏极区内的寄生电阻得到足够的减小。当然如果难熔金属的硅化物层的整个底部表面与源/漏极区内至少一处半导体材料区域构成结合界面，其效果会更好。
难熔金属硅化物层具有促进汲取来自于通道区域的第二类导电载流子(如空穴)的作用。当第二类导电载流子(如空穴)流过源/漏极之间的通道区域时，难熔金属硅化物层起到了使第一类导电载流子(如电子)与第二类导电载流子(如空穴)的相互结合的结合中心的作用。如果与本发明之第三项相反，使难熔金属硅化物层的厚度小于通道区域的厚度之半，那么该层汲取来自于通道区域的第二类导电载流子(如空穴)的作用就会降低，这样就有可能使第二类导电载流子(如空穴)积累在通道区域，从而产生纽结效应。而如果与本发明之第三项相同，使难熔金属硅化物层的厚度不小于通道区域的厚度之半，那么该层汲取来自于通道区域的第二类导电载流子(如空穴)的作用就会显著提高，从而不会出现纽结效应。
进一步说，根据本发明之第三项，难熔金属的硅化物层的至少大部分底部表面与源/漏极区内至少一处的半导体材料区域构成结合界面，从而保证了相互结合界面具有足够大的面积。当然如果难熔金属的硅化物层的整个底部表面与源/漏极区内至少一处半导体材料区域构成结合界面，其效果会更好。这种足够大的结合界面会使得该处源/漏极区内的寄生电阻减小，从而使器件具有很好的高速特性。
在制备亚四分之一微米级器件时，可以使其第二和第三厚度不大于50纳米。当然如果将来需要，本发明之第三项也可用于比亚四分之一微米级器件更小尺寸的半导体器件和更薄的半导体薄膜。
上述难熔金属硅化物层可以包括任何一种难熔金属，如钛、钴和镍。
上述硅-绝缘体MOS场效应晶体管可以是n-通道型的也可以是p-通道型的。
以下结合附图6和实施例1对本发明作详细地描述。
实施例1：图6是一种新型亚四分之一微米级的硅-绝缘体MOS场效应晶体管的局部竖剖横截面图。图中在硅基片1的上面有一层作为绝缘体的覆盖氧化物膜2。在这层覆盖氧化物膜2的上面有一层亚四分之一微米级(如50纳米)的硅-绝缘体薄膜。这个硅-绝缘体薄膜由一个p-型层3和n+型层7组成，后者位于p-型层3的相对侧边位置。一层栅极氧化物膜4形成于硅-绝缘体薄膜的p-型层3的上面。多晶硅的栅极电极5在栅极氧化物膜4的上面。硅化钛层8-1和8-2在n+型源/漏极区域7和多晶硅的栅极电极5的上面。侧壁氧化物膜6位于多晶硅栅极电极5以及其上的硅化钛层8-2的侧面。而硅化钛层8-1并没有伸延到侧壁氧化物膜6的下面。
难熔金属硅化物层8-1的第一厚度“Y”(如30纳米)，要比亚四分之一微米级硅-绝缘体薄膜的通道区域3的厚度(50纳米)的一半厚一些，这样就能抑制纽结效应的产生。进一步讲，难熔金属硅化物层8-1的第一厚度“Y”(如30纳米)，比亚四分之一微米级硅-绝缘体薄膜的源/漏极区域7的厚度(50纳米)要薄很多，使难熔金属硅化物层8-1的底面与源/漏极区域7的半导体材料构成一个结合界面，这样就会减小源/漏极区域7的寄生电阻。
难熔金属硅化物层8-1具有促进汲取来自于通道区域3的空穴的作用。当空穴从漏极区经过通道区域流向源极区时，难熔金属硅化物层起到了使电子与空穴相互结合的结合中心的作用。如果与本发明相反，使难熔金属硅化物层8-1的厚度小于通道区域3的厚度(50纳米)之半，那么该层汲取来自于通道区域3的空穴的作用就会降低，这样就有可能在通道区域3积累空穴，从而造成纽结效应的产生。而如果与本发明相同，使难熔金属硅化物层的厚度(约30纳米)不小于通道区域3的厚度(50纳米)之半，那么该层汲取来自于通道区域的空穴的作用就会显著提高，从而不会出现纽结效应。
图7是这种新型的亚四分之一微米硅-绝缘体薄膜MOS场效应晶体管，在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的漏极电流-电压特性的曲线图。图7所示，该漏极电流-电压特性的曲线没有出现纽结效应。由于硅-绝缘体结构使这种MOS场效应晶体管位于半导体基片之上并与之电隔绝，这样随着MOS场效应晶体管的漏极电流的增加，由于在漏极与通道连接处的高浓度电场使载流子产生冲击离子化效应，会引起产生电子-空穴对。所产生的电子被漏极所吸收，所产生的空穴只有一部分被源极所吸收。在本发明中，剩余部分的空穴并没有积累于通道区域3，而是效率很高地离开通道区域进入了难熔金属硅化物层8-1。这样一来，就不会引起了通道区域电位的提高，进而也不会使这种MOS场效应晶体管的阈电压下降，同样也就不会引起漏极电流在漏极电压下的迅速增加，即不会出现了所谓纽结效应。图中这种亚四分之一微米级硅-绝缘体MOS场效应晶体管，在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的每一条漏极电流-电压特性的曲线都没有出现纽结效应。
另一方面，难熔金属硅化物层8-1的整个底面与源/漏极区域7的半导体材料区域构成结合界面，从而保证了该结合界面有足够大的面积。这样一来就会减小源/漏极区域7的寄生电阻，进而使得该MOS场效应晶体管具有很好的高速特性。
如图7所示，由于该亚四分之一微米级硅-绝缘体MOS场效应晶体管不存在寄生电阻，它在栅极电压为2.5V、2.0V、1.5V、1.0V和0.5V时的每一条漏极电流-电压特性的曲线都没有漏极电流的减小。结果不会造成亚四分之一级硅一绝缘体MOS场效应晶体管的高速性能的降低。
上述亚四分之一微米级硅-绝缘体MOS场效应晶体管可以通过下面的方法制作：使用台面隔绝技术在覆盖氧化物膜2的上面制备具有预先确定的厚度的硅-绝缘体薄膜，这里厚度是50纳米。通过选择离子注入p型与n型杂质使硅-绝缘体薄膜分为p-型通道区域3和n+型源/漏极区域7。在p-型通道区域3的上面制备栅极氧化物膜4。在硅-绝缘体薄膜上面形成一层掺杂多晶硅层，使在栅极氧化物膜4上形成掺杂多晶硅栅极电极5。然后在多晶硅栅极电极5和n+型源/漏极区域7的上面用化学气相沉积上一层氧化硅薄膜。接下来用异向性刻蚀使之仅在多晶硅栅极电极5侧壁位置留下氧化硅薄膜成为侧壁氧化物膜6。通过溅射钛靶，在多晶硅栅极电极5，侧壁氧化物膜6和n+型源/漏极区域7的整个硅-绝缘体薄膜的上面形成20纳米厚度的钛膜。然后在惰性气氛(如氮气)下于700℃高温下热处理使钛层发生反应，这样在多晶硅栅极电极5和n+型源/漏极区域7上面的钛与多晶硅反应，生成厚度为30纳米、结构为C49的硅化钛层8-2和8-1，而在侧壁氧化物膜6和覆盖氧化物膜2的上面钛变成氮化钛层。该氮化钛层通过湿式刻蚀使之除去。接下来在惰性气氛(如氮气)下于800℃高温下作第二次热处理，使多晶硅栅极电极5和n+型源/漏极区域7上面的硅化钛层8-2和8-1发生晶型转变，从C49结构转变为C54晶型结构。从而在亚四分之一微米厚的硅-绝缘体膜中的多晶硅栅电极5与n+源/漏区7的上部区域内形成C54结构的硅化钛层8-2和8-2。
在本领域具有通常技术的人对于本发明作出改进时应该明白，上述实施例及其附图的描述并没有对本发明作出限制。本发明权利的要求已经概括了就本发明的主体思想所作出的各种改进。
Claims (14)
1、一种半导体薄膜结构，其特征在于它由源/漏极区域和通道区域构成，其通道区域位于源/漏极区域之间；所述的半导体薄膜结构在绝缘体层的表面上直接延伸并与之接触；在所述的源/漏极区内至少有一处区域的构成是：从绝缘层直接延伸出来并与之接触的半导体材料层，并且在其上面直接延伸出来并与之接触的难熔金属的硅化物层；这里所述的难熔金属的硅化物层的第一厚度与所述通道区域的第二厚度之半几乎相等或略厚一点；并且所述的难熔金属的硅化物层的第一厚度要比源/漏极区内至少一处的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面。
2、根据权利要求1所述的半导体薄膜结构，其特征还在于所述的第二和第三层的厚度不大于50纳米。
3、根据权利要求2所述的半导体薄膜结构，其特征还在于所述的第二和第三层厚度是相互一致的。
4、根据权利要求2所述的半导体薄膜结构，其特征还在于所述的第二和第三层厚度是相互不同的。
5、根据权利要求1所述的半导体薄膜结构，其特征还在于所述的半导体薄膜是由单晶硅形成的硅-绝缘体薄膜。
6、根据权利要求1所述的半导体薄膜结构，其特征还在于所述的半导体薄膜是由多晶硅形成的硅-绝缘体薄膜。
7、一种半导体薄膜结构，其特征在于它由第一导电型的第一/第二区域和第二导电型的第三区域构成，其第三区域位于第一/第二区域之间；所述的半导体薄膜结构在绝缘体层的表面上直接延伸并与之接触；在所述的第一/第二区内至少有一处区域的构成是：从绝缘层直接延伸出来并与之接触的半导体材料层，并且在其上面直接延伸出来并与之接触的难熔金属的硅化物层；这里所述的难熔金属的硅化物层的第一厚度与所述第三区的第二厚度之半几乎相等或略厚一点；并且所述的难熔金属的硅化物层的第一厚度要比第一/第二区内至少一处的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与第一/第二区内半导体材料的至少一处构成结合界面。
8、根据权利要求7所述的半导体薄膜结构，其特征还在于所述的第二和第三层的厚度不大于50纳米。
9、根据权利要求8所述的半导体薄膜结构，其特征还在于所述的第二和第三层厚度是相互一致的。
10、根据权利要求8所述的半导体薄膜结构，其特征还在于所述的第二和第三层厚度是相互不同的。
11、根据权利要求7所述的半导体薄膜结构，其特征还在于所述的半导体薄膜是由单晶硅形成的硅一绝缘体薄膜。
12、根据权利要求7所述的半导体薄膜结构，其特征还在于所述的半导体薄膜是由多晶硅形成的硅一绝缘体薄膜。
13、一种硅-绝缘体MOS场效应晶体管，其构成如下：
半导体基片；
在基片上面延伸的绝缘体层；
在绝缘体层上面直接延伸并与之接触的硅-绝缘体薄膜，其中硅-绝缘体薄膜由源/漏极区域和通道区域构成，后者位于源极和漏极之间，而源极和漏极都分别由在绝缘体层上面直接延伸并与之接触的半导体区域和在其上直接延伸并与之接触的难熔金属硅化物所构成；
在硅-绝缘体薄膜的通道区域上面的栅极绝缘层；
在栅极绝缘层上面的栅极电极；
和在栅极电极侧壁的侧壁绝缘膜；
这里所述的难熔金属的硅化物层的第一厚度与所述通道区域的第二厚度之半几乎相等或略厚一点；并且所述的难熔金属的硅化物层的第一厚度要比源/漏极区内至少一处的第三厚度要薄很多，从而保证难熔金属的硅化物层的至少大部分底部表面与源/漏极区内半导体材料的至少一处构成结合界面。
14、根据权利要求13所述的硅-绝缘体MOS场效应晶体管，其特征还在于所述的第二和第三层的厚度不大于50纳米。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9310038A JPH11135800A (ja) | 1997-10-24 | 1997-10-24 | 半導体装置 |
| JP310038/97 | 1997-10-24 | ||
| US09/176,914 US6160293A (en) | 1997-10-24 | 1998-10-22 | Sub-quarter micron silicon-on-insulator MOS field effect transistor with deep silicide contact layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1215930A true CN1215930A (zh) | 1999-05-05 |
Family
ID=26566168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98120478.3A Pending CN1215930A (zh) | 1997-10-24 | 1998-10-26 | 亚四分之一微米级硅－绝缘体的mos场效应晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6160293A (zh) |
| JP (1) | JPH11135800A (zh) |
| CN (1) | CN1215930A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924136A (zh) * | 2009-06-11 | 2010-12-22 | 夏普株式会社 | 半导体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352074A (ja) * | 2000-04-06 | 2001-12-21 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| US6465847B1 (en) * | 2001-06-11 | 2002-10-15 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions |
| US20070001223A1 (en) * | 2005-07-01 | 2007-01-04 | Boyd Diane C | Ultrathin-body schottky contact MOSFET |
| KR101000472B1 (ko) * | 2008-05-07 | 2010-12-14 | 주식회사 하이닉스반도체 | Ｓｏｉ 소자 및 그의 제조방법 |
| CN102184863B (zh) * | 2011-04-08 | 2013-08-07 | 昆山华太电子技术有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752424B2 (ja) * | 1988-05-11 | 1998-05-18 | 三菱電機株式会社 | 半導体装置 |
| JP3506445B2 (ja) * | 1992-05-12 | 2004-03-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| JPH08250739A (ja) * | 1995-03-13 | 1996-09-27 | Nec Corp | 半導体装置の製造方法 |
| JPH08288386A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1997
- 1997-10-24 JP JP9310038A patent/JPH11135800A/ja active Pending
-
1998
- 1998-10-22 US US09/176,914 patent/US6160293A/en not_active Expired - Fee Related
- 1998-10-26 CN CN98120478.3A patent/CN1215930A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924136A (zh) * | 2009-06-11 | 2010-12-22 | 夏普株式会社 | 半导体装置 |
| CN101924136B (zh) * | 2009-06-11 | 2013-02-06 | 夏普株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135800A (ja) | 1999-05-21 |
| US6160293A (en) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453955B2 (en) | Lateral DMOS device with dummy gate | |
| US11031495B2 (en) | Apparatus and method for power MOS transistor | |
| JP3291957B2 (ja) | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| US10050126B2 (en) | Apparatus and method for power MOS transistor | |
| US7510916B2 (en) | High performance FET devices and methods thereof | |
| US20050093154A1 (en) | Multiple gate semiconductor device and method for forming same | |
| US6639273B1 (en) | Silicon carbide n channel MOS semiconductor device and method for manufacturing the same | |
| CN1574252A (zh) | 制备场效应晶体管横向沟道的方法及场效应晶体管 | |
| US20030057478A1 (en) | Mos-gated power semiconductor device | |
| CN1707809A (zh) | 半导体器件 | |
| CN101626033A (zh) | 屏蔽栅沟槽fet结构及其形成方法 | |
| JPH08213622A (ja) | 半導体装置およびその製造方法 | |
| JPS60227476A (ja) | 反転モ−ド絶縁ゲ−トガリウム砒素電界効果トランジスタ | |
| CN1656596A (zh) | 以减少远处散射的栅极氧化制造高性能金属氧化物半导体晶体管的方法 | |
| JPH11501163A (ja) | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス | |
| JP3307112B2 (ja) | 半導体装置の製造方法 | |
| KR20120116167A (ko) | 물리 공극을 갖는 그래핀 소자 | |
| CN1266750C (zh) | 在绝缘衬底上形成的场效应晶体管以及集成电路 | |
| KR20010094144A (ko) | 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법 | |
| CN1956214A (zh) | 场效应晶体管及其制造方法 | |
| CN1215930A (zh) | 亚四分之一微米级硅－绝缘体的mos场效应晶体管 | |
| JPH0481345B2 (zh) | ||
| CN1794469A (zh) | 一种肖特基势垒mos晶体管及其制作方法 | |
| CN1452225A (zh) | 绝缘栅薄膜晶体管及其控制系统 | |
| JP4047098B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |