CN101924136A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101924136A
CN101924136A CN201010202798.XA CN201010202798A CN101924136A CN 101924136 A CN101924136 A CN 101924136A CN 201010202798 A CN201010202798 A CN 201010202798A CN 101924136 A CN101924136 A CN 101924136A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
layer
base compound
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010202798.XA
Other languages
English (en)
Other versions
CN101924136B (zh
Inventor
伊藤伸之
约翰·K·特怀南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101924136A publication Critical patent/CN101924136A/zh
Application granted granted Critical
Publication of CN101924136B publication Critical patent/CN101924136B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种半导体装置。在一个实施方式中，本发明的半导体装置具备：基板、层积在该基板上且构成基底的基底化合物半导体层、层积在该基底化合物半导体层上且划定沟道的划定沟道化合物半导体层，且具备在所述基底化合物半导体层的层积范围内层积并控制冲击离子化现象发生的位置的冲击离子控制层，所述基底化合物半导体层由第一化合物半导体形成，所述划定沟道化合物半导体层由第二化合物半导体形成，所述冲击离子控制层由禁带宽度比所述第一化合物半导体的禁带宽度小的第三化合物半导体形成。

Description

半导体装置
技术领域
本发明涉及具备控制冲击离子化现象的发生位置的冲击离子控制层的半导体装置。
背景技术
使用氮化物半导体的半导体装置(氮化物半导体装置)由于具有绝缘破坏电场大、耐热性优良，且电子饱和漂移速度快等特点，所以与Si系或GaAs系的器件相比，能够提供在高温动作、大功率动作等方面优良的电子器件。因此，使用氮化物半导体的半导体装置的开发不断取得进展。
例如，为了制作一种电子器件即半导体装置(具体说是场效应晶体管：Field Effect Transistor，FET)就需要把对于化合物半导体(氮化物半导体)具有肖特基特性的电极作为栅极电极来使用。
在使对于氮化物半导体具有肖特基特性的电极直接接合时，有时发生肖特基泄漏电流而给晶体管特性带来恶劣影响的情况。在这种背景下为了谋求减少肖特基泄漏电流，正在进行MIS(金属-绝缘体-半导体)结构的场效应晶体管(以下叫做MISFET)的研究开发(例如日本特开平10-173203号公报)。
但现有的MISFET中，在与栅极电极对应的沟道有时会产生冲击离子化现象(インパクトイオン現象)(被电场加速的电子与晶格冲撞而产生电子、空穴的现象)。
由冲击离子化现象产生的空穴由于栅极绝缘膜的存在而难以被栅极电极所吸收。且对于漏极电极和源极电极来说，由于它们相距冲击离子化现象产生位置的距离的影响，难以进行迅速的吸收。即、与栅极电极对应的沟道成为空穴蓄积的状态，沿沟道流动的电流受到来自空穴的影响，有不能正常动作的问题。
发明内容
本发明是鉴于这种状况而开发的，目的在于提供一种半导体装置，能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴，能够实现正常的动作特性和高的可靠性。即、本发明的目的在于解决现有的半导体装置中由于在与栅极电极对应的沟道中发生的冲击离子化现象而产生的空穴所造成的动作不稳定的问题。
本发明的半导体装置具备：基板、层积在该基板上并构成基底(下地)的基底化合物半导体层、层积在该基底化合物半导体层上并划定沟道的划定沟道化合物半导体层；其特征在于，具备在所述基底化合物半导体层的层积范围内层积并控制冲击离子化现象的发生位置的冲击离子控制层，所述基底化合物半导体层由第一化合物半导体形成，所述划定沟道化合物半导体层由第二化合物半导体形成，所述冲击离子控制层由禁带宽度比所述第一化合物半导体的禁带宽度小的第三化合物半导体形成。
通过该结构，本发明的半导体装置能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴，所以能够抑制冲击离子化现象的影响，实现正常的动作特性和高的可靠性。
本发明的半导体装置中，在所述基底化合物半导体层的层积范围内，所述冲击离子控制层形成有多层。
通过该结构，本发明的半导体装置能够更高精度地控制冲击离子控制层，所以能够容易且高精度地控制冲击离子化现象的发生。
本发明的半导体装置中，也可以具备：在所述划定沟道化合物半导体层的一部分上形成的栅极绝缘膜、在该栅极绝缘膜上对应形成的栅极电极、在该栅极电极一侧配置的源极电极、在所述栅极电极的另一侧而与所述源极电极相对配置的漏极电极。
通过该结构，本发明的半导体装置在作为横型场效应晶体管动作时控制冲击离子化现象的发生位置，能够在与栅极电极对应的沟道发生冲击离子化现象之前使漏极区域附近发生冲击离子化现象。因此，由于半导体装置能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴蓄积，实现正常的动作特性。
本发明的半导体装置中，所述冲击离子控制层配置在比所述基底化合物半导体层的层积范围的正中间更靠所述划定沟道化合物半导体层侧。
通过该结构，本发明的半导体装置例如在作为场效应晶体管动作时抑制被配置在划定沟道化合物半导体层侧的基底化合物半导体层的电场强度降低，在漏极区域附近使冲击离子化现象可靠地发生，所以能够容易地实现正常的动作特性。
本发明的半导体装置中，具备配置在所述基板与所述基底化合物半导体层之间且实现晶格匹配性的缓冲层，在所述基板是非绝缘性基板时，所述基底化合物半导体层的层积范围的厚度比所述缓冲层的厚度的一半大。
根据该结构，本发明的半导体装置能够确保基底化合物半导体层有必要的膜厚，抑制从基板(非绝缘性基板)经由缓冲层而向基底化合物半导体层波及的电场的影响，能够可靠地控制冲击离子化现象的发生。
本发明的半导体装置中，所述第一化合物半导体、所述第二化合物半导体和所述第三化合物半导体可以由氮化物半导体构成。
根据该结构，本发明的半导体装置能够体现氮化物半导体的优良特性(高频特性、大功率特性、高耐压特性、高温特性)，所以能够实现优良的特性(高频特性、大功率特性、高耐压特性、高温特性)。
本发明的半导体装置中，优选所述第一化合物半导体是AlGaN，所述第三化合物半导体是InGaN、GaN和与所述第一化合物半导体即AlGaN相比Al的混晶比小的AlGaN之中的任一种。
根据该结构，本发明的半导体装置能够容易且高精度地形成基底化合物半导体层和冲击离子控制层。
本发明的半导体装置中，也可以所述第一化合物半导体是GaN，所述第三化合物半导体是InGaN。
根据该结构，本发明的半导体装置能够容易且高精度地形成基底化合物半导体层和冲击离子控制层。
本发明的半导体装置中，优选所述划定沟道化合物半导体层具备：形成有二维电子气层的沟道层和层积在所述沟道层上并相对所述二维电子气层成为势垒的势垒层。
根据该结构，本发明的半导体装置能够容易地形成高密度的二维电子气层，能够以高频大功率进行动作。
本发明的半导体装置中，所述沟道层也可以是层积在所述基底化合物半导体层上的GaN层，所述势垒层也可以是AlGaN层。
根据该结构，本发明的半导体装置能够容易地在被包含在划定沟道化合物半导体层中的GaN层中形成作为沟道的二维电子气层。
本发明的半导体装置中，所述划定沟道化合物半导体层是相对形成在所述基底化合物半导体层中的二维电子气层作为势垒的势垒层。
根据该结构，本发明的半导体装置能够容易地形成高密度的二维电子气层，能够以高频大功率动作。
本发明的半导体装置中，所述基底化合物半导体层由AlGaN形成，所述势垒层由与形成所述基底化合物半导体层的AlGaN相比Al的混晶比大的AlGaN形成。
根据该结构，本发明的半导体装置能够容易地在构成基底化合物半导体层的AlGaN层中形成作为沟道的二维电子气层。
本发明的半导体装置中，所述基底化合物半导体层也可以由GaN形成、所述势垒层也可以由AlGaN形成。
根据该结构，本发明的半导体装置能够容易地在构成基底化合物半导体层的GaN层中形成作为沟道的二维电子气层。
本发明的半导体装置中，优选所述冲击离子控制层与所述二维电子气层的间隔在0.2μm到1.0μm的范围。
根据该结构，本发明的半导体装置能够抑制起因于冲击离子控制层的泄漏电流发生且有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够实现稳定的动作特性。
本发明的半导体装置中，也可以设置有由从表面到达所述二维电子气层的槽构成的凹部。
根据该结构，本发明的半导体装置成为被高精度控制的进行常关闭(ノ一マリオフ)动作的场效应晶体管。
附图说明
图1是示意性地表示本发明实施例1的半导体装置的概略结构的示意性剖视图；
图2是示意性地表示向图1所示的半导体装置的基板上层积化合物半导体层并形成离子注入区域的工序状态的示意性剖视图；
图3是示意性地表示在图2所示的工序之后形成源极电极和漏极电极的工序状态的示意性剖视图；
图4是示意性地表示在图3所示的工序之后在源极电极与漏极电极之间形成表面保护膜的工序状态的示意性剖视图；
图5是示意性地表示在图4所示的工序之后把表面保护膜加工成台阶状的工序状态的示意性剖视图；
图6是示意性地表示在图5所示的工序之后形成凹部的工序状态的示意性剖视图；
图7是示意性地表示在图6所示的工序之后在凹部形成氧化膜的工序状态的示意性剖视图；
图8是示意性地表示在图7所示的工序之后形成栅极电极、漏极场电极的工序状态的示意性剖视图；
图9是表示对在本发明实施例1的半导体装置中的冲击离子化现象的发生状况进行模拟的结果的示意图；
图10是表示在没有冲击离子控制层的现有半导体装置(比较半导体装置)中对冲击离子化现象的发生状况进行模拟的结果的示意图；
图11是示意性地表示本发明实施例2的半导体装置的概略结构的示意性剖视图；
图12是示意性地表示本发明实施例3的半导体装置的概略结构的示意性剖视图；
图13是示意性地表示本发明实施例4的半导体装置的概略结构的示意性剖视图；
图14是示意性地表示本发明实施例5的半导体装置的概略结构的示意性剖视图；
图15是示意性地表示本发明实施例6的半导体装置的概略结构的示意性剖视图。
附图标记说明
20半导体装置    21基板    22缓冲层
23、23f、23s基底化合物半导体层    24冲击离子控制层
26划定沟道化合物半导体层
26f划定沟道化合物半导体层(沟道层/沟道)
26s划定沟道化合物半导体层(势垒层)    27中间层
29盖层    30s源极区域    30d漏极区域    31源极电极
32漏极电极    33凹部    33g栅极绝缘膜    34栅极电极
40半导体装置    41基板    42缓冲层
43、43f、43s基底化合物半导体层  44冲击离子控制层  45中间层
46划定沟道化合物半导体层(势垒层)
49盖层    51源极电极    52漏极电极    53g栅极绝缘膜
54栅极电极
60半导体装置    61基板    62缓冲层
63、63f、63s基底化合物半导体层    64冲击离子控制层
66划定沟道化合物半导体层(势垒层)
71源极电极    72漏极电极    73g栅极绝缘膜    74栅极电极
80半导体装置    81基板    82缓冲层
83、83f、83s基底化合物半导体层    84冲击离子控制层
85中间层    86划定沟道化合物半导体层(势垒层)
89盖层    91源极电极    92漏极电极    93g栅极绝缘膜
94栅极电极
100半导体装置    101基板    102缓冲层
103、103f、103s、103t基底化合物半导体层
104、104f、104s冲击离子控制层    105中间层
106划定沟道化合物半导体层(势垒层)
109盖层    111源极电极    112漏极电极    113g栅极绝缘膜
114栅极电极
120半导体装置    121基板    122缓冲层
123、123f、123s基底化合物半导体层    124冲击离子控制层
126划定沟道化合物半导体层(势垒层)
129盖层    131源极电极    132漏极电极    133g栅极绝缘膜
134栅极电极
2DEG二维电子气层(沟道)
HJ异质结    Tst层积范围的厚度
具体实施方式
以下根据附图说明本发明的实施例。
<实施例1>
按照图1到图10来说明本实施例的半导体装置及其制造方法。
图1是示意性地表示本发明实施例1的半导体装置的概略结构的示意性剖视图。考虑到附图的可视性省略了对于剖面的剖面线(以下的图也同样)。
本实施例的半导体装置20作为一例例如是化合物半导体MOS结构的场效应晶体管(MOSFET)。
半导体装置20具备对于基板21顺序层积的缓冲层22、基底化合物半导体层23f(基底化合物半导体层23)、冲击离子控制层24、基底化合物半导体层23s(基底化合物半导体层23)、划定沟道化合物半导体层26f(划定沟道化合物半导体层26)、中间层27、划定沟道化合物半导体层26s(划定沟道化合物半导体层26)、盖层29。
以下，在不需要特别区分基底化合物半导体层23f和基底化合物半导体层23s时，有时仅称为基底化合物半导体层23。有时把划定沟道化合物半导体层26f和划定沟道化合物半导体层26s合并而记载为划定沟道化合物半导体层26。
在划定沟道化合物半导体层26f中，由于划定沟道化合物半导体层26s的自发极化(自発分極)和压电极化(ピェゾ分極)的作用而形成有二维电子气层2DEG。即、划定沟道化合物半导体层26f有沟道层(沟道)的功能，划定沟道化合物半导体层26s对于二维电子气层2DEG有势垒层的功能。
在划定沟道化合物半导体层26f和划定沟道化合物半导体层26s之间形成的中间层27缓和由划定沟道化合物半导体层26s引起的、对二维电子气层2DEG的合金扩散的影响。
基板21是晶面取向(111)的高浓度p型Si基板，缓冲层22是膜厚度2.8μm的GaN/AIN(氮化镓/氮化铝)超晶格缓冲层，基底化合物半导体层23f是膜厚度1.95μm的Al0.05Ga0.95N(氮化铝镓：AlGaN)层，冲击离子控制层24是膜厚度50nm的In0.1Ga0.9N(氮化铟镓层)，基底化合物半导体层23s是膜厚度425nm的Al0.05Ga0.95N层，划定沟道化合物半导体层26f是膜厚度50nm的GaN层，中间层27是膜厚度1nm的AlN层，划定沟道化合物半导体层26s是膜厚度23n m的Al0.25Ga0.75N(AlGaN)层，盖层29是膜厚度1nm的GaN层。
即、本实施例的半导体装置20具备：基板21、层积在基板21上且构成基底的基底化合物半导体层23(基底化合物半导体层23f和基底化合物半导体层23s)、层积在基底化合物半导体层23上且划定沟道的划定沟道化合物半导体层26(划定沟道化合物半导体层26f和划定沟道化合物半导体层26s)。由于中间层27对于二维电子气层2DEG的形成本身几乎不起作用，所以不包含在划定沟道化合物半导体层26中。
半导体装置20具备在基底化合物半导体层23的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层24。基底化合物半导体层23由第一化合物半导体(AlGaN，例如Al0.05Ga0.95N)形成，划定沟道化合物半导体层26由第二化合物半导体(GaN、AlGaN，例如Al0.25Ga0.75N)形成，冲击离子控制层24由禁带宽度比第一化合物半导体的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)形成。
因此，半导体装置20能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极32的附近由于冲击离子化现象而产生的空穴沿缓冲层22与基底化合物半导体层23f之间的界面向源极电极31侧迁移，并被源极电极31吸收。由于冲击离子化现象而产生的电子朝向漏极电极32迁移而被吸收。
即、能够抑制由于冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。关于冲击离子控制层24的作用能够利用模拟来确认，关于模拟结果的详细情况由图9、图10来说明。
由于在冲击离子控制层24的自发极化大的情况下则由自发极化引起的电场变大，所以容易发生冲击离子化现象，且由并行传导(パラレルコンダクシヨン)引起的泄漏电流变大。另一方面，在冲击离子控制层24的自发极化小的情况下，与自发极化大的冲击离子控制层相比难以发生冲击离子化现象，且由并行传导引起的泄漏电流变小。因此，为了使动作特性稳定化而优选冲击离子控制层24的自发极化小。
通过从表面进行离子注入而形成的离子注入区域30作为源极区域30s和漏极区域30d而形成在划定沟道化合物半导体层26f、中间层27、划定沟道化合物半导体层26s、盖层29中。高浓度的n型杂质被导入离子注入区域30。以下，在不需要特别区分源极区域30s和漏极区域30d时，有时仅称为离子注入区域30。
在盖层29形成有与源极区域30s接合(欧姆接触)的源极电极31、与漏极区域30d接合(欧姆接触)的漏极电极32。且漏极场电极35与漏极电极32连接，谋求抑制漏极区域30d的电场强度。
在源极区域30s与漏极区域30d之间配置有被形成为槽状的凹部33，在凹部33的表面(底面、侧面)形成有栅极绝缘膜33g，栅极绝缘膜33g上重叠地形成栅极电极34。栅极绝缘膜33g由SiO2形成，是MOS型。即把半导体装置20设定为横型MOS(金属-氧化物-半导体)场效应晶体管(MOSFET)。
也可以设定成栅极绝缘膜由氧化膜以外的绝缘膜构成的MIS(金属-绝缘物-半导体)场效应晶体管(MISFET)。且绝缘膜的结构也可以是其他结构。例如能够设定成层积多个绝缘膜的情况、采用高电介体绝缘膜的情况等各种形态。
在源极电极31、漏极电极32、栅极电极34之间形成有覆盖并保护盖层29(半导体装置20)的表面保护膜36。
作为基板21，除了Si之外还能够采用晶体金属氧化物(例如Al2O3、ZnO、MgO等)、IV族的二元混晶(例如SiC)的单晶、III-V族化合物(例如GaAs、InAs等)的单晶、II-VI族化合物(ZnSe等)的单晶、玻璃(例如石英玻璃、MESA玻璃等)等。作为缓冲层22而能够采用非晶状物质(例如AlN、GaN、Si、SiC等)，或者单晶物质(例如AlN、ZnO、SiC)。
如上所述，半导体装置20具备：在划定沟道化合物半导体层26(划定沟道化合物半导体层26f和划定沟道化合物半导体层26s)的一部分上形成的栅极绝缘膜33g、在栅极绝缘膜33g上形成的栅极电极34、配置在栅极电极34一侧的源极电极31、在栅极电极34的另一侧且与源极电极31相对配置的漏极电极32。
根据该结构，半导体装置20(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极34对应的沟道发生冲击离子化现象之前能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置20能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴蓄积，实现正常的动作特性。
与基底化合物半导体层23f的膜厚度比较，当基底化合物半导体层23s的膜厚度厚时，则电场在基底化合物半导体层23s扩展，电场强度降低，冲击离子化现象难以在漏极区域30d的附近发生。
因此，与将冲击离子控制层24配置在基底化合物半导体层23f与基底化合物半导体层23s的正中间相比，优选将冲击离子控制层24配置在更靠近划定沟道化合物半导体层26f(划定沟道化合物半导体层26)一侧。
本实施例中，基底化合物半导体层23f的膜厚度是1.95μm，基底化合物半导体层23s的膜厚度是425n m，膜厚度50n m的冲击离子控制层24是被基底化合物半导体层23f和基底化合物半导体层23s夹住的结构。
即、优选把冲击离子控制层24配置在比基底化合物半导体层23的层积范围(层积范围的厚度Tst＝1.95μm+425n m+50n m＝2.425μm)的正中间(层积范围中距离端部约1.2μm的位置)更靠近划定沟道化合物半导体层26f的一侧。
根据该结构，抑制被配置在划定沟道化合物半导体层26f一侧的基底化合物半导体层23s的电场强度的降低，例如能够使冲击离子化现象在场效应晶体管的漏极区域30d附近可靠地发生(参照图9)，所以能够容易实现具有正常动作特性的半导体装置20。
把基底化合物半导体层23f的膜厚度和基底化合物半导体层23s的膜厚度相加的厚度(2.375μm)形成为为了产生必要的电场强度所需的厚度。当相比必要的厚度而基底化合物半导体层23的厚度不足时，则由冲击离子化现象而产生的空穴与栅极绝缘膜33g冲撞而不能到达源极区域30s，难以发挥冲击离子控制层24的作用。
在基板21是非绝缘性基板(例如Si基板)时，基底化合物半导体层23的电场受到来自基板21的电场的影响而变动。即为了使冲击离子控制层24稳定且起作用就需要抑制来自基板21的、对于基底化合物半导体层23的电场的影响。
因此，优选通过把基底化合物半导体层23f的膜厚度与基底化合物半导体层23s的膜厚度的和设定成比缓冲层22的膜厚度的一半大，来确保基底化合物半导体层23所需的厚度，确保电场强度，且抑制来自基板21的、对于基底化合物半导体层23的电场的影响，使基底化合物半导体层23的电场稳定化。
半导体装置20具备配置在基板21与基底化合物半导体层23之间且实现晶格匹配性的缓冲层22，在基板21是非绝缘性基板时，基底化合物半导体层23的层积范围厚度Tst(2.425μm)比缓冲层22厚度的一半(2.8μm/2＝1.4μm)大。
根据该结构，确保基底化合物半导体层23有必要的膜厚度，抑制从基板21(非绝缘性基板)经由缓冲层22而向基底化合物半导体层23施加的电场的影响，能够可靠地控制冲击离子化现象的发生。
半导体装置20中，第一化合物半导体(基底化合物半导体层23)是AlGaN(例如Al0.05Ga0.95N)。因此，禁带宽度比AlGaN(Al0.05Ga0.95N)的禁带宽度小的第三化合物半导体(InGaN、GaN(参照实施例3)或与第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN(参照实施例4))能够用作冲击离子控制层24。
即、在半导体装置20中，第一化合物半导体(基底化合物半导体层23f、基底化合物半导体层23s)是AlGaN，构成冲击离子控制层24的第三化合物半导体是InGaN、GaN或与作为第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN之中的任一种。利用该结构，能够容易且高精度地形成基底化合物半导体层23和冲击离子控制层24。
在AlGaN中，由于Al的混晶比与禁带宽度的大小具有相关关系，所以在采用AlGaN时，能够选择Al的混晶比以使禁带宽度的大小满足必要的条件。
划定沟道化合物半导体层26f相对层积的中间层27(以及划定沟道化合物半导体层26s)构成异质结HJ。即、划定沟道化合物半导体层26具备形成有二维电子气层2DEG的沟道层(划定沟道化合物半导体层26f)和层积在沟道层(划定沟道化合物半导体层26f)上且对于二维电子气层2DEG成为势垒的势垒层(划定沟道化合物半导体层26s)。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置20。
如上所述，中间层27和划定沟道化合物半导体层26s对于划定沟道化合物半导体层26f构成异质结HJ。划定沟道化合物半导体层26f由GaN形成，中间层27由AlN形成，划定沟道化合物半导体层26s由AlGaN形成。GaN(划定沟道化合物半导体层26f：沟道层)的禁带宽度比AlN(中间层27)和AlGaN(划定沟道化合物半导体层26s：势垒层)的禁带宽度小。因此，划定沟道化合物半导体层26s(AlGaN层)具有在划定沟道化合物半导体层26f中形成二维电子气层2DEG时作为势垒的势垒层的功能。
二维电子气层2DEG在划定沟道化合物半导体层26f中被形成在划定沟道化合物半导体层26f与中间层27的界面一侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成划定沟道化合物半导体层26f(沟道层)的GaN层中。
通过在对于划定沟道化合物半导体层26f构成异质结HJ的中间层27上层积划定沟道化合物半导体层26s(势垒层)，能够基于自发极化和压电极化产生电场，能够在划定沟道化合物半导体层26f中与中间层27(划定沟道化合物半导体层26s)的边界一侧形成二维电子气层2DEG。且通过层积盖层29而能够控制表面状态。
冲击离子控制层24与异质结HJ(二维电子气层2DEG)之间的间隔优选是在0.2μm到1.0μm的范围。根据该结构，能够抑制起因于冲击离子控制层24的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置20。
在冲击离子控制层24与二维电子气层2DEG的间隔比0.2μm小时，则冲击离子控制层24与漏极区域30d(漏极电极32)过于接近而冲击离子控制层24有可能成为电流的泄漏源。在冲击离子控制层24与二维电子气层2DEG的间隔比1.0μm大时，则冲击离子控制层24与漏极区域30d(漏极电极32)过于分离而有可能冲击离子控制层24不能起到充分的作用。
半导体装置20具备由从表面达到二维电子气层2DEG的槽构成的凹部33。在没向栅极电极34施加电压的状态下，二维电子气层2DEG被凹部33截断而成为截止状态。因此，能够成为被高精度控制的进行常关闭动作的场效应晶体管(半导体装置20)。通过向栅极绝缘膜33g施加正电压而使成为沟道(沟道层)的划定沟道化合物半导体层26f产生翻转沟道来实现导通动作。
如上所述，本实施例的半导体装置20中，第一化合物半导体、第二化合物半导体和第三化合物半导体优选由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性(高频特性、大功率特性、高耐压特性、高温特性)，能够制作具有优良特性(高频特性、大功率特性、高耐压特性、高温特性)的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，也能够采用氮化物半导体以外的化合物半导体。
根据图2至图8来说明本实施例半导体装置20的制造方法(制造工序)。
图2是示意性地表示在图1所示半导体装置的基板上层积化合物半导体层，并形成离子注入区域的工序状态的示意性剖视图。
相对基板21层积缓冲层22、基底化合物半导体层23f(基底化合物半导体层23)、冲击离子控制层24、基底化合物半导体层23s(基底化合物半导体层23)、划定沟道化合物半导体层26f、中间层27、划定沟道化合物半导体层26s和盖层29。
能够采用分子束外延(MBE)法或有机金属气相生长法(MOCVD)等来形成上述各层。
在盖层29上作为离子注入保护膜而例如沉积膜厚度25n m的SiNx(氮化硅)，进而涂布抗蚀剂。对于涂布的抗蚀剂进行构图，形成与源极区域30s和漏极区域30d对应的开口。把构图后的抗蚀剂作为掩模而以50keV的能量把1×1014/cm2～1×1016/cm22的硅同位素Si28进行离子注入。
在把抗蚀剂、离子注入保护膜剥离后，作为活化保护膜而例如沉积膜厚度50n m的SiNx，通过以1100～1300℃进行活化退火而形成被活化的离子注入区域30(源极区域30s、漏极区域30d)。作为向离子注入区域30注入的靶，除了硅同位素Si28之外还能够使用硅同位素Si29、Si30、氧同位素O16、O17、O18等n型掺杂剂。
图3是示意性地表示在图2所示的工序之后形成源极电极和漏极电极的工序状态的示意性剖视图。
向盖层29的表面顺序蒸镀膜厚度30n m的Ti(钛)、膜厚度100n m的Al(铝)和膜厚度200n m的Au(金)。把蒸镀的Ti/Al/Au通过剥离法或蚀刻进行构图而形成源极电极31和漏极电极32。然后，在氮环境中进行500℃～900℃的退火，得到优良的欧姆特性。
图4是示意性地表示在图3所示的工序之后在源极电极与漏极电极之间形成表面保护膜的工序状态的示意性剖视图。
在形成源极电极31和漏极电极32后，在源极电极31与漏极电极32之间的盖层29的表面(化合物半导体层的表面)采用等离子CVD(ChemicalVapor Deposition：化学气相沉积)来沉积膜厚度为300n m的SiNx，例如形成折射率是2.0的表面保护膜36。
图5是示意性地表示在图4所示的工序后把表面保护膜加工成台阶状的工序状态的示意性剖视图。
把表面保护膜36进行构图，与形成凹部33(参照图6)的区域对应而形成表面开口部36w。且在表面开口部36w的漏极侧形成台阶部36sg、在漏极电极32的栅极侧形成台阶部36sd。通过把表面保护膜36向横方向蚀刻0.5μm～2μm左右、向层积方向蚀刻150n m左右而形成台阶部36sg和台阶部36sd。
图6是示意性地表示在图5所示的工序后形成凹部的工序状态的示意性剖视图。
在表面开口部36w的中央部利用干蚀刻把化合物半导体层除去，通过形成距离表面深度为50n m的槽来形成凹部33。即、贯通膜厚度1n m的盖层29、膜厚度23n m的划定沟道化合物半导体层26s和膜厚度1n m的中间层27而形成达到划定沟道化合物半导体层26f中央部的槽。
图7是示意性地表示在图6所示的工序之后向凹部形成氧化膜的工序状态的示意性剖视图。
形成把凹部33的表面(底面、侧面)覆盖并把表面开口部36w的底面覆盖的栅极绝缘膜33g。利用溅射而沉积膜厚度为25n m的SiO2后实施适当的退火而形成栅极绝缘膜33g。
图8是示意性地表示在图7所示的工序之后形成栅极电极、漏极场电极(ドレインフイ一ルド電極：drain field electrode)的工序状态的示意性剖视图。
把WN(氮化钨)、Au分别各蒸镀50n m，利用剥离法或蚀刻而形成栅极电极34和漏极场电极35。栅极电极34被形成为超过台阶部36sg而把漏极区域30d侧的表面保护膜36覆盖，漏极场电极35被形成为超过台阶部36sd而把栅极电极34侧的表面保护膜36覆盖。
根据图9和图10来说明冲击离子控制层24的作用的模拟结果。
图9是表示模拟在本发明实施例1的半导体装置中冲击离子化现象发生状况的结果的示意图。考虑到实际尺寸而由于难以图示划定沟道化合物半导体层26f、中间层27、划定沟道化合物半导体层26s和盖层29，所以仅代表性地记载了二维电子气层2DEG。
图10是表示模拟在没有冲击离子控制层的现有半导体装置(比较半导体装置)中的冲击离子化现象发生状况的结果的示意图。
图9和图10都是向源极与漏极之间施加1250V电压时模拟的结果。即、表示电场的状态(等电位线)和由冲击离子化现象产生的电子和空穴的移动状况。为了表示电子和空穴的移动状况而把层积方向的尺寸比横方向的尺寸进行了扩大。
本实施例的半导体装置20(图9)具备冲击离子控制层24。因此，能够在对应于栅极电极34的区域中的沟道发生冲击离子前，就使冲击离子化现象在漏极区域30d附近(冲击离子发生位置Pii)发生。
即、半导体装置20由于使现有的发生冲击离子化现象的位置即对应于栅极电极34的区域的沟道的电场缓和，所以冲击离子化现象容易在漏极电极32(漏极区域30d)附近发生，冲击离子发生位置Pii与现有的情况相比向漏极区域30d附近移动。在半导体装置20的冲击离子发生位置Pii，电场强度是5.1MV/cm，表示了源极与漏极之间的最高电场强度。
在冲击离子发生位置Pii产生的电子被由漏极区域30d(漏极电极32的电位)产生的电场所吸引，所以成为电子流Fie而流入漏极区域30d，在冲击离子发生位置Pii产生的空穴由于排斥由漏极区域30d(漏极电极32的电位)产生的电场，所以成为空穴流Fih而到达基底化合物半导体层23f与缓冲层22之间的边界，并经由该边界而从漏极区域30d侧向源极区域30s侧移动，被源极区域30s(源极电极31)吸收。
即、由冲击离子化现象产生的电子被漏极区域30d(漏极电极32)吸收，由冲击离子化现象产生的空穴被源极区域30s(源极电极31)吸收。因此，空穴不会蓄积在对应于栅极电极34(栅极绝缘膜33g)的区域，所以半导体装置20(场效应晶体管)的界限值Vth的变动被抑制，使动作特性稳定化，能够提高可靠性。
与本实施例的半导体装置20不同，现有的比较半导体装置320(图10)不具有冲击离子控制层，因此，冲击离子化现象在对应于栅极电极34(栅极绝缘膜333g)的区域(冲击离子发生位置Pii)发生。即、冲击离子发生位置Pii存在于与栅极电极334(栅极绝缘膜333g)对应的区域。在比较半导体装置320的冲击离子发生位置Pii，电场强度是4.1MV/cm，显示了源极与漏极之间的最高电场强度。
在冲击离子发生位置Pii产生的电子成为电子流Fie而沿表面流动并流入漏极区域332。另一方面，在冲击离子发生位置Pii产生的空穴则停滞在对应于栅极电极334的沟道中，由于有栅极绝缘膜333g而不被栅极电极334所吸收。即、由于在冲击离子发生位置Pii产生的空穴停滞在与栅极电极334对应的沟道中，所以使界限值Vth变动，使动作特性不稳定，使可靠性降低。
本实施例的结构要素在能够适用于其他实施例的范围内能够适当组合。
本实施例例示了半导体装置20是横型MOSFET的情况。本发明并不限于此，即使在采用场效应晶体管(FET)以外的横型半导体装置的情况下，也能够控制冲击离子化现象的发生位置。即、能够缓和现有的冲击离子化现象发生位置的电场。
<实施例2>
根据图11来说明本实施例的半导体装置。由于冲击离子化现象的发生和作用与实施例1中说明的内容相同，且基本结构与半导体装置20相同，所以主要说明不同的事项。
图11是示意性地表示本发明实施例2的半导体装置概略结构的示意性剖视图。
本实施例的半导体装置40作为一例例如是化合物半导体MOS结构的场效应晶体管。
半导体装置40具备相对基板41顺序层积的缓冲层42、基底化合物半导体层43f(基底化合物半导体层43)、冲击离子控制层44、基底化合物半导体层43s(基底化合物半导体层43)、中间层45、划定沟道化合物半导体层46、盖层49。
以下，在不需要特别区分基底化合物半导体层43f和基底化合物半导体层43s时，有时仅仅称为基底化合物半导体层43。
基板41是晶面取向(0001)的蓝宝石基板，缓冲层42是膜厚度20n m的GaN缓冲层，基底化合物半导体层43f是膜厚度3μm的GaN层，冲击离子控制层44是膜厚度50n m的In0.1Ga0.9N(InGaN层)，基底化合物半导体层43s是膜厚度1μm的GaN层，中间层45是膜厚度1n m的AlN层，划定沟道化合物半导体层46是膜厚度20n m的Al0.2Ga0.8N(AlGaN)层，盖层49是膜厚度1n m的GaN层。
中间层45、盖层49各自的功能类似实施例1中的中间层27、盖层29。实施例1的划定沟道化合物半导体层26是具备沟道层和势垒层的形态，但本实施例的划定沟道化合物半导体层46的不同之处在于在基底化合物半导体层43上形成沟道层。与实施例1之间的关系在以下的实施例中也是同样，有时适当地省略说明。
即、本实施例的半导体装置40具备：基板41、层积在基板41上且构成基底的基底化合物半导体层43(基底化合物半导体层43f和基底化合物半导体层43s)、层积在基底化合物半导体层43上且划定沟道的划定沟道化合物半导体层46。
半导体装置40具备在基底化合物半导体层43的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层44。基底化合物半导体层43由第一化合物半导体(GaN)形成，划定沟道化合物半导体层46由第二化合物半导体(AlGaN)形成，冲击离子控制层44由禁带宽度比第一化合物半导体的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)形成。
因此，半导体装置40能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极52的附近由于冲击离子化现象产生的空穴沿缓冲层42与基底化合物半导体层43f的界面向源极电极51侧迁移，并被源极电极51吸收。由于冲击离子化现象产生的电子朝向漏极电极52迁移而被吸收。
即、能够抑制由冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。
半导体装置40中形成有与盖层49接合(欧姆接触)的源极电极51和漏极电极52。因此，在与源极电极51和漏极电极52对应的中间层45、划定沟道化合物半导体层46、盖层49中构成有源极区域和漏极区域。在源极电极51与漏极电极52之间，在盖层49上层积形成有栅极绝缘膜53g，在栅极绝缘膜53g上重叠地形成栅极电极54。
栅极绝缘膜53g由膜厚度20n m的SiO2形成，栅极电极54由向膜厚度50n m的Ni重叠膜厚度50n m的Au而形成，是MOS型。即、把半导体装置40设定为横型MOS场效应晶体管。
在源极电极51、漏极电极52、栅极电极54之间形成有覆盖并保护盖层49(半导体装置40)的表面保护膜56。表面保护膜56是使用等离子CVD而沉积的SiNx，折射率例如是2.0。
源极电极51、漏极电极52、栅极绝缘膜53g、栅极电极54、表面保护膜56等能够与实施例1同样地形成，省略详细的说明。
如上所述，半导体装置40具备：在划定沟道化合物半导体层46的一部分上形成的栅极绝缘膜53g、在栅极绝缘膜53g上对应形成的栅极电极54、配置在栅极电极54一侧的源极电极51、在栅极电极54的另一侧而与源极电极51相对配置的漏极电极52。
根据该结构，半导体装置40(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极54对应的沟道发生冲击离子化现象前能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置40能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴的蓄积，实现正常的动作特性。
与基底化合物半导体层43f的膜厚度相比，当基底化合物半导体层43s的膜厚度厚时，电场在基底化合物半导体层43s扩展而电场强度降低，冲击离子化现象难以在漏极区域的附近发生。
因此，与将冲击离子控制层44配置在基底化合物半导体层43f与基底化合物半导体层43s的正中间相比，优选将冲击离子控制层44配置在更靠近划定沟道化合物半导体层46侧。
本实施例中，基底化合物半导体层43f的膜厚度是3μm，基底化合物半导体层43s的膜厚度是1μm，膜厚度50n m的冲击离子控制层44是被基底化合物半导体层23f和基底化合物半导体层23s夹住的结构。
即、优选把冲击离子控制层44配置在比基底化合物半导体层43的层积范围(层积范围的厚度Tst＝3μm+50nm+1μm＝4.05μm)的正中间(层积范围中距离端部约2μm的位置)更靠近划定沟道化合物半导体层46侧。
根据该结构，抑制被配置在划定沟道化合物半导体层46侧的基底化合物半导体层43s的电场强度降低，例如能够使在场效应晶体管的漏极区域附近可靠地发生冲击离子化现象，所以能够容易实现具有正常动作特性的半导体装置40。
把基底化合物半导体层43f的膜厚度和基底化合物半导体层43s的膜厚度相加的厚度(4μm)形成为产生必要的电场强度所需要的厚度。当相对必要的厚度而基底化合物半导体层43的厚度不足时，则由冲击离子化现象产生的空穴与栅极绝缘膜53g冲撞而不能到达源极区域，难以发挥冲击离子控制层44的作用。
半导体装置40中，第一化合物半导体(基底化合物半导体层43)是GaN。因此，禁带宽度比GaN的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)能够用作冲击离子控制层44。
即、在半导体装置40中，第一化合物半导体(基底化合物半导体层43f、基底化合物半导体层43s)是GaN，构成冲击离子控制层44的第三化合物半导体是InGaN。利用该结构，能够容易且高精度地形成基底化合物半导体层43和冲击离子控制层44。
中间层45(和划定沟道化合物半导体层46)相对基底化合物半导体层43(基底化合物半导体层43s)构成异质结HJ。即、划定沟道化合物半导体层46对于在基底化合物半导体层43(基底化合物半导体层43s)中形成的二维电子气层2DEG是成为势垒的势垒层。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置40。
基底化合物半导体层43(基底化合物半导体层43s)由GaN形成，中间层45由AlN形成，划定沟道化合物半导体层46由AlGaN(Al0.2Ga0.8N)形成。GaN(基底化合物半导体层43)的禁带宽度比AlN(中间层45)和AlGaN(划定沟道化合物半导体层46)的禁带宽度小。因此，划定沟道化合物半导体层46具有在基底化合物半导体层43s中形成二维电子气层2DEG时作为势垒的势垒层的功能。
二维电子气层2DEG在基底化合物半导体层43s中被形成在基底化合物半导体层43s与中间层45(划定沟道化合物半导体层46)的界面一侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成基底化合物半导体层43(基底化合物半导体层43s)的GaN层。
通过在相对基底化合物半导体层43构成异质结HJ的中间层45上层积划定沟道化合物半导体层46(势垒层)，能够基于自发极化和压电极化产生电场，能够在基底化合物半导体层43s(基底化合物半导体层43)中与划定沟道化合物半导体层46的界面一侧形成二维电子气层2DEG。且通过层积盖层49而能够控制表面状态和界限值。
冲击离子控制层44与异质结HJ(二维电子气层2DEG)之间的间隔优选是在0.2μm到1.0μm的范围。根据该结构，能够抑制起因于冲击离子控制层44的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置40。
在冲击离子控制层44与异质结HJ的间隔比0.2μm小时，则冲击离子控制层44与漏极区域(漏极电极52)过于接近而冲击离子控制层24有可能成为电流的泄漏源。在冲击离子控制层44与异质结HJ的间隔比1.0μm大时，则冲击离子控制层44与漏极区域(漏极电极52)过于分离而有可能冲击离子控制层44不能起到充分的作用。
如上所述，本实施例的半导体装置40中，优选第一化合物半导体、第二化合物半导体和第三化合物半导体由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性，能够制作具有优良特性的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，而是能够采用氮化物半导体以外的化合物半导体。
本实施例的结构要素在能够适用于其他实施例的范围内能够适当组合。
<实施例3>
根据图12来说明本实施例的半导体装置。由于冲击离子化现象的发生和作用与实施例1、实施例2中说明的内容相同，且基本结构与半导体装置20、半导体装置40相同，所以主要说明不同的事项。
图12是示意性地表示本发明实施例3的半导体装置的概略结构的示意性剖视图。
本实施例的半导体装置60作为一例例如是化合物半导体MOS结构的场效应晶体管。
本实施例的半导体装置60具备相对基板61顺序层积的缓冲层62、基底化合物半导体层63f(基底化合物半导体层63)、冲击离子控制层64、基底化合物半导体层63s(基底化合物半导体层63)、划定沟道化合物半导体层66。
以下，在不需要特别区分基底化合物半导体层63f和基底化合物半导体层63s时，有时仅仅称为基底化合物半导体层63。
基板61是晶面取向(111)的高浓度p型Si基板，缓冲层62是膜厚度2μm的GaN/AIN超晶格缓冲层，基底化合物半导体层63f是膜厚度3μm的Al0.05Ga0.95N层，冲击离子控制层64是膜厚度50n m的GaN层，基底化合物半导体层63s是膜厚度1μm的Al0.05Ga0.95N层，划定沟道化合物半导体层66是膜厚度20n m的Al0.2Ga0.8N层。
即、本实施例的半导体装置60具备：基板61、层积在基板61上且构成基底的基底化合物半导体层63(基底化合物半导体层63f和基底化合物半导体层63s)、层积在基底化合物半导体层63上且划定沟道的划定沟道化合物半导体层66。
半导体装置60具备在基底化合物半导体层63的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层64。基底化合物半导体层63由第一化合物半导体(AlGaN，例如Al0.05Ga0.95N)形成，划定沟道化合物半导体层66由第二化合物半导体(AlGaN，例如Al0.2Ga0.8N)形成，冲击离子控制层64由禁带宽度比第一化合物半导体的禁带宽度小的第三化合物半导体(GaN)形成。
因此，半导体装置60能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极72的附近由于冲击离子化现象而产生的空穴沿缓冲层62与基底化合物半导体层63f的界面向源极电极71侧迁移，并被源极电极71吸收。由于冲击离子化现象而产生的电子朝向漏极电极72迁移而被吸收。
即、能够抑制由冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。
半导体装置60中形成有与划定沟道化合物半导体层66接合(欧姆接触)的源极电极71和漏极电极72。因此，在与源极电极71和漏极电极72对应的划定沟道化合物半导体层66中构成有源极区域和漏极区域。在源极电极71与漏极电极72之间在划定沟道化合物半导体层66上层积形成有栅极绝缘膜73g，栅极绝缘膜73g上重叠地形成栅极电极74。
栅极绝缘膜73g由膜厚度20n m的SiO2形成，栅极电极74由向膜厚度50n m的Ni重叠膜厚度50n m的Au而形成，是MOS型。即、把半导体装置60设定为横型MOS场效应晶体管。
在源极电极71、漏极电极72、栅极电极74之间形成有覆盖并保护划定沟道化合物半导体层66(半导体装置60)的表面保护膜76。表面保护膜76是使用等离子CVD而沉积的SiNx，折射率例如是2.0。
源极电极71、漏极电极72、栅极绝缘膜73g、栅极电极74、表面保护膜76等能够与实施例1、实施例2同样地形成，省略详细的说明。
如上所述，半导体装置60具备：在划定沟道化合物半导体层66的一部分上形成的栅极绝缘膜73g、在栅极绝缘膜73g上对应形成的栅极电极74、配置在栅极电极74一侧的源极电极71、在栅极电极74的另一侧而与源极电极71相对配置的漏极电极72。
根据该结构，半导体装置60(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极74对应的沟道发生冲击离子化现象之前，能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置60能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴蓄积，实现正常的动作特性。
与基底化合物半导体层63f的膜厚度相比，当基底化合物半导体层63s的膜厚度厚时，电场在基底化合物半导体层63s扩展而电场强度降低，冲击离子化现象难以在漏极区域的附近发生。
因此，优选与将冲击离子控制层64配置在比基底化合物半导体层63f与基底化合物半导体层63s的正中间相比，优选将冲击离子控制层64配置在更靠近划定沟道化合物半导体层66侧。
本实施例中，基底化合物半导体层63f的膜厚度是3μm，基底化合物半导体层63s的膜厚度是1μm，膜厚度50n m的冲击离子控制层64是被基底化合物半导体层63f和基底化合物半导体层63s夹住的结构。
即、优选把冲击离子控制层64配置在比基底化合物半导体层63的层积范围(层积范围的厚度Tst＝3μm+50n m+1μm＝4.05μm)的正中间(层积范围中距离端部约2μm的位置)更靠近划定沟道化合物半导体层66侧。
根据该结构，抑制被配置在划定沟道化合物半导体层66侧的基底化合物半导体层63s的电场强度降低，例如能够使在场效应晶体管的漏极区域附近可靠地发生冲击离子化现象，所以能够容易实现具有正常动作特性的半导体装置60。
把基底化合物半导体层63f的膜厚度和基底化合物半导体层63s的膜厚度相加的厚度(4μm)形成为产生必要的电场强度所需要的厚度。当相对必要的厚度而基底化合物半导体层63的厚度不充分时，则由冲击离子化现象而产生的空穴与栅极绝缘膜73g冲撞而不能到达源极区域，难以发挥冲击离子控制层64的作用。
在基板61是非绝缘性基板(例如Si基板)时，基底化合物半导体层63的电场受到来自基板61的电场的影响而变动。即、为了使冲击离子控制层64稳定地起作用就需要抑制电场来自基板61的、对于基底化合物半导体层63的电场的影响。
因此，优选通过把基底化合物半导体层63f的膜厚度与基底化合物半导体层63s的膜厚度的和设定成比缓冲层62的膜厚度的一半大，来确保基底化合物半导体层63所必要的厚度，确保电场强度，且优选抑制来自基板61的、对于基底化合物半导体层63的电场的影响，使基底化合物半导体层63的电场稳定化。
半导体装置60具备配置在基板61与基底化合物半导体层63之间且实现晶格匹配性的缓冲层62，在基板61是非绝缘性基板时，基底化合物半导体层63的层积范围厚度Tst(4.25μm)比缓冲层62厚度的一半(2μm/2＝1μm)大。
根据该结构，确保基底化合物半导体层63有必要的膜厚度，抑制从基板61(非绝缘性基板)经由缓冲层62而向基底化合物半导体层63施加的电场的影响，能够可靠地控制冲击离子化现象的发生。
半导体装置60中，第一化合物半导体(基底化合物半导体层63)是AlGaN(例如Al0.05Ga0.95N)。因此，禁带宽度比AlGaN(Al0.05Ga0.95N)的禁带宽度小的第三化合物半导体(InGaN、GaN或与第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN(参照实施例4))能够用作冲击离子控制层64。
即、在半导体装置60中，第一化合物半导体(基底化合物半导体层63f、基底化合物半导体层63s)是AlGaN，构成冲击离子控制层64的第三化合物半导体是InGaN、GaN或与第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN之中的任一种。利用该结构，能够容易且高精度地形成基底化合物半导体层63和冲击离子控制层64。
划定沟道化合物半导体层66相对基底化合物半导体层63(基底化合物半导体层63s)构成异质结HJ。即、划定沟道化合物半导体层66是相对在基底化合物半导体层63(基底化合物半导体层63s)上形成的二维电子气层2DEG成为势垒的势垒层。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置60。
基底化合物半导体层63(基底化合物半导体层63s)由AlGaN(例如Al0.05Ga0.95N)形成，划定沟道化合物半导体层66由与形成基底化合物半导体层63的AlGaN相比Al的混晶比大的AlGaN(例如Al0.2Ga0.8N)形成。Al0.05Ga0.95N(基底化合物半导体层63)的禁带宽度比Al0.2Ga0.8N(划定沟道化合物半导体层66)的禁带宽度小。因此，划定沟道化合物半导体层66具有在基底化合物半导体层63中形成二维电子气层2DEG时作为势垒层的功能。
二维电子气层2DEG在基底化合物半导体层63s中被形成在基底化合物半导体层63s与划定沟道化合物半导体层66的界面一侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成基底化合物半导体层63(基底化合物半导体层63s)的AlGaN层中。
冲击离子控制层64与异质结HJ(二维电子气层2DEG)的间隔优选是在0.2μm到1.0μm的范围。根据该结构，由于能够抑制起因于冲击离子控制层64的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置60。
在冲击离子控制层64与异质结HJ的间隔比0.2μm小时，则冲击离子控制层64与漏极区域(漏极电极72)过于接近而冲击离子控制层64有可能成为电流的泄漏源。在冲击离子控制层64与异质结HJ的间隔比1.0μm大时，则冲击离子控制层64与漏极区域(漏极电极72)过于分离而有可能冲击离子控制层64不能起到充分的作用。
如上所述，本实施例的半导体装置60中，优选第一化合物半导体、第二化合物半导体和第三化合物半导体由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性，能够制作具有优良特性的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，而是能够采用氮化物半导体以外的化合物半导体。
本实施例的结构要素在能够适用于其他实施例的范围内能够适当组合。
<实施例4>
根据图13来说明本实施例的半导体装置。由于冲击离子化现象的发生和作用与实施例1至实施例3中说明的内容相同，且基本结构与半导体装置20、半导体装置40、半导体装置60相同，所以主要说明不同的事项。
图13是示意性地表示本发明实施例4的半导体装置的概略结构的示意性剖视图。
本实施例的半导体装置80作为一例例如是化合物半导体MOS结构的场效应晶体管。
本实施例的半导体装置80具备相对基板81顺序层积的缓冲层82、基底化合物半导体层83f(基底化合物半导体层83)、冲击离子控制层84、基底化合物半导体层83s(基底化合物半导体层83)、中间层85、划定沟道化合物半导体层86、盖层89。
以下，在不需要特别区分基底化合物半导体层83f和基底化合物半导体层83s时，有时仅仅称为基底化合物半导体层83。
基板81是晶面取向(111)的高浓度p型Si基板，缓冲层82是膜厚度2μm的GaN/AIN超晶格缓冲层，基底化合物半导体层83f是膜厚度3μm的Al0.1Ga0.9N层，冲击离子控制层84是膜厚度50n m的Al0.05Ga0.95N层，基底化合物半导体层83s是膜厚度1μm的Al0.1Ga0.9N层，中间层85是膜厚度1n m的AlN，划定沟道化合物半导体层86是膜厚度20n m的Al0.4Ga0.6N层，盖层89是膜厚度1n m的GaN层。
即、本实施例的半导体装置80具备：基板81、层积在基板81上且构成基底的基底化合物半导体层83(基底化合物半导体层83f和基底化合物半导体层83s)、层积在基底化合物半导体层83上且划定沟道的划定沟道化合物半导体层86。
划定沟道化合物半导体层86的Al的混晶比是0.4，超过了0.3。一般认为当Al的混晶比超过0.3，则容易受到氧的影响，所以为了抑制氧的影响而在划定沟道化合物半导体层86的表面层积盖层89。
半导体装置80具备在基底化合物半导体层83的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层84。基底化合物半导体层83由第一化合物半导体(AlGaN，例如Al0.1Ga0.9N)形成，划定沟道化合物半导体层86由第二化合物半导体(AlGaN)形成，冲击离子控制层84由禁带宽度比第一化合物半导体的禁带宽度小的第三化合物半导体(AlGaN，例如Al0.05Ga0.95N)形成。
因此，半导体装置80成为能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极92的附近由于冲击离子化现象而产生的空穴沿缓冲层82与基底化合物半导体层83f的界面向源极电极91侧迁移，并被源极电极91吸收。由于冲击离子化现象而产生的电子朝向漏极电极92迁移而被吸收。
即、能够抑制由冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。
半导体装置80中形成有与盖层89接合(欧姆接触)的源极电极91和漏极电极92。因此，在与源极电极91和漏极电极92对应的中间层85、划定沟道化合物半导体层86、盖层89中构成有源极区域和漏极区域。在源极电极91与漏极电极92之间，向盖层89层积并形成栅极绝缘膜93g，在栅极绝缘膜93g上重叠地形成栅极电极94。
栅极绝缘膜93g由膜厚度20n m的SiO2形成，栅极电极94由向膜厚度50n m的Ni重叠膜厚度50n m的Au而形成，是MOS型。即、把半导体装置80设定为横型MOS场效应晶体管。
在源极电极91、漏极电极92、栅极电极94之间形成有覆盖并保护盖层89(半导体装置40)的表面保护膜96。表面保护膜96是使用等离子CVD而沉积的SiNx，折射率例如是2.0。
源极电极91、漏极电极92、栅极绝缘膜93g、栅极电极94、表面保护膜96等能够与实施例1至实施例3同样地形成，省略详细的说明。
如上所述，半导体装置80具备：在划定沟道化合物半导体层86的一部分上形成的栅极绝缘膜93g、在栅极绝缘膜93g上对应形成的栅极电极94、配置在栅极电极94一侧的源极电极91、在栅极电极94的另一侧而与源极电极91相对配置的漏极电极92。
根据该结构，半导体装置80(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极94对应的沟道发生冲击离子化现象之前，能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置80能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴蓄积，实现正常的动作特性。
与基底化合物半导体层83f的膜厚度相比，当基底化合物半导体层83s的膜厚度厚时，则电场在基底化合物半导体层83s扩展而电场强度降低，冲击离子化现象难以在漏极区域的附近发生。
因此，优选与将冲击离子控制层84配置在比基底化合物半导体层83f与基底化合物半导体层83s的正中间相比，优选将冲击离子控制层84配置在更靠近划定沟道化合物半导体层86侧。
本实施例中，基底化合物半导体层83f的膜厚度是3μm，基底化合物半导体层83s的膜厚度是1μm，膜厚度50n m的冲击离子控制层84是被基底化合物半导体层83f和基底化合物半导体层83s夹住的结构。
即、优选把冲击离子控制层84配置在比基底化合物半导体层83的层积范围(层积范围的厚度Tst＝3μm+50n m+1μm＝4.05μm)的正中间(层积范围中距离端部约2μm的位置)更靠近划定沟道化合物半导体层86侧。
根据该结构，抑制被配置在划定沟道化合物半导体层86侧的基底化合物半导体层83s的电场强度的降低，例如能够在场效应晶体管的漏极区域附近可靠地发生冲击离子化现象，所以能够容易实现具有正常动作特性的半导体装置80。
把基底化合物半导体层83f的膜厚度和基底化合物半导体层83s的膜厚度相加的厚度(4μm)形成为产生必要的电场强度所需要的厚度。当相对必要的厚度而基底化合物半导体层83的厚度不足时，由冲击离子化现象而产生的空穴与栅极绝缘膜83g冲撞而不能到达源极区域，难以发挥冲击离子控制层84的作用。
在基板81是非绝缘性基板(例如Si基板)时，基底化合物半导体层83的电场受到来自基板81的电场的影响而变动。即、为了使冲击离子控制层84稳定地起作用就需要抑制来自基板81的、对于基底化合物半导体层83的电场的影响。
因此，通过把基底化合物半导体层83f的膜厚度与基底化合物半导体层83s的膜厚度的和设定成比缓冲层82的膜厚度的一半大，来确保基底化合物半导体层83所必要的厚度，确保电场强度，且优选抑制来自基板81的、对于基底化合物半导体层83的电场的影响，使基底化合物半导体层83的电场稳定化。
半导体装置80具备配置在基板81与基底化合物半导体层83之间且实现晶格匹配性的缓冲层82，在基板81是非绝缘性基板时，基底化合物半导体层83的层积范围厚度Tst(4.05μm)比缓冲层82厚度的一半(2μm/2＝1μm)大。
根据该结构，确保基底化合物半导体层83有必要的膜厚度，抑制从基板81(非绝缘性基板)经由缓冲层82而向基底化合物半导体层83施加的电场的影响，能够可靠地控制冲击离子化现象的发生。
半导体装置80中，第一化合物半导体(基底化合物半导体层83)是AlGaN(例如Al0.1Ga0.9N)。因此，禁带宽度比AlGaN(Al0.1Ga0.9N)的禁带宽度小的第三化合物半导体(InGaN、GaN或与作为第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN(例如Al0.05Ga0.95N)能够用作冲击离子控制层84。
即、在半导体装置80中，第一化合物半导体(基底化合物半导体层83f、基底化合物半导体层83s)是AlGaN，构成冲击离子控制层84的第三化合物半导体是InGaN、GaN或与作为第一化合物半导体的AlGaN相比Al的混晶比小的AlGaN之中的任一种。利用该结构，能够容易且高精度地形成基底化合物半导体层83和冲击离子控制层84。
中间层85和划定沟道化合物半导体层86相对基底化合物半导体层83(基底化合物半导体层83s)构成异质结HJ。即、划定沟道化合物半导体层86对于在基底化合物半导体层83(基底化合物半导体层83s)中形成的二维电子气层2DEG是成为势垒的势垒层。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置80。
基底化合物半导体层83(基底化合物半导体层83s)由AlGaN(例如Al0.1Ga0.9N)形成，中间层85由AlN形成，划定沟道化合物半导体层86由与形成基底化合物半导体层83的AlGaN相比Al的混晶比大的AlGaN(例如Al0.4Ga0.6N)形成。Al0.1Ga0.9N(基底化合物半导体层83)的禁带宽度比AlN(中间层85)和Al0.4Ga0.6N(划定沟道化合物半导体层86)的禁带宽度小。因此，划定沟道化合物半导体层86具有在基底化合物半导体层83中形成二维电子气层2DEG时作为势垒层的功能。
二维电子气层2DEG在基底化合物半导体层83s中被形成在基底化合物半导体层83s与中间层85(划定沟道化合物半导体层86)的界面侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成基底化合物半导体层83(基底化合物半导体层83s)的AlGaN层中。
通过在相对基底化合物半导体层83构成异质结HJ的中间层85上层积划定沟道化合物半导体层86(势垒层)而能够产生基于自发极化和压电极化的电场，在基底化合物半导体层83s(基底化合物半导体层83)中与划定沟道化合物半导体层86的界面侧形成二维电子气层2DEG。且通过层积盖层89而能够控制表面状态和界限值。
冲击离子控制层84与异质结HJ(二维电子气层2DEG)的间隔优选是在0.2μm到1.0μm的范围。根据该结构，由于能够抑制起因于冲击离子控制层84的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置80。
在冲击离子控制层84与异质结HJ的间隔比0.2μm小时，则冲击离子控制层84与漏极区域(漏极电极92)过于接近而冲击离子控制层84有可能成为电流的泄漏源。在冲击离子控制层84与异质结HJ的间隔比1.0μm大时，则冲击离子控制层84与漏极区域(漏极电极92)过于分离而冲击离子控制层84有可能不能发挥充分的作用。
如上所述，本实施例的半导体装置80中，优选第一化合物半导体、第二化合物半导体和第三化合物半导体由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性，能够制作具有优良特性的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，而是能够采用氮化物半导体以外的化合物半导体。
本实施例的结构要素在能够适用于其他实施例的范围内而能够适当组合。
<实施例5>
根据图14来说明本实施例的半导体装置。由于冲击离子化现象的发生和作用与实施例1至实施例4中说明的内容相同，且基本结构与半导体装置20、半导体装置40、半导体装置60相同，所以主要说明不同的事项。
图14是示意性地表示本发明实施例5的半导体装置的概略结构的示意性剖视图。
本实施例的半导体装置100作为一例例如是化合物半导体MOS结构的场效应晶体管。
如以下所说明的，本实施例的半导体装置100是实施例2的半导体装置40的变形例，把在基底化合物半导体层43的区域内形成的冲击离子控制层44的层数设定为多层。即、本实施例的半导体装置100中，基底化合物半导体层103例如具备两层冲击离子控制层104(冲击离子控制层104f、冲击离子控制层104s)。因此，基底化合物半导体层103成为三层结构(基底化合物半导体层103f、基底化合物半导体层103s、基底化合物半导体层103t)。
半导体装置100具备相对基板101顺序层积的缓冲层102、基底化合物半导体层103f(基底化合物半导体层103)、冲击离子控制层104f(冲击离子控制层104)、基底化合物半导体层103s(基底化合物半导体层103)、冲击离子控制层104s(冲击离子控制层104)、基底化合物半导体层103t(基底化合物半导体层103)、中间层105、划定沟道化合物半导体层106、盖层109。
以下，在不需要特别区分基底化合物半导体层103f和基底化合物半导体层103s、基底化合物半导体层103t时，有时仅仅称为基底化合物半导体层43。在不需要特别区分冲击离子控制层104f和冲击离子控制层104s时，有时仅仅称为冲击离子控制层104。
基板101是晶面取向(0001)的蓝宝石基板，缓冲层102是膜厚度20nm的GaN缓冲层，基底化合物半导体层103f是膜厚度3μm的GaN层，冲击离子控制层104f是膜厚度50n m的In0.1Ga0.9N层，基底化合物半导体层103s是膜厚度50n m的GaN层，冲击离子控制层104s是膜厚度50n m的In0.1Ga0.9N层，基底化合物半导体层103t是膜厚度1μm的GaN层，中间层105是膜厚度1n m的AlN层，划定沟道化合物半导体层106是膜厚度20n m的Al0.2Ga0.8N(AlGaN)层，盖层109是膜厚度1n m的GaN层。
即、本实施例的半导体装置100具备：基板101、层积在基板101上且构成基底的基底化合物半导体层103(基底化合物半导体层103f、基底化合物半导体层103s和基底化合物半导体层103t)、层积在基底化合物半导体层103上且划定沟道的划定沟道化合物半导体层106。
半导体装置100具备在基底化合物半导体层103的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层104。基底化合物半导体层103由第一化合物半导体(GaN)形成，划定沟道化合物半导体层106由第二化合物半导体(AlGaN)形成，冲击离子控制层104由禁带宽度比第一化合物半导体(GaN)的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)形成。
因此，半导体装置100成为能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极112的附近由于冲击离子化现象而产生的空穴沿缓冲层102与基底化合物半导体层103f的界面向源极电极111侧迁移，并被源极电极111吸收。由于冲击离子化现象而产生的电子朝向漏极电极112迁移而被吸收。
即、能够抑制由冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。
半导体装置100中形成有与盖层109接合(欧姆接触)的源极电极111和漏极电极112。因此，在与源极电极111和漏极电极112对应的中间层105、划定沟道化合物半导体层106、盖层109中构成有源极区域和漏极区域。在源极电极111与漏极电极112之间在盖层109上层积形成有栅极绝缘膜113g，在栅极绝缘膜113g上重叠地形成栅极电极114。
栅极绝缘膜113g由膜厚度20n m的SiO2形成，栅极电极114由在膜厚度50n m的Ni上重叠膜厚度50n m的Au而形成，是MOS型。即、把半导体装置100设定为横型MOS场效应晶体管。
在源极电极111、漏极电极112、栅极电极114之间形成有覆盖并保护盖层109(半导体装置100)的表面保护膜116。表面保护膜116是使用等离子CVD而沉积的SiNx，折射率例如是2.0。
源极电极111、漏极电极112、栅极绝缘膜113g、栅极电极114、表面保护膜116等能够与实施例1至实施例4同样地形成，省略详细的说明。
本实施例的半导体装置100中，冲击离子控制层104在基底化合物半导体层103的层积方向区域内被形成多层。即、作为基底化合物半导体层103是由基底化合物半导体层103f、基底化合物半导体层103s和基底化合物半导体层103t所形成，作为冲击离子控制层104是由冲击离子控制层104f和冲击离子控制层104s所形成。即、把冲击离子控制层104f形成在基底化合物半导体层103f与基底化合物半导体层103s之间，把冲击离子控制层104s形成在基底化合物半导体层103s与基底化合物半导体层103t之间。
根据该结构，由于能够更高精度地控制冲击离子控制层104，所以能够容易且高精度地控制冲击离子化现象的发生。从电场控制性和制膜控制性的观点出发，优选冲击离子控制层104f、基底化合物半导体层103s、冲击离子控制层104s的各膜厚度相等。
如上所述，半导体装置100具备：在划定沟道化合物半导体层106的一部分上形成的栅极绝缘膜113g、在栅极绝缘膜113g上形成的栅极电极114、配置在栅极电极114一侧的源极电极111、在栅极电极114的另一侧而与源极电极111相对配置的漏极电极112。
根据该结构，半导体装置100(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极114对应的沟道发生冲击离子化现象之前，能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置100能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的在沟道的空穴蓄积，实现正常的动作特性。
与基底化合物半导体层103f的膜厚度相比，当基底化合物半导体层103t的膜厚度厚时，则电场在基底化合物半导体层103t扩展而电场强度降低，冲击离子化现象难以在漏极区域的附近发生。
因此，优选与将冲击离子控制层104(冲击离子控制层104f、冲击离子控制层104s)配置在基底化合物半导体层103f与基底化合物半导体层103t的正中间相比，优选将冲击离子控制层104(冲击离子控制层104f、冲击离子控制层104s)配置在更靠近划定沟道化合物半导体层106侧。
本实施例中，基底化合物半导体层103f的膜厚度是3μm，基底化合物半导体层103t的膜厚度是1μm，冲击离子控制层104f、基底化合物半导体层103s、冲击离子控制层104s各自的膜厚度是50n m。且是冲击离子控制层104f被基底化合物半导体层103f和基底化合物半导体层103s夹住、冲击离子控制层104s被基底化合物半导体层103s和基底化合物半导体层103t夹住的结构。
即、优选把冲击离子控制层104配置在比基底化合物半导体层103的层积范围(层积范围的厚度Tst＝3μm+50n m+50n m+50n m+1μm＝4.15μm)的正中间(层积范围中距离端部约2μm的位置)更靠近划定沟道化合物半导体层106侧。
根据该结构，抑制被配置在划定沟道化合物半导体层106侧的基底化合物半导体层103t的电场强度的降低，例如能够在场效应晶体管的漏极区域附近可靠地发生冲击离子化现象，所以能够容易地实现具有正常动作特性的半导体装置100。
把基底化合物半导体层103f的膜厚度和基底化合物半导体层103s的膜厚度和基底化合物半导体层103t的膜厚度相加的厚度(4μm)形成为产生必要的电场强度所需要的厚度。当相对必要的厚度而基底化合物半导体层103的厚度不足时，则由冲击离子化现象而产生的空穴与栅极绝缘膜113g冲撞而不能到达源极区域，难以发挥冲击离子控制层104(冲击离子控制层104f、冲击离子控制层104s)的作用。
半导体装置100中，第一化合物半导体(基底化合物半导体层103)是GaN。因此，禁带宽度比GaN的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)能够用作冲击离子控制层104。
即、在半导体装置100中，第一化合物半导体(基底化合物半导体层103f、基底化合物半导体层103s、基底化合物半导体层103t)是GaN，构成冲击离子控制层104(冲击离子控制层104f、冲击离子控制层104s)的第三化合物半导体是InGaN。利用该结构，能够容易且高精度地形成基底化合物半导体层103和冲击离子控制层104。
中间层105和划定沟道化合物半导体层106相对基底化合物半导体层103(基底化合物半导体层103t)构成异质结HJ。即、划定沟道化合物半导体层106对于在基底化合物半导体层103(基底化合物半导体层103t)中形成的二维电子气层2DEG是成为势垒的势垒层。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置100。
基底化合物半导体层103(基底化合物半导体层103t)由GaN形成，中间层105由AlN形成，划定沟道化合物半导体层106由AlGaN(Al0.2Ga0.8N)形成。GaN(基底化合物半导体层103)的禁带宽度比AlN(中间层105)和AlGaN(划定沟道化合物半导体层106)的禁带宽度小。因此，划定沟道化合物半导体层106具有在基底化合物半导体层103t中形成二维电子气层2DEG时作为势垒的势垒层的功能。
二维电子气层2DEG在基底化合物半导体层103t中被形成在基底化合物半导体层103t与中间层105(划定沟道化合物半导体层106)的界面侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成基底化合物半导体层103(基底化合物半导体层103t)的GaN层中。
通过在对于基底化合物半导体层103t构成异质结HJ的中间层105上层积划定沟道化合物半导体层106(势垒层)，能够产生基于自发极化和压电极化的电场，在基底化合物半导体层103t中与划定沟道化合物半导体层106的界面侧形成二维电子气层2DEG。且通过层积盖层109而能够控制表面状态和界限值。
冲击离子控制层104与异质结HJ(二维电子气层2DEG)的间隔优选是在0.2μm到1.0μm的范围。根据该结构，由于能够抑制起因于冲击离子控制层104的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置100。
在冲击离子控制层104与异质结HJ的间隔比0.2μm小时，则冲击离子控制层104与漏极区域(漏极电极112)过于接近，冲击离子控制层104有可能成为电流泄漏源。在冲击离子控制层104与异质结HJ的间隔比1.0μm大时，则冲击离子控制层104与漏极区域(漏极电极112)过于分离，冲击离子控制层104有可能不能发挥充分的作用。
如上所述，本实施例的半导体装置100中，优选第一化合物半导体、第二化合物半导体和第三化合物半导体由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性，能够制作具有优良特性的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，而是能够采用氮化物半导体以外的化合物半导体。
本实施例的结构要素在能够适用于其他实施例的范围内而能够适当组合。
<实施例6>
根据图15来说明本实施例的半导体装置。由于冲击离子化现象的发生和作用与实施例1至实施例5中说明的内容相同，且基本结构与半导体装置20、半导体装置40、半导体装置60、半导体装置100相同，所以主要说明不同的事项。
图15是示意性地表示本发明实施例6的半导体装置的概略结构的示意性剖视图。
本实施例的半导体装置120作为一例例如是化合物半导体MOS结构的场效应晶体管。
如以下所说明的，本实施例的半导体装置120是实施例2的半导体装置40的变形例。半导体装置40中，作为基底化合物半导体层43(基底化合物半导体层43s)具备GaN层，作为中间层45具备AlN层，在中间层45上层积划定沟道化合物半导体层46(AlGaN层)和盖层(GaN层)49。与此相对，本实施例的半导体装置120中，作为基底化合物半导体层123(基底化合物半导体层123s)具备GaN层，且层积划定沟道化合物半导体层126(AlGaN层)和盖层129(GaN层)。即，是没有中间层45的形态。
半导体装置120具备相对基板121顺序层积的缓冲层122、基底化合物半导体层123f(基底化合物半导体层123)、冲击离子控制层124、基底化合物半导体层123s(基底化合物半导体层123)、划定沟道化合物半导体层126、盖层129。
以下，在不需要特别区分基底化合物半导体层123f和基底化合物半导体层123s时，有时仅仅称为基底化合物半导体层123。
基板121是晶面取向(0001)的蓝宝石基板，缓冲层122是膜厚度20nm的GaN缓冲层，基底化合物半导体层123f是膜厚度3μm的GaN层，冲击离子控制层124是膜厚度50n m的In0.1Ga0.9N层，基底化合物半导体层123s是膜厚度1μm的GaN层，划定沟道化合物半导体层126是膜厚度20nm的Al0.2Ga0.8N层，盖层129是膜厚度1n m的GaN层。
即、本实施例的半导体装置120具备：基板121、层积在基板121上且构成基底的基底化合物半导体层123(基底化合物半导体层123f和基底化合物半导体层123s)、层积在基底化合物半导体层123上且划定沟道的划定沟道化合物半导体层126。
半导体装置120具备在基底化合物半导体层123的层积范围(层积范围的厚度Tst)内层积且控制冲击离子化现象发生位置的冲击离子控制层124。基底化合物半导体层123由第一化合物半导体(GaN)形成，划定沟道化合物半导体层126由第二化合物半导体(AlGaN)形成，冲击离子控制层124由禁带宽度比第一化合物半导体(GaN)的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)形成。
因此，半导体装置120能够容易且高精度地控制冲击离子化现象的发生位置，能够高效率地吸收产生的电子、空穴。即、在漏极电极132的附近由于冲击离子化现象而产生的空穴沿缓冲层122与基底化合物半导体层123f的界面向源极电极131侧迁移，并被源极电极131吸收。由于冲击离子化现象而产生的电子朝向漏极电极132迁移而被吸收。
即、能够抑制由冲击离子化现象而产生的电子、空穴对于载体信号的影响，实现正常的动作特性和高可靠性。
半导体装置120中形成有与盖层129接合(欧姆接触)的源极电极131和漏极电极132。因此，在与源极电极131和漏极电极132对应的划定沟道化合物半导体层126、盖层129中构成有源极区域和漏极区域。在源极电极131与漏极电极132之间在盖层129上层积形成有栅极绝缘膜133g，在栅极绝缘膜133g上重叠地形成栅极电极134。
栅极绝缘膜133g由膜厚度20n m的SiO2形成，栅极电极134由在膜厚度50n m的Ni上重叠膜厚度50n m的Au而形成，是MOS型。即、把半导体装置120设定为横型MOS场效应晶体管。
在源极电极131、漏极电极132、栅极电极134之间形成有覆盖并保护盖层129(半导体装置120)的表面保护膜136。表面保护膜136是使用等离子CVD而沉积的SiNx，折射率例如是2.0。
源极电极131、漏极电极132、栅极绝缘膜133g、栅极电极134、表面保护膜136等能够与实施例1至实施例5同样地形成，省略详细的说明。
如上所述，半导体装置120具备：在划定沟道化合物半导体层126的一部分上形成的栅极绝缘膜133g、在栅极绝缘膜133g上对应形成的栅极电极134、配置在栅极电极134一侧的源极电极131、在栅极电极134的另一侧而与源极电极131相对配置的漏极电极132。
根据该结构，半导体装置120(场效应晶体管)控制横型场效应晶体管的冲击离子化现象的发生位置，在与栅极电极134对应的沟道发生冲击离子化现象之前，能够使冲击离子化现象在漏极区域附近发生。因此，由于半导体装置120能够利用漏极/源极来吸收在漏极区域附近产生的电子/空穴，所以能够防止由冲击离子化现象引起的空穴在沟道的蓄积，实现正常的动作特性。
与基底化合物半导体层123f的膜厚度相比，当基底化合物半导体层123s的膜厚度厚时，则电场在基底化合物半导体层123s扩展而电场强度降低，冲击离子化现象难以在漏极区域的附近发生。
因此，优选与将冲击离子控制层124配置在基底化合物半导体层123f与基底化合物半导体层123s的正中间相比，优选将冲击离子控制层124配置在更靠近划定沟道化合物半导体层126侧。
本实施例中，基底化合物半导体层123f的膜厚度是3μm，基底化合物半导体层123s的膜厚度是1μm，膜厚度50n m的冲击离子控制层124是被基底化合物半导体层123f和基底化合物半导体层123s夹住的结构。
即、优选把冲击离子控制层124配置在比基底化合物半导体层123的层积范围(层积范围的厚度Tst＝3μm+50n m+1μm＝4.05μm)的正中间(层积范围中距离端部约2μm的位置)更靠近划定沟道化合物半导体层126侧。
根据该结构，抑制被配置在划定沟道化合物半导体层126侧的基底化合物半导体层123s的电场强度降低，例如能够在场效应晶体管的漏极区域附近可靠地发生冲击离子化现象，所以能够容易实现具有正常动作特性的半导体装置120。
把基底化合物半导体层123f的膜厚度和基底化合物半导体层123s的膜厚度相加的厚度(4μm)形成为产生必要的电场强度所需要的厚度。当相对必要的厚度而基底化合物半导体层123的厚度不足时，则由冲击离子化现象而产生的空穴与栅极绝缘膜133g冲撞而不能到达源极区域，难以发挥冲击离子控制层124的作用。
半导体装置120中，第一化合物半导体(基底化合物半导体层123)是GaN。因此，禁带宽度比GaN的禁带宽度小的第三化合物半导体(InGaN，例如In0.1Ga0.9N)能够用作冲击离子控制层124。
即、在半导体装置120中，第一化合物半导体(基底化合物半导体层123f、基底化合物半导体层123s)是GaN，构成冲击离子控制层124的第三化合物半导体是InGaN。利用该结构，能够容易且高精度地形成基底化合物半导体层123和冲击离子控制层124。
划定沟道化合物半导体层126对于基底化合物半导体层123(基底化合物半导体层123s)构成异质结HJ。即、划定沟道化合物半导体层126是对于在基底化合物半导体层123(基底化合物半导体层123s)中形成的二维电子气层2DEG成为势垒的势垒层。利用该结构，能够容易形成高密度的二维电子气层2DEG，能够制造以高频大功率动作的半导体装置120。
基底化合物半导体层123(基底化合物半导体层123s)由GaN形成，划定沟道化合物半导体层126由AlGaN形成。GaN(基底化合物半导体层123)的禁带宽度比AlGaN(划定沟道化合物半导体层126)的禁带宽度小。因此，划定沟道化合物半导体层126具有在基底化合物半导体层123s中形成二维电子气层2DEG时作为势垒的势垒层的功能。
二维电子气层2DEG在基底化合物半导体层123s中被形成在基底化合物半导体层123s与划定沟道化合物半导体层126的边界侧。即、能够容易地把作为沟道的二维电子气层2DEG形成在构成基底化合物半导体层123(基底化合物半导体层123s)的GaN层中。
通过层积对于基底化合物半导体层123s构成异质结HJ的划定沟道化合物半导体层126(势垒层)，能够产生基于自发极化和压电极化的电场，在基底化合物半导体层123s(基底化合物半导体层123)中与划定沟道化合物半导体层126的边界侧形成二维电子气层2DEG。且通过层积盖层129而能够控制表面状态和界限值。
冲击离子控制层124与异质结HJ的间隔优选是在0.2μm到1.0μm的范围。根据该结构，由于能够抑制起因于冲击离子控制层124的泄漏电流的发生，有效地吸收由冲击离子化现象所引起的电子、空穴，所以能够制作具有稳定动作特性的半导体装置120。
在冲击离子控制层124与异质结HJ的间隔比0.2μm小时，则冲击离子控制层124与漏极区域(漏极电极132)过于接近而冲击离子控制层124有可能成为电流泄漏源。在冲击离子控制层124与异质结HJ的间隔比1.0μm大时，则冲击离子控制层124与漏极区域(漏极电极132)过于分离而冲击离子控制层124有可能无法发挥足够的作用。
如上所述，本实施例的半导体装置120中，优选第一化合物半导体、第二化合物半导体和第三化合物半导体由氮化物半导体构成。利用该结构，能够体现氮化物半导体的优良特性，能够制作具有优良特性的半导体装置。且第一化合物半导体、第二化合物半导体和第三化合物半导体并不限于氮化物半导体，而是能够采用氮化物半导体以外的化合物半导体。
本实施例的结构要素在能够适用于其他实施例的范围内而能够适当组合。
以上，参照附图说明了本发明的实施例1至实施例6，但本发明并不被以上的例示和说明的内容所限定。
本发明能够不脱离其精神或主要特点地以其他各种形式实施。因此，上述实施例在所有方面上不过是单纯的例示，而不是限定性解释。本发明的范围由权利要求的范围来表示而不受说明书正文的任何约束。且属于专利要求范围内的等同范围内的变形和变更也都包括在本发明的范围中。
本申请基于2009年6月11日在日本提交的专利申请特愿第2009-140271号而主张优先权。通过该声明其所有内容被包含在在本申请中。

Claims (19)

1.一种半导体装置，其具备：基板、层积在该基板上并构成基底的基底化合物半导体层、层积在该基底化合物半导体层上并划定沟道的划定沟道化合物半导体层；其特征在于，
具备在所述基底化合物半导体层的层积范围内层积并控制冲击离子化现象的发生位置的冲击离子控制层，
所述基底化合物半导体层由第一化合物半导体形成，所述划定沟道化合物半导体层由第二化合物半导体形成，所述冲击离子控制层由禁带宽度比所述第一化合物半导体的禁带宽度小的第三化合物半导体形成。
2.如权利要求1所述的半导体装置，其特征在于，
在所述基底化合物半导体层的层积范围内，所述冲击离子控制层形成有多层。
3.如权利要求1所述的半导体装置，其特征在于，
具备：在所述划定沟道化合物半导体层的一部分上形成的栅极绝缘膜、在该栅极绝缘膜上形成的栅极电极、在该栅极电极一侧配置的源极电极、在所述栅极电极的另一侧而与所述源极电极相对配置的漏极电极。
4.如权利要求2所述的半导体装置，其特征在于，
具备：在所述划定沟道化合物半导体层的一部分上形成的栅极绝缘膜、在该栅极绝缘膜上形成的栅极电极、在该栅极电极一侧配置的源极电极、在所述栅极电极的另一侧而与所述源极电极相对配置的漏极电极。
5.如权利要求1所述的半导体装置，其特征在于，
所述冲击离子控制层配置在比所述基底化合物半导体层的层积范围的正中间更靠所述划定沟道化合物半导体层侧。
6.如权利要求2所述的半导体装置，其特征在于，
所述冲击离子控制层配置在比所述基底化合物半导体层的层积范围的正中间更靠所述划定沟道化合物半导体层侧。
7.如权利要求3所述的半导体装置，其特征在于，
所述冲击离子控制层配置在比所述基底化合物半导体层的层积范围的正中间更靠所述划定沟道化合物半导体层侧。
8.如权利要求4所述的半导体装置，其特征在于，
所述冲击离子控制层配置在比所述基底化合物半导体层的层积范围的正中间更靠所述划定沟道化合物半导体层侧。
9.如权利要求1所述的半导体装置，其特征在于，
具备配置在所述基板与所述基底化合物半导体层之间且取得晶格匹配性的缓冲层，在所述基板是非绝缘性基板时，所述基底化合物半导体层的层积范围的厚度比所述缓冲层的厚度的一半大。
10.如权利要求1所述的半导体装置，其特征在于，
所述第一化合物半导体、所述第二化合物半导体和所述第三化合物半导体由氮化物半导体构成。
11.如权利要求10所述的半导体装置，其特征在于，
所述第一化合物半导体是AlGaN，所述第三化合物半导体是InGaN、GaN和与所述第一化合物半导体即AlGaN相比Al的混晶比小的AlGaN之中的任一种。
12.如权利要求10所述的半导体装置，其特征在于，
所述第一化合物半导体是GaN，所述第三化合物半导体是InGaN。
13.如权利要求3所述的半导体装置，其特征在于，
所述划定沟道化合物半导体层具备：形成有二维电子气层的沟道层和层积在所述沟道层上并相对所述二维电子气层成为势垒的势垒层。
14.如权利要求13所述的半导体装置，其特征在于，
所述沟道层是层积在所述基底化合物半导体层上的GaN层，所述势垒层是AlGaN层。
15.如权利要求10所述的半导体装置，其特征在于，
所述划定沟道化合物半导体层是相对形成在所述基底化合物半导体层中的二维电子气层成为势垒的势垒层。
16.如权利要求15所述的半导体装置，其特征在于，
所述基底化合物半导体层由AlGaN形成，所述势垒层由与形成所述基底化合物半导体层的AlGaN相比Al的混晶比大的AlGaN形成。
17.如权利要求15所述的半导体装置，其特征在于，
所述基底化合物半导体层由GaN形成，所述势垒层由AlGaN形成。
18.如权利要求13所述的半导体装置，其特征在于，
所述冲击离子控制层与所述二维电子气层的间隔在0.2μm到1.0μm的范围。
19.如权利要求18所述的半导体装置，其特征在于，
设置有由从表面到达所述二维电子气层的槽构成的凹部，在该凹部形成所述栅极绝缘膜。
CN201010202798.XA 2009-06-11 2010-06-11 半导体装置 Expired - Fee Related CN101924136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP140271/09 2009-06-11
JP2009140271A JP4794656B2 (ja) 2009-06-11 2009-06-11 半導体装置

Publications (2)

Publication Number Publication Date
CN101924136A true CN101924136A (zh) 2010-12-22
CN101924136B CN101924136B (zh) 2013-02-06

Family

ID=43305670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010202798.XA Expired - Fee Related CN101924136B (zh) 2009-06-11 2010-06-11 半导体装置

Country Status (3)

Country Link
US (2) US8288796B2 (zh)
JP (1) JP4794656B2 (zh)
CN (1) CN101924136B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637707A (zh) * 2011-02-09 2012-08-15 佳能株式会社 半导体装置的制造方法和固态图像拾取装置的制造方法
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法
CN107431021A (zh) * 2015-03-31 2017-12-01 夏普株式会社 氮化物半导体场效应晶体管

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP5703565B2 (ja) * 2010-01-12 2015-04-22 住友電気工業株式会社 化合物半導体装置
JP5654884B2 (ja) * 2011-01-26 2015-01-14 株式会社東芝 窒化物半導体装置の製造方法
CN103430294B (zh) * 2011-03-18 2016-11-09 富士通株式会社 化合物半导体装置及其制造方法
JP5597581B2 (ja) 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP6090764B2 (ja) * 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP5764543B2 (ja) * 2012-10-26 2015-08-19 古河電気工業株式会社 半導体装置
EP2933827B1 (en) * 2012-12-17 2021-09-15 Mitsubishi Electric Corporation Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein
US10164038B2 (en) * 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
CN103311288A (zh) * 2013-05-10 2013-09-18 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的凹槽栅极结构的igbt
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9806158B2 (en) * 2013-08-01 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
JP6193677B2 (ja) 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
JP6229501B2 (ja) 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP2015204359A (ja) * 2014-04-14 2015-11-16 株式会社豊田中央研究所 絶縁ゲート型窒化物半導体トランジスタ
US20180331235A1 (en) * 2017-05-12 2018-11-15 Gpower Semiconductor, Inc. Schottky diode and manufacturing method thereof
TWI661555B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
JP7065692B2 (ja) * 2018-05-29 2022-05-12 株式会社東芝 半導体装置
EP3754721A1 (en) * 2019-06-17 2020-12-23 Infineon Technologies AG Semiconductor device and method for fabricating a wafer
CN113203929B (zh) * 2021-04-23 2022-11-11 香港科技大学深圳研究院 氮化镓功率器件反偏压可靠性测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215930A (zh) * 1997-10-24 1999-05-05 日本电气株式会社 亚四分之一微米级硅－绝缘体的mos场效应晶体管
CN1497739A (zh) * 2002-10-17 2004-05-19 株式会社瑞萨科技 半导体装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2248966A (en) * 1990-10-19 1992-04-22 Philips Electronic Associated Field effect semiconductor devices
JP3428838B2 (ja) 1996-12-11 2003-07-22 古河電気工業株式会社 Ｍｉｓ型電界効果トランジスタ
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP4899077B2 (ja) * 2001-02-22 2012-03-21 富士通株式会社 Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
US6835969B1 (en) * 2003-06-26 2004-12-28 Raytheon Company Split-channel high electron mobility transistor (HEMT) device
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2008124353A (ja) * 2006-11-15 2008-05-29 Toshiba Corp 半導体装置の製造方法
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215930A (zh) * 1997-10-24 1999-05-05 日本电气株式会社 亚四分之一微米级硅－绝缘体的mos场效应晶体管
CN1497739A (zh) * 2002-10-17 2004-05-19 株式会社瑞萨科技 半导体装置及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637707A (zh) * 2011-02-09 2012-08-15 佳能株式会社 半导体装置的制造方法和固态图像拾取装置的制造方法
US8679922B2 (en) 2011-02-09 2014-03-25 Canon Kabushiki Kaisha Method of producing semiconductor device and method of producing solid-state image pickup device
CN102637707B (zh) * 2011-02-09 2014-10-15 佳能株式会社 半导体装置的制造方法和固态图像拾取装置的制造方法
CN107431021A (zh) * 2015-03-31 2017-12-01 夏普株式会社 氮化物半导体场效应晶体管
CN107431021B (zh) * 2015-03-31 2020-09-22 夏普株式会社 氮化物半导体场效应晶体管
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
US20100314663A1 (en) 2010-12-16
US8288796B2 (en) 2012-10-16
US20130009166A1 (en) 2013-01-10
JP4794656B2 (ja) 2011-10-19
CN101924136B (zh) 2013-02-06
JP2010287725A (ja) 2010-12-24
US8723224B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
CN101924136B (zh) 半导体装置
Hwang et al. 1.6 kV, 2.9 mΩ cm 2 normally-off p-GaN HEMT device
US9337332B2 (en) III-Nitride insulating-gate transistors with passivation
US9343542B2 (en) Method for fabricating enhancement mode transistor
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
US8962461B2 (en) GaN HEMTs and GaN diodes
US9214539B2 (en) Gallium nitride transistor with a hybrid aluminum oxide layer as a gate dielectric
JP2015115605A (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
US10651303B2 (en) High-electron-mobility transistor devices
US20110024798A1 (en) Semiconductor device and method for manufacturing same
JP5087240B2 (ja) 窒化物半導体装置の製造方法
JP2007019309A (ja) トランジスタ及びその動作方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
TW201633538A (zh) 半導體裝置
JP4815020B2 (ja) 窒化物半導体装置
JP5384029B2 (ja) Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
JP2011142358A (ja) 窒化物半導体装置
US20160284831A1 (en) Semiconductor device and method for manufacturing the same
US11282950B2 (en) Method for manufacturing semiconductor device
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
JP5208439B2 (ja) 窒化物半導体装置
CN109712888A (zh) GaNHEMT器件及其制造方法
EP3053196A1 (en) Field effect transistor and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20200611