JP4899077B2 - Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ - Google Patents
Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ Download PDFInfo
- Publication number
- JP4899077B2 JP4899077B2 JP2001047280A JP2001047280A JP4899077B2 JP 4899077 B2 JP4899077 B2 JP 4899077B2 JP 2001047280 A JP2001047280 A JP 2001047280A JP 2001047280 A JP2001047280 A JP 2001047280A JP 4899077 B2 JP4899077 B2 JP 4899077B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- channel
- inp
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 150000001875 compounds Chemical class 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title description 3
- 239000000203 mixture Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 20
- 229910021478 group 5 element Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 21
- 229910052785 arsenic Inorganic materials 0.000 description 18
- 230000005684 electric field Effects 0.000 description 18
- 229910052738 indium Inorganic materials 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，III−V族化合物半導体を利用した電界効果トランジスタに関し，特に，インパクトイオン化現象を抑制することができる高電子移動度トランジスタに関する。
【０００２】
【従来の技術】
III−V族化合物半導体を利用した電界効果トランジスタの一種である，高電子移動度トランジスタ（HEMT）は，不純物を含有する電子供給層と不純物を含有しないチャネル層とが積層され，チャネル層内に二次元電子ガスを発生させ，その電子が不純物を含有しないチャネル層を走行することにより高速特性を有する。かかるＨＥＭＴは，その高速特性から，通信システムにおける増幅器などに広く利用されている。
【０００３】
従来のＨＥＭＴにおいて，電子が走行するチャネル層にIn1-xGaxAs層を採用することにより， In1-xGaxAsによる高い二次元電子ガス濃度と高い電子移動度を利用して，より高性能にしたものが提案されている。かかるＨＥＭＴは，ＩｎＰ基板表面に，ＩｎＰに格子整合するIII−V族の化合物半導体層を積層して構成される。この場合のIn1-xGaxAsの組成比はｘ＝0.47である。一般に基板上に積層される層の格子定数が基板のそれと大きな差異がない場合、シュードモルフィック構造と呼ばれる。但し、積層される結晶層の格子が基板からずれていても、その結晶層の膜厚が臨界膜厚以下の場合は、結晶層の特性を損なわずに結晶成長を行うことができる。かかる場合は、上記のIn1-xGaxAsの組成比はｘ＝0.47に限定されない。
【０００４】
図５は，従来のIn1-xGaxAs層をチャネル層に利用したＨＥＭＴの構成図である。かかるＩｎＰ系のＨＥＭＴでは，半絶縁性のＩｎＰ基板101上に，ＩｎＰにほぼ格子整合するＩ型（intrinsic：ノンドープ）のIn1-yAlyAsバッファ層102，Ｉ型のIn1-xGaxAsチャネル層104，Ｉ型のIn1-yAlyAs スペーサ層105，Ｓｉなどの不純物を含むＮ型のIn1-yAlyAs 電子供給層106が積層される。電子供給層106の上には，Ｉ型のIn1-yAlyAs 障壁層107とキャップ層108が積層され，キャップ層108上にソース，ドレイン電極となるオーミック電極109が，障壁層107上にゲート電極110がそれぞれ形成される。
【０００５】
ＩｎＰに格子整合するIn1-xGaxAsチャネル層104は，同じく格子整合するn- In1-yAlyAs 電子供給層105との界面において，伝導帯の底のエネルギーレベルの差を大きくすることができ，それに伴いチャネル層104内に発生する二次元電子ガス層の濃度を高くすることができる。高い二次元電子ガス層は，ドレイン電流を大きくすることができ，トランジスタの電流駆動能力を高くすることができる。更に， In1-xGaxAsチャネル層104自体が，高い電子移動度を有するので，ドレイン・ソース間電圧が低い低電界においてもドレイン電流の立ち上がりを急峻にでき，高速応答を実現することができる。
【０００６】
しかしながら，かかるＩｎＰ系のＨＥＭＴは，高温での通電試験においてドレイン抵抗が増加するという問題点を有する。この理由は，前述の通り高速特性に寄与しているIn1-xGaxAsチャネル層のエネルギーバンドギャップが小さく，従って，高電界が印加された時のインパクトイオン化率が高くなり，インパクトイオン化により生成される電子と正孔の対により，ドレインに余剰電流が発生し，ドレイン抵抗が劣化することが原因と推定される。このインパクトイオン化による余剰電流は，HEMTの電流・電圧特性において，ドレインコンダクタンスの増大として観測され，回路設計上大きな問題になっている。ドレインコンダクタンスの増大は、トランジスタのＩ−Ｖ特性においてキンク（kink）となって現れる。
【０００７】
かかるキンクを抑制するために，チャネル層としてIn1-xGaxAs1-yPy層を利用したHEMTが提案されている。例えば，特開平6-236898号公報には，ＩｎＰ基板上にIn1-xGaxAs1-yPyチャネル層とIn1-yAlyAs 電子供給層を積層したHEMTが提案されている。更に，そのIn1-xGaxAs1-yPyチャネル層における二次元電子ガス濃度の低下を回避するために，チャネル層をIn1-xGaxAsとIn1-xGaxAs1-yPyの２層構造にすることが提案されている。
【０００８】
図６は，従来のIn1-xGaxAsとIn1-xGaxAs1-yPyの二層チャネル層を利用したHEMTの構成図である。図５と同じ層には同じ番号を与えている。図６のHEMTが図５と異なるところは，チャネル層として，バッファ層102上に形成されるＩ型（ノンドープ）のIn1-xGaxAs1-yPyチャネル層103に加えて，Ｉ型（ノンドープ）のIn1-xGaxAsチャネル層104が形成されている点である。このようにチャネル層をノンドープのIn1-xGaxAs1-yPy層とIn1-xGaxAsにすることにより，電子供給層106側にはバンドギャップが狭く電子供給層との界面により高い伝導帯のエネルギー差を形成するIn1-xGaxAs層を設けて，その二次元電子ガス濃度を高くし，バッファ層102側にはインパクトイオン化率が低いIn1-xGaxAs1-yPy層を設けている。
【０００９】
【発明が解決しようとする課題】
しかしながら，図５，６のHEMT構造において，素子間分離のために，キャップ層108からバッファ層102に至る分離溝を形成しなければならない。かかる分離溝の形成は，通常ウエットエッチングにより形成される。その場合，図６に示したチャネル層にIn1-xGaxAs1-yPy層を使用すると，V族の半導体にAsのみを使用する他の層と異なるウエットエッチング工程が必要になる。一般に，V族の半導体としてＰが使用される化合物半導体層は，Ｐを含まない化合物半導体層とは異なるウエットエッチング工程が必要である。従って，図６に示した従来のHEMT構造は，素子分離形成工程が複雑化して実際の量産品としては不適切である。
【００１０】
更に，In1-xGaxAs1-yPy層は，ＩｎＰ基板に格子整合させるために，その成長時において，III族元素の組成比ｘとV族元素の組成比ｙとを同時に制御することが必要になる。しかも，V族の混晶を成長することは一般に困難である。
【００１１】
そこで，本発明の目的は，製造工程が簡素化でき，更に，低電界で高い電子移動度を有し，高電界でインパクトイオン化が抑制されたチャネル層を有する高電子移動度トランジスタ（HEMT）を提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために，本発明の一つの側面は，III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，ＩｎＰ基板上にバッファ層を介して積層されたノンドープの第２のチャネル層と，前記第２のチャネル層上に積層されたノンドープの第１のチャネル層と，前記第１のチャネル層上に積層された不純物ドープの電子供給層とを有することを特徴とする。そして，第１のチャネル層はIn1-xGaxAsからなり，界面において前記電子供給層より低い伝導帯のエネルギーレベルを有し，前記第２のチャネル層はＰ以外のV族を使用したIII−V族化合物半導体からなり，第１のチャネル層より高い伝導帯のエネルギーレベルを有し且つ第１のチャネル層より広いバンドギャップを有する。
【００１３】
上記の発明において，より好ましい態様は，前記電子供給層がIn1-yAlyAsからなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)xAsからなり，バッファ層がIn1-yAlyAs からなる。かかる組合せにおいては，In1-xGaxAsの第１のチャネル層とＮ型In1-yAlyAs の電子供給層との間に十分な伝導帯のエネルギーレベルの差を形成することができ，二次元電子ガス濃度を高くすることができると共に，In1-xGaxAsの高い電子移動度により低電界での高速特性を可能にする。
【００１４】
更に，In1-xGaxAsの第１のチャネル層に加えて，バッファ層側にIn1-x (Al1-z Gaz)xAsの第２のチャネル層を形成しているので，高電界でのインパクトイオン化によるドレインコンダクタンスの増大を防止することができる。つまり，高電界では走行する電子の多くが第２のチャネル層を走行するので，In1-xGaxAsの第１のチャネル層のみが形成される場合よりもインパクトイオン化現象が抑制される。
【００１５】
更に，上記組合せでは，ＩｎＰ基板上に形成されるバッファ層，第１及び第２のチャネル層，電子供給層が全て，V族の半導体としてＰを含まないでAsのみが利用されているので，素子分離溝を形成する工程を簡素化することができる。また，第２のチャネル層の成長も簡素化することができる。なお，V族の半導体として，Asにアンチモン（Ｓｂ）を含有させても良い。
【００１６】
上記の組合せにおいて，In1-x (Al1-z Gaz)xAsの第２のチャネル層のAlの組成比（1-z）が0.1〜0.5程度の範囲になることが好ましい。Alの組成比が余り高いとIn1-yAlyAs のバッファ層の組成に近くなり，第２のチャネル層がバッファ層との界面に伝導帯エネルギーのギャップを形成することができなくなる。その結果、第１チャネル層内に２つ以上の量子準位が形成されやすくなる。また，Alの組成が余り低いとIn1-xGaxAsの第１のチャネル層の組成に近くなり，インパクトイオン化を抑制することができなくなる。このように，第２のチャネル層は，In1-xGaxAsの第１のチャネル層にIII族のAlを含有させることで，ＩｎＰ基板との格子整合を維持しつつ第１のチャネル層よりバンドギャップが広く，第１のチャネル層とバッファ層との中間の伝導帯エネルギーレベルを有することができる。すなわち、第１チャネル層In0.53Ga0.47Asと第２チャネル層In0.53 (Al1-z Gaz)0.47Asの組合せになる。
【００１７】
上記の発明において，好ましくは，第１，第２のチャネル層が離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成される。かかる膜厚に制御されれば，ドレイン・ソース間が低電界の間は，電子が第１のチャネル層内の第１の量子準位に主に分布し，より高い電界の間は，電子が第１及び第２のチャネル層内の第２の量子準位にも分布する。従って，低電界では，電子が主にIn1-xGaxAsの第１のチャネル層内を走行し，高電界では，電子がIn1-x (Al1-z Gaz)xAsの第２のチャネル層内にも走行する。その結果，低電界での高電子移動度と，高電界での低インパクトイオン化率とを同時に達成することができる。
【００１８】
上記の量子化を達成するためには，例えばIn1-xGaxAsの第１のチャネル層の膜厚を３〜７nmに，In1-x (Al1-z Gaz)xAsの第２のチャネル層を１０〜２０nmにすることが望ましい。
【００１９】
上記の発明において，別の態様では，電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-x2Gax2Asからなり，バッファ層がIn1-yAlyAs からなる。この別の態様では，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-x2Gax2Asからなり，バッファ層のIn1-yAlyAs と必ずしも格子定数は整合しないが，格子定数が転位しない程度の臨界膜厚以下で成長させれば，ＩｎＰに格子整合するIn1-xGaxAsの第１のチャネル層よりバンドギャップが広く伝導帯エネルギーレベルが高い第２のチャネル層を実現することができる。しかも，かかる第２のチャネル層は，V族の半導体にＰを含まないので，素子間分離溝形成工程を簡単化することができる。
【００２０】
【発明の実施の形態】
以下，図面を参照して本発明の実施の形態例を説明する。しかしながら，本発明の保護範囲は，以下の実施の形態例に限定されるものではなく，特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２１】
図１は，本実施の形態例のHEMTの構成図である。図１には，２個のHEMTが並べて形成され，それらの間に表面からバッファ層２に至る素子間分離溝１１が形成されている。本実施の形態例におけるHEMTは，半導体絶縁性のＩｎＰ基板１上に，ノンドープ（Ｉ型）のIn1-yAlyAs バッファ層２を例えば２００nmの膜厚に，ノンドープのIn1-x (Al1-z Gaz)xAs第２チャネル層３を例えば１０nmの膜厚に，ノンドープのIn1-xGaxAs第１チャネル層４を例えば５nmの膜厚に，ノンドープのIn1-yAlyAs スペーサ層５を例えば３nmの膜厚に，Siを５×１０18／cm3ドーピングしたｎ型In1-yAlyAs 電子供給層６を例えば７nmの膜厚に，そして，ノンドープのIn1-yAlyAs 障壁層７を例えば１０nmの膜厚に，順次形成する。成長方法は，MOCVD法が適切である。
【００２２】
これらのバッファ層２から障壁層７までは，全てＩｎＰ基板に格子整合するようにそれぞれのIII−V族元素の組成比が選択されている。従って，バッファ層２，スペーサ層５，電子供給層６及び障壁層７はIn0.52Al0.48As，第１のチャネル層はIn0.53Ga0.47Asが好ましい。そして，第２のチャネル層In1-x (Al1-Z GaZ)xAsは，Inの組成(1-x)は0.53〜0.52，AlとGaの合計の組成比ｘは0.47〜0.48，AlとGaのうちのAlの組成比(1-z)は0.05〜0.5の範囲が好ましい。このGaに対するAlの組成比については，後述する。
【００２３】
トランジスタを形成するために，障壁層７上にInP／In0.52Al0.48As／In0.53Ga0.47Asの３層構造のキャップ層８が更に積層される。
【００２４】
ＩｎＰ基板１上に，上記のバッファ層２，第２チャネル層３，第１チャネル層４，スペーサ層５，電子供給層６，障壁層７及びキャップ層８を積層した後に，通常のリソグラフィ工程により，表面からバッファ層２の途中まで至る素子間分離溝１１が形成される。図中は分離溝１１がバッファ層２全体を貫通しているが，バッファ層２の途中で終端するのが好ましい。この素子間分離溝１１は，燐酸，過酸化水素水，水の混合液からなるウエットエッチング法によりキャップ層８のIn0.53Ga0.47As ／In0.52Al0.48Asを除去し、次に、塩酸、燐酸の混合液からなるウエットエッチング法で、キャップ層８のInPを除去し、更に、燐酸，過酸化水素水，水の混合液からなるウエットエッチング法により、バッファ層までの残りの膜を除去することで形成される。このエッチング工程では，キャップ層８のInPを除いて全ての層２〜８のV族元素がAsだけであり，Ｐが含まれていない。従って，上記のエッチング液を利用して，簡単なエッチング工程で素子間分離溝１１を形成することができる。
【００２５】
次に，ゲート電極１０を囲むリセス予定領域以外を，周知のリソグラフィ法によりマスクし，キャップ層８の一部を，例えば，前述と同様のリン酸，過酸化水素水，水の混合液でエッチングし，In1-yAlyAs 障壁層７の直上のInPストッパ層を露出する。そして，残ったキャップ層８上にオーミック電極９を，例えばＴｉ／Ｐｔ／Ａｕ三層構造で，マスクパターニング，蒸着，リフトオフ法で形成する。その後，InPストッパ層上に，例えばＡｌからなるゲート電極１０をマスクパターニング，蒸着，リフトオフ法で形成する。InPストッパ層はエッチングで除去することも可能である。そのエッチングには，塩酸とリン酸の混合液によるウエットエッチングを使用する。InPストッパ層が除去される場合は，ゲート電極１０は障壁層７に直接接続される。
【００２６】
上記のHEMT構造では，バッファ層２から障壁層７まで第２のチャネル層３も含めて，V族元素がAsのみで構成される。従って，MOCVD法でこれらの層を成長させる場合，III族元素の組成比の制御が簡単になる。例えば，バッファ層２，スペーサ層５，電子供給層６，障壁層７は，In1-yAlyAs （y≒0.48）であるので，III族元素のInとAlとの間の組成比ｘのみを制御することで，ＩｎＰ基板に格子整合する膜を成長することができる。第１のチャネル層４のIn1-xGaxAs（ｘ≒0.47）も，III族元素のInとGaとの間の組成比ｘのみを制御することで，ＩｎＰ基板に格子整合する膜を成長することができる。更に，第２のチャネル層３のIn1-x (Al1-z Gaz)xAsは，III族元素のInと(Al1-z Gaz)との間の組成比ｘを制御すればよく，AlとGaとの間の組成比zは制御しなくても，ＩｎＰ基板に格子整合させることができる。但し，AlとGaの組成比zは，後述するとおりある程度の範囲に制御して，トランジスタの性能を高くする必要がある。
【００２７】
それに対して，図６で示した従来例では，第２のチャネル層103がIn1-xGaxAs1-yPyと，III族元素がInとGaであり，V族元素がAsとＰである。従って，両族の元素の組成比ｘ，ｙの両方を制御しながら成長する必要がある。しかも，V族元素を混晶させる成長は，比較的困難であり，その点からも，本実施の形態例におけるIn1-x (Al1-z Gaz)xAsを利用した第２のチャネル層のほうが実用的である。
【００２８】
図２は，本実施の形態例におけるHEMTのゲート電極１０から深さ方向に対する各層の伝導帯の底のエネルギーレベルを示す図である。図中，ゲート電極１０の下に積層された各層の番号２〜７が示される。電子供給層６とその上下のスペーサ層５，障壁層７は，いずれもIn1-yAlyAs （y≒0.48）であるので，電子親和力が比較的小さく，伝導帯の底のエネルギーレベルが高くなる。それに対して，第１のチャネル層４は，In1-xGaxAs（ｘ≒0.47）であり，電子供給層６やスペーサ層５に格子整合し，それらよりも電子親和力が大きく，伝導帯の底のエネルギーレベルが低くなる。
【００２９】
バッファ層２は，電子供給層６と同じIn1-yAlyAs （y≒0.48）であるので，電子親和力が比較的小さく，伝導帯の底のエネルギーレベルが高くなっている。それに対して，第２のチャネル層５の材料In1-x (Al1-z Gaz)xAsは，第１のチャネル層４の材料In1-xGaxAsにAl元素を追加することにより，格子整合を保ちつつ電子親和力がIn1-xGaxAs（ｘ≒0.47）とIn1-yAlyAs （y≒0.48）の中間に制御することができる。
【００３０】
そこで，前述のとおり，第２のチャネル層５のIn1-x (Al1-z Gaz)xAsのAl元素の組成を(1-z)＝0.05〜0.5程度に制御することで，格子整合を保ちつつ，第１のチャネル層４とバッファ層２との間の伝導帯の底のエネルギーレベルを有する層を得ることができる。しかも，この第２のチャネル層のIn1-x (Al1-z Gaz)xAsは，バンドギャップ（禁制帯の幅）が第１のチャネル層のIn1-xGaxAsよりも大きくすることができる。従って，第２のチャネル層のIn1-x (Al1-z Gaz)xAsは，第１のチャネル層のIn1-xGaxAsよりも，そのインパクトイオン化率が低くなる。なお，In1-x (Al1-z Gaz)xAs のAlの組成比を高くするほど，電子供給層６やバッファ層２のIn1-yAlyAs （y≒0.48）に近づくことが理解される。
【００３１】
第１及び第２のチャネル層４，３の膜厚は，量子化される程度に薄く形成される。その結果，これらのチャネル層４，３内には，エネルギー準位が離散的に発生する。図２に示される通り，本実施の形態例では，第１量子準位ｅ１が第１のチャネル層４内にのみ存在し，第２量子準位ｅ２が第１及び第２のチャネル層４，３内に存在するように，それぞれの膜厚と第２チャネル層３のAl元素の組成比が制御されている。図２の例は、Alの組成比が1-z＝0.2，第１チャネル層のIn1-xGaxAsが５nm，第２チャネル層のIn1-yAlyAsが１０nmの場合である。
【００３２】
本発明者らは，図１に示したHEMTについて試作しその特性を確認した。第１チャネル層４にIn1-xGaxAsを採用する理由の一つに，高い電子移動度と高い二次元電子ガス濃度とがある。高い二次元電子ガス濃度は，電流駆動能力を高くし，相互コンダクタンスを高くすることができる。そこで，第２チャネル層５としてIn1-x (Al1-z Gaz)xAsを追加したことで，上記の高い電子移動度と相互コンダクタンスが損なわれないようにすることが必要である。
【００３３】
図３は，本実施の形態例と従来例における電流電圧特性を示す図である。図３（１）が図１のHEMTにおける電流電圧特性であり，例えば，第２チャネル層のAl元素の組成を0.2程度にした例である。また，図３（２）が図５のHEMTにおける電流電圧特性である。いずれも，横軸がドレイン・ソース電圧ＶDS，縦軸がドレイン・ソース電流ＩDSを示し，それぞれゲート電圧を変えた場合のＶDS−ＩDS特性が示される。
【００３４】
図３（２）の従来例では，チャネル層がIn1-xGaxAsのみであり，ドレイン・ソース電圧ＶDSが高くなるとドレインに余剰電流が増加して，ドレイン・ソース電流ＩDSの傾きが急激に高くなり，ドレインコンダクタンスが高くなることが示される。それに対して，図３（１）の本実施の形態例では，チャネル層をIn1-xGaxAsとIn1-x (Al1-z Gaz)xAsの複合膜にしたことで，ドレイン・ソース電圧ＶDSが高くなっても，ドレインに余剰電流が発生せず，ドレイン・ソース電流の急激な上昇は見られなかった。
【００３５】
図３のように，第２チャネル層を追加することで，ドレインコンダクタンスを抑制することができることが理解される。以下に示す表は，上記の実施の形態例において，第２チャネル層のAl元素の組成比を変化させた時の電子移動度μ，相互コンダクタンスgm，ドレインコンダクタンスgdをそれぞれ測定した結果である。
【００３６】
【表１】
【００３７】
上記のHEMTの特性から明らかな通り，第２チャネル層のIn1-x (Al1-z Gaz)xAsを追加しても，Al元素の組成比が比較的低い場合は，電子移動度μの低下は比較的小さく抑えられる。また，トランジスタの電流駆動能力に直接関係する相互コンダクタンスgmについても，低下が比較的小さく抑えられている。それに対して，ドレインコンダクタンスgdの抑制は著しく，第２チャネル層を追加したことで，高電界でのインパクトイオン化現象が抑制されていることが判明した。
【００３８】
上記の表から，第２のチャネル層のAlの組成比は，0.05〜0.5程度が適切である。Al元素の組成比を0.1にしただけで，ドレインコンダクタンスgdが著しく低下しているので，組成比が0.05程度でも十分な効果があると予想される。また，Al元素の組成比を0.3にすると相互コンダクタンスgmの低下がある程度飽和していることがうかがえる。従って，Al元素の組成比を0.5程度まで上げても，相互コンダクタンスの低下を抑制しつつ，逆にドレインコンダクタンスgdを大幅に低下させることができる。
【００３９】
また，上記の表から，第２のチャネル層のAl元素の組成比は，0.1〜0.3であることがより好ましい。表に示される通り，この組成比の範囲であれば，第１のチャネル層のIn1-xGaxAsによる高い電子移動度と高い相互コンダクタンスをほとんど損なわずに，第２チャネル層のIn1-x (Al1-z Gaz)xAsによるドレインコンダクタンスの低下を実現できる。
【００４０】
図２に戻り，本実施の形態例のHEMTの動作について説明する。ゲート電極１０に正電圧を印加することで，電子供給層６内の電子がチャネル層４，３内に供給され，チャネル層内に二次元電子ガスが発生する。そして，ドレイン・ソース間電圧が低く低電界の領域では，電子は主に第１のチャネル層４内の第１量子準位ｅ１内に存在する。従って，低電界では，高い電子移動度を有するIn1-xGaxAsの第１のチャネル層４内を電子が走行することになる。従って，図５の従来例と同様の高速応答性が実現できる。
【００４１】
ドレイン・ソース間電圧が高く高電界の領域では，電子のエネルギーレベルが高くなり，電子は主に第２の量子準位ｅ２とに存在することになる。第２量子準位ｅ２は，バンドギャップが大きい第２のチャネル層３内に多く存在するので，インパクトイオン化現象は大幅に抑制される。
【００４２】
図１の実施の形態例において，第２のチャネル層の変形例として，V族元素としてアンチモンSbを混晶させても良い。アンチモンSbが混ざっていても，燐酸，過酸化水素，水の混合エッチング液でエッチングすることができ，素子分離溝形成のためのウエットエッチング工程を大幅に簡略化することができる。また，In1-x (Al1-z Gaz)x（As1-z2Sbz2）にしても，エネルギーギャップをIn1-xGaxAsより大きく，In1-yAlyAsより小さくすることができる。従って，かかる変形例では，MOCVD工程における制御は複雑になるが，素子分離溝のエッチング工程は簡単になる。
【００４３】
図４は，第２の実施の形態例におけるHEMTの構成図である。第２の実施の形態例では，第２チャネル層３の材料がIn1-xGaxAsであり，それ以外の構成は，図１の第１の実施の形態例と同じである。第２のチャネル層３のバンドギャップを第１のチャネル層４より大きくし，伝導帯の底のエネルギーレベルを第１のチャネル層４より高く，バッファ層２より低くするために，第２のチャネル層３のIn元素の組成比を第１のチャネル層４よりも少なくして，例えば0.35にしている。それに伴い，Ga元素の組成比は，0.65になっている。
【００４４】
第１のチャネル層４のIn0.53Ga0.47Asと第２のチャネル層３のIn0.35Ga0.65Asとは，格子整合しない。しかし，第２のチャネル層３の膜厚を，成長膜の格子定数が転位しない程度の臨界膜厚未満の厚みに制御することで，積層される結晶層の格子定数を整合させることができる。前述した第２のチャネル層３の膜厚を10〜20nmであれば，上記の臨界膜厚未満になる。
【００４５】
以上の通り，第２のチャネル層３としてIn0.35Ga0.65Asを使用することにより，第１の実施の形態例と同様に，素子間分離溝のエッチング工程を簡単化することができ，更に，MOCVD成長工程も簡単にすることができる。
【００４６】
以上，実施の形態例では，第２のチャネル層３として，In1-x (Al1-z Gaz)xAs，In1-x (Al1-z Gaz)x（As1-z2Sbz2），In0.35Ga0.65Asのいずれかであって，それぞれの元素の組成比は膜厚方向に一定であることを前提に説明した。しかし，本発明はそれに限定されず，第１のチャネル層４から伝導帯の底のエネルギーレベルから順次高くなるようなグレーテッド層にすることもできる。その場合は，In1-x (Al1-z Gaz)xAs，In1-x (Al1-z Gaz)x（As1-z2Sbz2）の場合は，Alの組成比が０から0.05〜0.5まで徐々に上昇する。また， In0.35Ga0.65Asの場合は，Inの組成を0.53から0.35まで徐々に下降する。或いは，第２のチャネル層３における伝導帯の底のエネルギーレベルが，階段状に順次高くなるようにしても良い。
【００４７】
また，実施の形態例では，電子供給層６と第１のチャネル層４との間にスペーサ層５を設けたが，スペーサ層５は設けなくても良い。
【００４８】
以上，実施の形態例をまとめると以下の付記の通りである。
（付記１）III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，
ＩｎＰ基板上にバッファ層を介して積層されたノンドープの第２のチャネル層と，
前記第２のチャネル層上に積層されたノンドープの第１のチャネル層と，
前記第１のチャネル層上に積層された不純物ドープの電子供給層とを有し，
前記第１のチャネル層はIn1-xGaxAsからなり，界面において前記電子供給層より低い伝導帯のエネルギーレベルを有し，
前記第２のチャネル層はＰ以外のV族を使用したIII−V族化合物半導体からなり，第１のチャネル層より高い伝導帯のエネルギーレベルを有し且つ第１のチャネル層より広いバンドギャップを有することを特徴とする高電子移動度トランジスタ。
（付記２）付記１において，
前記第１，第２のチャネル層が，離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成されることを特徴とする高電子移動度トランジスタ。
（付記３）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)xAsからなることを特徴とする高電子移動度トランジスタ。
（付記４）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)x（As1-z2Sbz2）からなることを特徴とする高電子移動度トランジスタ。
（付記５）付記３または４において，
前記第１のチャネル層の厚みが，3〜７nmであることを特徴とする高電子移動度トランジスタ。
（付記６）付記３または４において，
前記第２のチャネル層の厚みが，１０〜２０nmであることを特徴とする高電子移動度トランジスタ。
（付記７）付記３または４において，
前記第２のチャネル層のAl元素の組成比（1-z）が，0.05〜0.5であることを特徴とする高電子移動度トランジスタ。
（付記８）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-xGaxAsからなることを特徴とする高電子移動度トランジスタ。
（付記９）付記１または２において，
前記電子供給層から前記バッファ層に至る素子間分離溝が形成されていることを特徴とする高電子移動度トランジスタ。
（付記１０）III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，
ＩｎＰ基板上にバッファ層を介して積層され，ＩｎＰに格子整合するIn1-x (Al1-z Gaz)xAs（但し，Alの組成比（z-1）が0.05〜0.5）からなるノンドープの第２のチャネル層と，
前記第２のチャネル層上に積層され，ＩｎＰに格子整合するIn1-xGaxAsからなるノンドープの第１のチャネル層と，
前記第１のチャネル層上に積層され，ＩｎＰに格子整合するIn1-yAlyAs からなる不純物ドープの電子供給層とを有することを特徴とする高電子移動度トランジスタ。
（付記１１）付記１０において，
前記第１，第２のチャネル層が，離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成されることを特徴とする高電子移動度トランジスタ。
【００４９】
【発明の効果】
以上，本発明によれば，ＩｎＰ系のHEMTにおいて，高電界でのドレインコンダクタンスの上昇を抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態例のHEMTの構成図である。
【図２】本実施の形態例におけるHEMTのゲート電極１０から深さ方向に対する各層の伝導帯の底のエネルギーレベルを示す図である。
【図３】本実施の形態例と従来例における電流電圧特性を示す図である。
【図４】第２の実施の形態例におけるHEMTの構成図である。
【図５】従来のIn1-xGaxAs層をチャネル層に利用したＨＥＭＴの構成図である。
【図６】従来のIn1-xGaxAsとIn1-xGaxAs1-yPyの二層チャネル層を利用したHEMTの構成図である。
【符号の説明】
１ 半導体絶縁性基板
２ バッファ層
３ 第２のチャネル層
４ 第１のチャネル層
５ スペーサ層
６ 電子供給層
１１ 素子間分離溝
【発明の属する技術分野】
本発明は，III−V族化合物半導体を利用した電界効果トランジスタに関し，特に，インパクトイオン化現象を抑制することができる高電子移動度トランジスタに関する。
【０００２】
【従来の技術】
III−V族化合物半導体を利用した電界効果トランジスタの一種である，高電子移動度トランジスタ（HEMT）は，不純物を含有する電子供給層と不純物を含有しないチャネル層とが積層され，チャネル層内に二次元電子ガスを発生させ，その電子が不純物を含有しないチャネル層を走行することにより高速特性を有する。かかるＨＥＭＴは，その高速特性から，通信システムにおける増幅器などに広く利用されている。
【０００３】
従来のＨＥＭＴにおいて，電子が走行するチャネル層にIn1-xGaxAs層を採用することにより， In1-xGaxAsによる高い二次元電子ガス濃度と高い電子移動度を利用して，より高性能にしたものが提案されている。かかるＨＥＭＴは，ＩｎＰ基板表面に，ＩｎＰに格子整合するIII−V族の化合物半導体層を積層して構成される。この場合のIn1-xGaxAsの組成比はｘ＝0.47である。一般に基板上に積層される層の格子定数が基板のそれと大きな差異がない場合、シュードモルフィック構造と呼ばれる。但し、積層される結晶層の格子が基板からずれていても、その結晶層の膜厚が臨界膜厚以下の場合は、結晶層の特性を損なわずに結晶成長を行うことができる。かかる場合は、上記のIn1-xGaxAsの組成比はｘ＝0.47に限定されない。
【０００４】
図５は，従来のIn1-xGaxAs層をチャネル層に利用したＨＥＭＴの構成図である。かかるＩｎＰ系のＨＥＭＴでは，半絶縁性のＩｎＰ基板101上に，ＩｎＰにほぼ格子整合するＩ型（intrinsic：ノンドープ）のIn1-yAlyAsバッファ層102，Ｉ型のIn1-xGaxAsチャネル層104，Ｉ型のIn1-yAlyAs スペーサ層105，Ｓｉなどの不純物を含むＮ型のIn1-yAlyAs 電子供給層106が積層される。電子供給層106の上には，Ｉ型のIn1-yAlyAs 障壁層107とキャップ層108が積層され，キャップ層108上にソース，ドレイン電極となるオーミック電極109が，障壁層107上にゲート電極110がそれぞれ形成される。
【０００５】
ＩｎＰに格子整合するIn1-xGaxAsチャネル層104は，同じく格子整合するn- In1-yAlyAs 電子供給層105との界面において，伝導帯の底のエネルギーレベルの差を大きくすることができ，それに伴いチャネル層104内に発生する二次元電子ガス層の濃度を高くすることができる。高い二次元電子ガス層は，ドレイン電流を大きくすることができ，トランジスタの電流駆動能力を高くすることができる。更に， In1-xGaxAsチャネル層104自体が，高い電子移動度を有するので，ドレイン・ソース間電圧が低い低電界においてもドレイン電流の立ち上がりを急峻にでき，高速応答を実現することができる。
【０００６】
しかしながら，かかるＩｎＰ系のＨＥＭＴは，高温での通電試験においてドレイン抵抗が増加するという問題点を有する。この理由は，前述の通り高速特性に寄与しているIn1-xGaxAsチャネル層のエネルギーバンドギャップが小さく，従って，高電界が印加された時のインパクトイオン化率が高くなり，インパクトイオン化により生成される電子と正孔の対により，ドレインに余剰電流が発生し，ドレイン抵抗が劣化することが原因と推定される。このインパクトイオン化による余剰電流は，HEMTの電流・電圧特性において，ドレインコンダクタンスの増大として観測され，回路設計上大きな問題になっている。ドレインコンダクタンスの増大は、トランジスタのＩ−Ｖ特性においてキンク（kink）となって現れる。
【０００７】
かかるキンクを抑制するために，チャネル層としてIn1-xGaxAs1-yPy層を利用したHEMTが提案されている。例えば，特開平6-236898号公報には，ＩｎＰ基板上にIn1-xGaxAs1-yPyチャネル層とIn1-yAlyAs 電子供給層を積層したHEMTが提案されている。更に，そのIn1-xGaxAs1-yPyチャネル層における二次元電子ガス濃度の低下を回避するために，チャネル層をIn1-xGaxAsとIn1-xGaxAs1-yPyの２層構造にすることが提案されている。
【０００８】
図６は，従来のIn1-xGaxAsとIn1-xGaxAs1-yPyの二層チャネル層を利用したHEMTの構成図である。図５と同じ層には同じ番号を与えている。図６のHEMTが図５と異なるところは，チャネル層として，バッファ層102上に形成されるＩ型（ノンドープ）のIn1-xGaxAs1-yPyチャネル層103に加えて，Ｉ型（ノンドープ）のIn1-xGaxAsチャネル層104が形成されている点である。このようにチャネル層をノンドープのIn1-xGaxAs1-yPy層とIn1-xGaxAsにすることにより，電子供給層106側にはバンドギャップが狭く電子供給層との界面により高い伝導帯のエネルギー差を形成するIn1-xGaxAs層を設けて，その二次元電子ガス濃度を高くし，バッファ層102側にはインパクトイオン化率が低いIn1-xGaxAs1-yPy層を設けている。
【０００９】
【発明が解決しようとする課題】
しかしながら，図５，６のHEMT構造において，素子間分離のために，キャップ層108からバッファ層102に至る分離溝を形成しなければならない。かかる分離溝の形成は，通常ウエットエッチングにより形成される。その場合，図６に示したチャネル層にIn1-xGaxAs1-yPy層を使用すると，V族の半導体にAsのみを使用する他の層と異なるウエットエッチング工程が必要になる。一般に，V族の半導体としてＰが使用される化合物半導体層は，Ｐを含まない化合物半導体層とは異なるウエットエッチング工程が必要である。従って，図６に示した従来のHEMT構造は，素子分離形成工程が複雑化して実際の量産品としては不適切である。
【００１０】
更に，In1-xGaxAs1-yPy層は，ＩｎＰ基板に格子整合させるために，その成長時において，III族元素の組成比ｘとV族元素の組成比ｙとを同時に制御することが必要になる。しかも，V族の混晶を成長することは一般に困難である。
【００１１】
そこで，本発明の目的は，製造工程が簡素化でき，更に，低電界で高い電子移動度を有し，高電界でインパクトイオン化が抑制されたチャネル層を有する高電子移動度トランジスタ（HEMT）を提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために，本発明の一つの側面は，III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，ＩｎＰ基板上にバッファ層を介して積層されたノンドープの第２のチャネル層と，前記第２のチャネル層上に積層されたノンドープの第１のチャネル層と，前記第１のチャネル層上に積層された不純物ドープの電子供給層とを有することを特徴とする。そして，第１のチャネル層はIn1-xGaxAsからなり，界面において前記電子供給層より低い伝導帯のエネルギーレベルを有し，前記第２のチャネル層はＰ以外のV族を使用したIII−V族化合物半導体からなり，第１のチャネル層より高い伝導帯のエネルギーレベルを有し且つ第１のチャネル層より広いバンドギャップを有する。
【００１３】
上記の発明において，より好ましい態様は，前記電子供給層がIn1-yAlyAsからなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)xAsからなり，バッファ層がIn1-yAlyAs からなる。かかる組合せにおいては，In1-xGaxAsの第１のチャネル層とＮ型In1-yAlyAs の電子供給層との間に十分な伝導帯のエネルギーレベルの差を形成することができ，二次元電子ガス濃度を高くすることができると共に，In1-xGaxAsの高い電子移動度により低電界での高速特性を可能にする。
【００１４】
更に，In1-xGaxAsの第１のチャネル層に加えて，バッファ層側にIn1-x (Al1-z Gaz)xAsの第２のチャネル層を形成しているので，高電界でのインパクトイオン化によるドレインコンダクタンスの増大を防止することができる。つまり，高電界では走行する電子の多くが第２のチャネル層を走行するので，In1-xGaxAsの第１のチャネル層のみが形成される場合よりもインパクトイオン化現象が抑制される。
【００１５】
更に，上記組合せでは，ＩｎＰ基板上に形成されるバッファ層，第１及び第２のチャネル層，電子供給層が全て，V族の半導体としてＰを含まないでAsのみが利用されているので，素子分離溝を形成する工程を簡素化することができる。また，第２のチャネル層の成長も簡素化することができる。なお，V族の半導体として，Asにアンチモン（Ｓｂ）を含有させても良い。
【００１６】
上記の組合せにおいて，In1-x (Al1-z Gaz)xAsの第２のチャネル層のAlの組成比（1-z）が0.1〜0.5程度の範囲になることが好ましい。Alの組成比が余り高いとIn1-yAlyAs のバッファ層の組成に近くなり，第２のチャネル層がバッファ層との界面に伝導帯エネルギーのギャップを形成することができなくなる。その結果、第１チャネル層内に２つ以上の量子準位が形成されやすくなる。また，Alの組成が余り低いとIn1-xGaxAsの第１のチャネル層の組成に近くなり，インパクトイオン化を抑制することができなくなる。このように，第２のチャネル層は，In1-xGaxAsの第１のチャネル層にIII族のAlを含有させることで，ＩｎＰ基板との格子整合を維持しつつ第１のチャネル層よりバンドギャップが広く，第１のチャネル層とバッファ層との中間の伝導帯エネルギーレベルを有することができる。すなわち、第１チャネル層In0.53Ga0.47Asと第２チャネル層In0.53 (Al1-z Gaz)0.47Asの組合せになる。
【００１７】
上記の発明において，好ましくは，第１，第２のチャネル層が離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成される。かかる膜厚に制御されれば，ドレイン・ソース間が低電界の間は，電子が第１のチャネル層内の第１の量子準位に主に分布し，より高い電界の間は，電子が第１及び第２のチャネル層内の第２の量子準位にも分布する。従って，低電界では，電子が主にIn1-xGaxAsの第１のチャネル層内を走行し，高電界では，電子がIn1-x (Al1-z Gaz)xAsの第２のチャネル層内にも走行する。その結果，低電界での高電子移動度と，高電界での低インパクトイオン化率とを同時に達成することができる。
【００１８】
上記の量子化を達成するためには，例えばIn1-xGaxAsの第１のチャネル層の膜厚を３〜７nmに，In1-x (Al1-z Gaz)xAsの第２のチャネル層を１０〜２０nmにすることが望ましい。
【００１９】
上記の発明において，別の態様では，電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-x2Gax2Asからなり，バッファ層がIn1-yAlyAs からなる。この別の態様では，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-x2Gax2Asからなり，バッファ層のIn1-yAlyAs と必ずしも格子定数は整合しないが，格子定数が転位しない程度の臨界膜厚以下で成長させれば，ＩｎＰに格子整合するIn1-xGaxAsの第１のチャネル層よりバンドギャップが広く伝導帯エネルギーレベルが高い第２のチャネル層を実現することができる。しかも，かかる第２のチャネル層は，V族の半導体にＰを含まないので，素子間分離溝形成工程を簡単化することができる。
【００２０】
【発明の実施の形態】
以下，図面を参照して本発明の実施の形態例を説明する。しかしながら，本発明の保護範囲は，以下の実施の形態例に限定されるものではなく，特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００２１】
図１は，本実施の形態例のHEMTの構成図である。図１には，２個のHEMTが並べて形成され，それらの間に表面からバッファ層２に至る素子間分離溝１１が形成されている。本実施の形態例におけるHEMTは，半導体絶縁性のＩｎＰ基板１上に，ノンドープ（Ｉ型）のIn1-yAlyAs バッファ層２を例えば２００nmの膜厚に，ノンドープのIn1-x (Al1-z Gaz)xAs第２チャネル層３を例えば１０nmの膜厚に，ノンドープのIn1-xGaxAs第１チャネル層４を例えば５nmの膜厚に，ノンドープのIn1-yAlyAs スペーサ層５を例えば３nmの膜厚に，Siを５×１０18／cm3ドーピングしたｎ型In1-yAlyAs 電子供給層６を例えば７nmの膜厚に，そして，ノンドープのIn1-yAlyAs 障壁層７を例えば１０nmの膜厚に，順次形成する。成長方法は，MOCVD法が適切である。
【００２２】
これらのバッファ層２から障壁層７までは，全てＩｎＰ基板に格子整合するようにそれぞれのIII−V族元素の組成比が選択されている。従って，バッファ層２，スペーサ層５，電子供給層６及び障壁層７はIn0.52Al0.48As，第１のチャネル層はIn0.53Ga0.47Asが好ましい。そして，第２のチャネル層In1-x (Al1-Z GaZ)xAsは，Inの組成(1-x)は0.53〜0.52，AlとGaの合計の組成比ｘは0.47〜0.48，AlとGaのうちのAlの組成比(1-z)は0.05〜0.5の範囲が好ましい。このGaに対するAlの組成比については，後述する。
【００２３】
トランジスタを形成するために，障壁層７上にInP／In0.52Al0.48As／In0.53Ga0.47Asの３層構造のキャップ層８が更に積層される。
【００２４】
ＩｎＰ基板１上に，上記のバッファ層２，第２チャネル層３，第１チャネル層４，スペーサ層５，電子供給層６，障壁層７及びキャップ層８を積層した後に，通常のリソグラフィ工程により，表面からバッファ層２の途中まで至る素子間分離溝１１が形成される。図中は分離溝１１がバッファ層２全体を貫通しているが，バッファ層２の途中で終端するのが好ましい。この素子間分離溝１１は，燐酸，過酸化水素水，水の混合液からなるウエットエッチング法によりキャップ層８のIn0.53Ga0.47As ／In0.52Al0.48Asを除去し、次に、塩酸、燐酸の混合液からなるウエットエッチング法で、キャップ層８のInPを除去し、更に、燐酸，過酸化水素水，水の混合液からなるウエットエッチング法により、バッファ層までの残りの膜を除去することで形成される。このエッチング工程では，キャップ層８のInPを除いて全ての層２〜８のV族元素がAsだけであり，Ｐが含まれていない。従って，上記のエッチング液を利用して，簡単なエッチング工程で素子間分離溝１１を形成することができる。
【００２５】
次に，ゲート電極１０を囲むリセス予定領域以外を，周知のリソグラフィ法によりマスクし，キャップ層８の一部を，例えば，前述と同様のリン酸，過酸化水素水，水の混合液でエッチングし，In1-yAlyAs 障壁層７の直上のInPストッパ層を露出する。そして，残ったキャップ層８上にオーミック電極９を，例えばＴｉ／Ｐｔ／Ａｕ三層構造で，マスクパターニング，蒸着，リフトオフ法で形成する。その後，InPストッパ層上に，例えばＡｌからなるゲート電極１０をマスクパターニング，蒸着，リフトオフ法で形成する。InPストッパ層はエッチングで除去することも可能である。そのエッチングには，塩酸とリン酸の混合液によるウエットエッチングを使用する。InPストッパ層が除去される場合は，ゲート電極１０は障壁層７に直接接続される。
【００２６】
上記のHEMT構造では，バッファ層２から障壁層７まで第２のチャネル層３も含めて，V族元素がAsのみで構成される。従って，MOCVD法でこれらの層を成長させる場合，III族元素の組成比の制御が簡単になる。例えば，バッファ層２，スペーサ層５，電子供給層６，障壁層７は，In1-yAlyAs （y≒0.48）であるので，III族元素のInとAlとの間の組成比ｘのみを制御することで，ＩｎＰ基板に格子整合する膜を成長することができる。第１のチャネル層４のIn1-xGaxAs（ｘ≒0.47）も，III族元素のInとGaとの間の組成比ｘのみを制御することで，ＩｎＰ基板に格子整合する膜を成長することができる。更に，第２のチャネル層３のIn1-x (Al1-z Gaz)xAsは，III族元素のInと(Al1-z Gaz)との間の組成比ｘを制御すればよく，AlとGaとの間の組成比zは制御しなくても，ＩｎＰ基板に格子整合させることができる。但し，AlとGaの組成比zは，後述するとおりある程度の範囲に制御して，トランジスタの性能を高くする必要がある。
【００２７】
それに対して，図６で示した従来例では，第２のチャネル層103がIn1-xGaxAs1-yPyと，III族元素がInとGaであり，V族元素がAsとＰである。従って，両族の元素の組成比ｘ，ｙの両方を制御しながら成長する必要がある。しかも，V族元素を混晶させる成長は，比較的困難であり，その点からも，本実施の形態例におけるIn1-x (Al1-z Gaz)xAsを利用した第２のチャネル層のほうが実用的である。
【００２８】
図２は，本実施の形態例におけるHEMTのゲート電極１０から深さ方向に対する各層の伝導帯の底のエネルギーレベルを示す図である。図中，ゲート電極１０の下に積層された各層の番号２〜７が示される。電子供給層６とその上下のスペーサ層５，障壁層７は，いずれもIn1-yAlyAs （y≒0.48）であるので，電子親和力が比較的小さく，伝導帯の底のエネルギーレベルが高くなる。それに対して，第１のチャネル層４は，In1-xGaxAs（ｘ≒0.47）であり，電子供給層６やスペーサ層５に格子整合し，それらよりも電子親和力が大きく，伝導帯の底のエネルギーレベルが低くなる。
【００２９】
バッファ層２は，電子供給層６と同じIn1-yAlyAs （y≒0.48）であるので，電子親和力が比較的小さく，伝導帯の底のエネルギーレベルが高くなっている。それに対して，第２のチャネル層５の材料In1-x (Al1-z Gaz)xAsは，第１のチャネル層４の材料In1-xGaxAsにAl元素を追加することにより，格子整合を保ちつつ電子親和力がIn1-xGaxAs（ｘ≒0.47）とIn1-yAlyAs （y≒0.48）の中間に制御することができる。
【００３０】
そこで，前述のとおり，第２のチャネル層５のIn1-x (Al1-z Gaz)xAsのAl元素の組成を(1-z)＝0.05〜0.5程度に制御することで，格子整合を保ちつつ，第１のチャネル層４とバッファ層２との間の伝導帯の底のエネルギーレベルを有する層を得ることができる。しかも，この第２のチャネル層のIn1-x (Al1-z Gaz)xAsは，バンドギャップ（禁制帯の幅）が第１のチャネル層のIn1-xGaxAsよりも大きくすることができる。従って，第２のチャネル層のIn1-x (Al1-z Gaz)xAsは，第１のチャネル層のIn1-xGaxAsよりも，そのインパクトイオン化率が低くなる。なお，In1-x (Al1-z Gaz)xAs のAlの組成比を高くするほど，電子供給層６やバッファ層２のIn1-yAlyAs （y≒0.48）に近づくことが理解される。
【００３１】
第１及び第２のチャネル層４，３の膜厚は，量子化される程度に薄く形成される。その結果，これらのチャネル層４，３内には，エネルギー準位が離散的に発生する。図２に示される通り，本実施の形態例では，第１量子準位ｅ１が第１のチャネル層４内にのみ存在し，第２量子準位ｅ２が第１及び第２のチャネル層４，３内に存在するように，それぞれの膜厚と第２チャネル層３のAl元素の組成比が制御されている。図２の例は、Alの組成比が1-z＝0.2，第１チャネル層のIn1-xGaxAsが５nm，第２チャネル層のIn1-yAlyAsが１０nmの場合である。
【００３２】
本発明者らは，図１に示したHEMTについて試作しその特性を確認した。第１チャネル層４にIn1-xGaxAsを採用する理由の一つに，高い電子移動度と高い二次元電子ガス濃度とがある。高い二次元電子ガス濃度は，電流駆動能力を高くし，相互コンダクタンスを高くすることができる。そこで，第２チャネル層５としてIn1-x (Al1-z Gaz)xAsを追加したことで，上記の高い電子移動度と相互コンダクタンスが損なわれないようにすることが必要である。
【００３３】
図３は，本実施の形態例と従来例における電流電圧特性を示す図である。図３（１）が図１のHEMTにおける電流電圧特性であり，例えば，第２チャネル層のAl元素の組成を0.2程度にした例である。また，図３（２）が図５のHEMTにおける電流電圧特性である。いずれも，横軸がドレイン・ソース電圧ＶDS，縦軸がドレイン・ソース電流ＩDSを示し，それぞれゲート電圧を変えた場合のＶDS−ＩDS特性が示される。
【００３４】
図３（２）の従来例では，チャネル層がIn1-xGaxAsのみであり，ドレイン・ソース電圧ＶDSが高くなるとドレインに余剰電流が増加して，ドレイン・ソース電流ＩDSの傾きが急激に高くなり，ドレインコンダクタンスが高くなることが示される。それに対して，図３（１）の本実施の形態例では，チャネル層をIn1-xGaxAsとIn1-x (Al1-z Gaz)xAsの複合膜にしたことで，ドレイン・ソース電圧ＶDSが高くなっても，ドレインに余剰電流が発生せず，ドレイン・ソース電流の急激な上昇は見られなかった。
【００３５】
図３のように，第２チャネル層を追加することで，ドレインコンダクタンスを抑制することができることが理解される。以下に示す表は，上記の実施の形態例において，第２チャネル層のAl元素の組成比を変化させた時の電子移動度μ，相互コンダクタンスgm，ドレインコンダクタンスgdをそれぞれ測定した結果である。
【００３６】
【表１】
上記のHEMTの特性から明らかな通り，第２チャネル層のIn1-x (Al1-z Gaz)xAsを追加しても，Al元素の組成比が比較的低い場合は，電子移動度μの低下は比較的小さく抑えられる。また，トランジスタの電流駆動能力に直接関係する相互コンダクタンスgmについても，低下が比較的小さく抑えられている。それに対して，ドレインコンダクタンスgdの抑制は著しく，第２チャネル層を追加したことで，高電界でのインパクトイオン化現象が抑制されていることが判明した。
【００３８】
上記の表から，第２のチャネル層のAlの組成比は，0.05〜0.5程度が適切である。Al元素の組成比を0.1にしただけで，ドレインコンダクタンスgdが著しく低下しているので，組成比が0.05程度でも十分な効果があると予想される。また，Al元素の組成比を0.3にすると相互コンダクタンスgmの低下がある程度飽和していることがうかがえる。従って，Al元素の組成比を0.5程度まで上げても，相互コンダクタンスの低下を抑制しつつ，逆にドレインコンダクタンスgdを大幅に低下させることができる。
【００３９】
また，上記の表から，第２のチャネル層のAl元素の組成比は，0.1〜0.3であることがより好ましい。表に示される通り，この組成比の範囲であれば，第１のチャネル層のIn1-xGaxAsによる高い電子移動度と高い相互コンダクタンスをほとんど損なわずに，第２チャネル層のIn1-x (Al1-z Gaz)xAsによるドレインコンダクタンスの低下を実現できる。
【００４０】
図２に戻り，本実施の形態例のHEMTの動作について説明する。ゲート電極１０に正電圧を印加することで，電子供給層６内の電子がチャネル層４，３内に供給され，チャネル層内に二次元電子ガスが発生する。そして，ドレイン・ソース間電圧が低く低電界の領域では，電子は主に第１のチャネル層４内の第１量子準位ｅ１内に存在する。従って，低電界では，高い電子移動度を有するIn1-xGaxAsの第１のチャネル層４内を電子が走行することになる。従って，図５の従来例と同様の高速応答性が実現できる。
【００４１】
ドレイン・ソース間電圧が高く高電界の領域では，電子のエネルギーレベルが高くなり，電子は主に第２の量子準位ｅ２とに存在することになる。第２量子準位ｅ２は，バンドギャップが大きい第２のチャネル層３内に多く存在するので，インパクトイオン化現象は大幅に抑制される。
【００４２】
図１の実施の形態例において，第２のチャネル層の変形例として，V族元素としてアンチモンSbを混晶させても良い。アンチモンSbが混ざっていても，燐酸，過酸化水素，水の混合エッチング液でエッチングすることができ，素子分離溝形成のためのウエットエッチング工程を大幅に簡略化することができる。また，In1-x (Al1-z Gaz)x（As1-z2Sbz2）にしても，エネルギーギャップをIn1-xGaxAsより大きく，In1-yAlyAsより小さくすることができる。従って，かかる変形例では，MOCVD工程における制御は複雑になるが，素子分離溝のエッチング工程は簡単になる。
【００４３】
図４は，第２の実施の形態例におけるHEMTの構成図である。第２の実施の形態例では，第２チャネル層３の材料がIn1-xGaxAsであり，それ以外の構成は，図１の第１の実施の形態例と同じである。第２のチャネル層３のバンドギャップを第１のチャネル層４より大きくし，伝導帯の底のエネルギーレベルを第１のチャネル層４より高く，バッファ層２より低くするために，第２のチャネル層３のIn元素の組成比を第１のチャネル層４よりも少なくして，例えば0.35にしている。それに伴い，Ga元素の組成比は，0.65になっている。
【００４４】
第１のチャネル層４のIn0.53Ga0.47Asと第２のチャネル層３のIn0.35Ga0.65Asとは，格子整合しない。しかし，第２のチャネル層３の膜厚を，成長膜の格子定数が転位しない程度の臨界膜厚未満の厚みに制御することで，積層される結晶層の格子定数を整合させることができる。前述した第２のチャネル層３の膜厚を10〜20nmであれば，上記の臨界膜厚未満になる。
【００４５】
以上の通り，第２のチャネル層３としてIn0.35Ga0.65Asを使用することにより，第１の実施の形態例と同様に，素子間分離溝のエッチング工程を簡単化することができ，更に，MOCVD成長工程も簡単にすることができる。
【００４６】
以上，実施の形態例では，第２のチャネル層３として，In1-x (Al1-z Gaz)xAs，In1-x (Al1-z Gaz)x（As1-z2Sbz2），In0.35Ga0.65Asのいずれかであって，それぞれの元素の組成比は膜厚方向に一定であることを前提に説明した。しかし，本発明はそれに限定されず，第１のチャネル層４から伝導帯の底のエネルギーレベルから順次高くなるようなグレーテッド層にすることもできる。その場合は，In1-x (Al1-z Gaz)xAs，In1-x (Al1-z Gaz)x（As1-z2Sbz2）の場合は，Alの組成比が０から0.05〜0.5まで徐々に上昇する。また， In0.35Ga0.65Asの場合は，Inの組成を0.53から0.35まで徐々に下降する。或いは，第２のチャネル層３における伝導帯の底のエネルギーレベルが，階段状に順次高くなるようにしても良い。
【００４７】
また，実施の形態例では，電子供給層６と第１のチャネル層４との間にスペーサ層５を設けたが，スペーサ層５は設けなくても良い。
【００４８】
以上，実施の形態例をまとめると以下の付記の通りである。
（付記１）III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，
ＩｎＰ基板上にバッファ層を介して積層されたノンドープの第２のチャネル層と，
前記第２のチャネル層上に積層されたノンドープの第１のチャネル層と，
前記第１のチャネル層上に積層された不純物ドープの電子供給層とを有し，
前記第１のチャネル層はIn1-xGaxAsからなり，界面において前記電子供給層より低い伝導帯のエネルギーレベルを有し，
前記第２のチャネル層はＰ以外のV族を使用したIII−V族化合物半導体からなり，第１のチャネル層より高い伝導帯のエネルギーレベルを有し且つ第１のチャネル層より広いバンドギャップを有することを特徴とする高電子移動度トランジスタ。
（付記２）付記１において，
前記第１，第２のチャネル層が，離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成されることを特徴とする高電子移動度トランジスタ。
（付記３）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)xAsからなることを特徴とする高電子移動度トランジスタ。
（付記４）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層がIn1-x (Al1-z Gaz)x（As1-z2Sbz2）からなることを特徴とする高電子移動度トランジスタ。
（付記５）付記３または４において，
前記第１のチャネル層の厚みが，3〜７nmであることを特徴とする高電子移動度トランジスタ。
（付記６）付記３または４において，
前記第２のチャネル層の厚みが，１０〜２０nmであることを特徴とする高電子移動度トランジスタ。
（付記７）付記３または４において，
前記第２のチャネル層のAl元素の組成比（1-z）が，0.05〜0.5であることを特徴とする高電子移動度トランジスタ。
（付記８）付記１または２において，
前記電子供給層がIn1-yAlyAs からなり，第１のチャネル層がIn1-xGaxAs，第２のチャネル層が第１のチャネル層よりInの組成が少なくGaの組成が多いIn1-xGaxAsからなることを特徴とする高電子移動度トランジスタ。
（付記９）付記１または２において，
前記電子供給層から前記バッファ層に至る素子間分離溝が形成されていることを特徴とする高電子移動度トランジスタ。
（付記１０）III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，
ＩｎＰ基板上にバッファ層を介して積層され，ＩｎＰに格子整合するIn1-x (Al1-z Gaz)xAs（但し，Alの組成比（z-1）が0.05〜0.5）からなるノンドープの第２のチャネル層と，
前記第２のチャネル層上に積層され，ＩｎＰに格子整合するIn1-xGaxAsからなるノンドープの第１のチャネル層と，
前記第１のチャネル層上に積層され，ＩｎＰに格子整合するIn1-yAlyAs からなる不純物ドープの電子供給層とを有することを特徴とする高電子移動度トランジスタ。
（付記１１）付記１０において，
前記第１，第２のチャネル層が，離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成されることを特徴とする高電子移動度トランジスタ。
【００４９】
【発明の効果】
以上，本発明によれば，ＩｎＰ系のHEMTにおいて，高電界でのドレインコンダクタンスの上昇を抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態例のHEMTの構成図である。
【図２】本実施の形態例におけるHEMTのゲート電極１０から深さ方向に対する各層の伝導帯の底のエネルギーレベルを示す図である。
【図３】本実施の形態例と従来例における電流電圧特性を示す図である。
【図４】第２の実施の形態例におけるHEMTの構成図である。
【図５】従来のIn1-xGaxAs層をチャネル層に利用したＨＥＭＴの構成図である。
【図６】従来のIn1-xGaxAsとIn1-xGaxAs1-yPyの二層チャネル層を利用したHEMTの構成図である。
【符号の説明】
１ 半導体絶縁性基板
２ バッファ層
３ 第２のチャネル層
４ 第１のチャネル層
５ スペーサ層
６ 電子供給層
１１ 素子間分離溝
Claims (2)
- III−V族化合物半導体を利用した高電子移動度トランジスタにおいて，
ＩｎＰ基板上にＩｎＰに格子整合するIn 1-y Al y As からなるバッファ層を介して積層され，ＩｎＰに格子整合するIn1-x (Al1-zGaz)xAs（但し，Alの組成比（z-1）が0.05〜0.5）からなるノンドープの第２のチャネル層と，
前記第２のチャネル層上に積層され，ＩｎＰに格子整合するIn1-xGaxAsからなるノンドープの第１のチャネル層と，
前記第１のチャネル層上に積層され，ＩｎＰに格子整合するIn1-yAlyAs からなる不純物ドープの電子供給層とを有し，
前記バッファ層から前記電子供給層までの間の全ての層を構成するＶ族元素がＡｓのみであることを特徴とする高電子移動度トランジスタ。 - 請求項１において，
前記第１，第２のチャネル層が，離散化した量子準位を有する程度に薄い膜厚で形成され，第１量子準位が第１のチャネル層内にのみ形成され，第２量子準位が第１及び第２のチャネル層にまたがって形成されることを特徴とする高電子移動度トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001047280A JP4899077B2 (ja) | 2001-02-22 | 2001-02-22 | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
| US09/981,842 US6867439B2 (en) | 2001-02-22 | 2001-10-19 | Field-effect transistor using a group III-V compound semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001047280A JP4899077B2 (ja) | 2001-02-22 | 2001-02-22 | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252345A JP2002252345A (ja) | 2002-09-06 |
| JP4899077B2 true JP4899077B2 (ja) | 2012-03-21 |
Family
ID=18908743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001047280A Expired - Lifetime JP4899077B2 (ja) | 2001-02-22 | 2001-02-22 | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6867439B2 (ja) |
| JP (1) | JP4899077B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278857A (ja) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 |
| DE102005059231B4 (de) * | 2005-12-12 | 2011-01-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur |
| JP5211471B2 (ja) * | 2006-11-29 | 2013-06-12 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8561116B2 (en) * | 2007-09-26 | 2013-10-15 | Charles A. Hasek | Methods and apparatus for content caching in a video network |
| JP4794656B2 (ja) * | 2009-06-11 | 2011-10-19 | シャープ株式会社 | 半導体装置 |
| JP5924640B2 (ja) * | 2011-09-27 | 2016-05-25 | 富士通株式会社 | 半導体装置 |
| JP2013131650A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2014157908A (ja) * | 2013-02-15 | 2014-08-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US9922830B2 (en) * | 2014-04-07 | 2018-03-20 | International Business Machines Corporation | Hybrid III-V technology to support multiple supply voltages and off state currents on same chip |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3000489B2 (ja) * | 1991-03-20 | 2000-01-17 | 富士通株式会社 | 応力補償型シュード・モルフィック高電子移動度トランジスタ |
| JP3173080B2 (ja) * | 1991-12-05 | 2001-06-04 | 日本電気株式会社 | 電界効果トランジスタ |
| JPH0815213B2 (ja) * | 1993-01-14 | 1996-02-14 | 日本電気株式会社 | 電界効果トランジスタ |
| US5432356A (en) * | 1993-04-02 | 1995-07-11 | Fujitsu Limited | Semiconductor heterojunction floating layer memory device and method for storing information in the same |
| US5825796A (en) * | 1996-09-25 | 1998-10-20 | Picolight Incorporated | Extended wavelength strained layer lasers having strain compensated layers |
| JP3458349B2 (ja) * | 1996-11-19 | 2003-10-20 | 株式会社デンソー | 半導体装置 |
-
2001
- 2001-02-22 JP JP2001047280A patent/JP4899077B2/ja not_active Expired - Lifetime
- 2001-10-19 US US09/981,842 patent/US6867439B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020139994A1 (en) | 2002-10-03 |
| JP2002252345A (ja) | 2002-09-06 |
| US6867439B2 (en) | 2005-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393904B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| US6534790B2 (en) | Compound semiconductor field effect transistor | |
| US6465814B2 (en) | Semiconductor device | |
| US20010020700A1 (en) | Semiconductor device | |
| US6329677B1 (en) | Field effect transistor | |
| JP2000077651A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2004179318A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| JP2023156484A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP3439111B2 (ja) | 高移動度トランジスタ | |
| US4673959A (en) | Heterojunction FET with doubly-doped channel | |
| JP5510325B2 (ja) | 電界効果トランジスタ | |
| JP4899077B2 (ja) | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ | |
| JPS5891682A (ja) | 半導体装置 | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| JP3588988B2 (ja) | 半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| US12034051B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP3189769B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2006165314A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JPH05283439A (ja) | 半導体装置 | |
| JP2000208722A (ja) | 半導体装置およびその製造方法 | |
| JP2000269480A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4899077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |