JP5211471B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5211471B2
JP5211471B2 JP2006322228A JP2006322228A JP5211471B2 JP 5211471 B2 JP5211471 B2 JP 5211471B2 JP 2006322228 A JP2006322228 A JP 2006322228A JP 2006322228 A JP2006322228 A JP 2006322228A JP 5211471 B2 JP5211471 B2 JP 5211471B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
channel
supply
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006322228A
Other languages
English (en)
Other versions
JP2008135664A (ja
Inventor
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006322228A priority Critical patent/JP5211471B2/ja
Priority to US11/976,650 priority patent/US7855402B2/en
Publication of JP2008135664A publication Critical patent/JP2008135664A/ja
Application granted granted Critical
Publication of JP5211471B2 publication Critical patent/JP5211471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、モノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuit）等に使用される化合物半導体装置及びその製造方法に関する。
近年、高電子移動度トランジスタ（ＨＥＭＴ：High electron mobility transistor）が、高速特性の観点から、光通信システムの信号処理回路等の高速デジタル回路に使用され始めている。また、低雑音特性の観点から、マイクロ波又はミリ波帯で使用される低雑音増幅器へのＨＥＭＴの使用も期待されている。ＨＥＭＴの材料としては、ＩｎＰ及びＧａＡｓが主に使用され、ＨＥＭＴはヘテロ接合型電界効果トランジスタとなっている。
以前のＨＥＭＴでは、電子の供給層に均一にｎ型不純物がドーピングされていたが、近年では、高速特性を向上させるために、供給層にＳｉ等のプレーナドープ（面ドープ）を行う技術が多用されている。このような技術は、例えば特許文献１に開示されている。図９は、従来の化合物半導体装置の構造を示す断面図である。
従来の化合物半導体装置では、ＩｎＰ基板１０１上に選択的に真性ＩｎＡｌＡｓ層１０２が形成され、その上に、真性ＩｎＧａＡｓ層１０３、真性ＩｎＡｌＡｓ層１０４、Ｓｉプレーナドープ層１０６及び真性ＩｎＡｌＡｓ層１０７が順次積層されている。そして、真性ＩｎＡｌＡｓ層１０７上の２箇所にｎ型ＩｎＧａＡｓ層１０８が形成され、ｎ型ＩｎＧａＡｓ層１０８上に、夫々ソース電極１０９Ｓ及びドレイン電極１０９Ｄが形成されている。また、真性ＩｎＡｌＡｓ層１０７上のソース電極１０９Ｓ及びドレイン電極１０９Ｄの間に位置する部分には、ゲート電極１１０が形成されている。
この構造では、それ以前ではｎ型ＩｎＡｌＡｓ層が供給層として設けられていた部分にＳｉプレーナドープ層１０６が設けられている。このような構造によれば、それまでのものと比較すると、相互コンダクタンスｇｍを向上させ、キャリアの濃度Ｎｓを十分高く保つことができるので、高速特性を向上することができる。しかしながら、この構造によって得られる高速特性も十分とはいえない。
また、一般的に、Ｓｉプレーナドープ層１０６における不純物の濃度を高くするほど、相互コンダクタンスｇｍを向上させることができるが、この濃度が高くなると、チャネルまで拡散する不純物の量が多くなり、電子の散乱源となる。この結果、ＨＥＭＴの特徴の１つである低雑音特性が低下してしまう。
しかしながら、従来の技術では、高速特性を重視することとして、低雑音特性を犠牲にしている。例えば、図９に示す従来の化合物半導体装置では、チャネル層として機能する真性ＩｎＧａＡｓ層１０３とＳｉプレーナドープ層１０６との間隔は２ｎｍ〜３ｎｍ程度であり、不純物が十分にチャネル層まで拡散してくる。
一方、特許文献２には、供給層としてｎ型不純物がドーピングされたものを用いつつ、プレーナドープ層をも用いた化合物半導体装置が開示されている。図１０は、従来の他の化合物半導体装置の構造を示す断面図である。
この化合物半導体装置では、ＩｎＰ基板１１１上に選択的に真性ＩｎＡｌＡｓ層１１２が形成され、その上に、真性ＩｎＧａＡｓ層１１３、真性ＩｎＡｌＡｓ層１１４、ｎ型ＩｎＡｌＡｓ層１１５、Ｓｉプレーナドープ層１１６及びｎ型ＩｎＡｌＡｓ層１１７が順次積層されている。そして、ｎ型ＩｎＡｌＡｓ層１１７上の２箇所にｎ型ＩｎＧａＡｓ層１１８が形成され、ｎ型ＩｎＧａＡｓ層１１８上に、夫々ソース電極１１９Ｓ及びドレイン電極１１９Ｄが形成されている。また、ｎ型ＩｎＡｌＡｓ層１１７上のソース電極１１９Ｓ及びドレイン電極１１９Ｄの間に位置する部分には、ゲート電極１２０が形成されている。
しかしながら、この構造でも、低雑音特性が犠牲になっている。更に、ゲート耐圧を十分なものとするためにはｎ型ＩｎＡｌＡｓ層１１７を厚くする必要があり、ゲート耐圧及び高速特性を両立させることが困難である。
このような不具合は、特許文献３に開示された技術でも、同様に解決されていない。つまり、特許文献３には、真性ＩｎＡｌＡｓ層の上にＳｉプレーナドープ層を形成し、その上にｎ型ＩｎＡｌＡｓ層を形成する技術が開示されているが、各特性を満たすことは困難である。
特開平９−１３９４９４号公報 特開平１１−２１４６７６号公報 特開平８−５５９７９号公報（特許第２６６１５５５号公報）
本発明の目的は、高速特性を高く維持したまま、ゲート耐圧を向上させることができ、望ましくは低雑音特性をも向上させることができる化合物半導体装置及びその製造方法を提供することにある。
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る化合物半導体装置には、チャネル層と、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層と、が設けられている。前記供給層の前記チャネル層から離間する側の表面にプレーナドープ層が形成されている。また、真性化合物半導体から構成され、前記供給層との間で前記プレーナドープ層を挟み込むバリア層、及び、前記チャネル層との間で前記供給層、プレーナドープ層及びバリア層を挟むゲート電極も設けられている。前記プレーナドープ層と前記チャネル層との間隔は、５ｎｍ以上７ｎｍ未満であり、前記ゲート電極と前記チャネル層との間に存在するプレーナドープ層は１層のみである。
本発明に化合物半導体装置の製造方法では、チャネル層を形成し、その後、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層を形成する。次に、前記供給層の表面にプレーナドープ層を形成する。次いで、前記プレーナドープ層上に、真性化合物半導体から構成されるバリア層を形成する。そして、前記バリア層の上方にゲート電極を形成する。前記プレーナドープ層と前記チャネル層との間隔を、５ｎｍ以上７ｎｍ未満とし、前記ゲート電極と前記チャネル層との間に存在するプレーナドープ層は１層のみとする。
本発明によれば、プレーナドープ層のチャネル層側に不純物を含有する供給層が位置し、ゲート電極側に真性化合物半導体から構成されたバリア層が位置するため、チャネル層に十分なキャリアを供給して高速特性を高く維持しながら、高いゲート耐圧を確保することができる。また、プレーナドープ層を、そこからチャネル層まで不純物が拡散しない程度の位置に設けることも可能であり、この場合には、良好な低雑音特性を得ることができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係るＨＥＭＴの構造を示す断面図である。
第１の実施形態では、半導体基板１上に選択的にバッファ層２が形成されている。半導体基板１は、例えばＩｎＰ基板である。また、バッファ層２は、例えば厚さが３００ｎｍの真性ＩｎＡｌＡｓ層である。バッファ層２上に、チャネル層３、スペーサ層４、電子の供給層５、プレーナドープ層６及びバリア層７が形成されている。チャネル層３は、例えば厚さが２５ｎｍの真性ＩｎＧａＡｓ層である。スペーサ層４は、例えば厚さが３ｎｍの真性ＩｎＡｌＡｓ層である。供給層５は、例えば厚さが４ｎｍのｎ型ＩｎＡｌＡｓ層である。このｎ型ＩｎＡｌＡｓ層における不純物濃度（Ｓｉ濃度）は、例えば５×１０18原子／ｃｍ-3である。プレーナドープ層６は、例えば供給層５の表面に対してＳｉを５×１０12ｃｍ-2の濃度でドーピングすることにより形成されている。バリア層７は、例えば厚さが５ｎｍの真性ＩｎＡｌＡｓ層である。
更に、バリア層７上の２箇所にキャップ層８が形成され、キャップ層８上に、夫々ソース電極９Ｓ及びドレイン電極９Ｄが形成されている。また、バリア層７上のソース電極９Ｓ及びドレイン電極９Ｄの間に位置する部分には、ゲート電極１０が形成されている。キャップ層８は、例えば厚さが５０ｎｍのｎ型ＩｎＧａＡｓ層である。このｎ型ＩｎＧａＡｓ層における不純物濃度（Ｓｉ濃度）は、例えば１×１０19原子／ｃｍ-3である。ソース電極９Ｓ及びドレイン電極９Ｄは、いずれも、例えば、厚さが１０ｎｍのＴｉ膜、厚さが３０ｎｍのＰｔ膜及び厚さが３００ｎｍのＡｕ膜が下から順に積層されて構成されている。また、ゲート電極１０は、例えば、厚さが１０ｎｍのＴｉ膜、厚さが３０ｎｍのＰｔ膜及び厚さが５００ｎｍのＡｕ膜が下から順に積層されて構成されている。
このように構成されたＨＥＭＴでは、チャネル層３とプレーナドープ層６との間に、スペーサ層４及び供給層５が存在し、これらの総厚さは７ｎｍ程度である。このため、プレーナドープ層６中の不純物（Ｓｉ）がチャネル層３まで拡散することはなく、良好な低雑音特性を得ることができる。また、単にチャネル層３とプレーナドープ層６との間隔を広くしただけでは、相互コンダクタンスｇｍが低下してしまうが、本実施形態では、バリア層７として真性の半導体層を用いているため、バリア層７を薄くしても十分なゲート耐圧を得ることができ、バリア層７を薄くすることにより、相互コンダクタンスｇｍの低下を相殺することができる。
なお、プレーナドープ層６中の不純物がチャネル層３まで拡散しないようにするためには、これらの間隔を５ｎｍ以上とすることが好ましい。
次に、第１の実施形態に係るＨＥＭＴの製造方法について説明する。図２Ａ乃至図２Ｇは、第１の実施形態に係るＨＥＭＴの製造方法を工程順に示す断面図である。
先ず、図２Ａに示すように、ＩｎＰからなる半導体基板１上に、真性ＩｎＡｌＡｓからなるバッファ層２、真性ＩｎＧａＡｓからなるチャネル層３、真性ＩｎＡｌＡｓからなるスペーサ層４、及びｎ型ＩｎＡｌＡｓからなる供給層５を、順次、例えばＭＯＣＶＤ法により形成する。次に、供給層５の表面に対してＳｉの面ドープを行うことにより、プレーナドープ層６を形成する。次いで、プレーナドープ層６上に、真性ＩｎＡｌＡｓからなるバリア層７及びｎ型ＩｎＧａＡｓからなるキャップ層８を、順次、例えばＭＯＣＶＤ法により形成する。
その後、バッファ層２、チャネル層３、スペーサ層４、電子の供給層５、プレーナドープ層６、バリア層７及びキャップ層８からなる積層体の残存させる部分を覆うレジストパターンをフォトリソグラフィ法により形成する。続いて、このレジストパターンをマスクとして積層体のウェットエッチングを行うことにより、図２Ｂに示すように、積層体をメサ構造とする。なお、このウェットエッチングでは、例えばリン酸及び過酸化水素水の混合液を用いる。また、ウェットエッチングをチャネル層３までで停止して、バッファ層２を全体的に残してもよい。
次に、図２Ｃに示すように、例えばリフトオフ法により、キャップ層７上にソース電極９Ｓ及びドレイン電極９Ｄを形成する。本実施形態では、例えばＴｉ膜、Ｐｔ膜及びＡｕ膜を、順次蒸着法により形成する。
次いで、キャップ層８の残存させる部分を覆うレジストパターンをフォトリソグラフィ法により形成する。その後、このレジストパターンをマスクとしてキャップ層８のウェットエッチングを行うことにより、図２Ｄに示すように、キャップ層８にリセス領域を形成する。即ち、ソース電極９Ｓ下の部分とドレイン電極９Ｄ下の部分とを互いに分離する。なお、このウェットエッチングでは、例えばクエン酸、過酸化水素水及び水の混合液を用いる。この混合液を使用した場合、ｎ型ＩｎＧａＡｓからなるキャップ層８と真性ＩｎＡｌＡｓからなるバリア層７との選択比が高くなり、容易にバリア層７の表面でエッチングを停止することができる。
続いて、図２Ｅに示すように、ゲート電極１０を形成する予定の領域に開口部が位置するレジストパターン５１を形成する。レジストパターン５１としては、例えば３層構造のものを用いる。また、レジストパターン５１の形成では、例えば電子ビーム露光により開口部を形成する。なお、ソース電極９Ｓ及びドレイン電極９Ｄを形成する際には、２層構造のレジストパターンを形成している。
次に、図２Ｆに示すように、例えば蒸着法により、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を、順次形成することにより、金属層５２を形成する。なお、ソース電極９Ｓ及びドレイン電極９Ｄを形成する際にも、同様の方法により金属層を形成している。
次いで、レジストパターン５１及びその上の金属層５２を除去する。この結果、図２Ｇに示すように、開口部内に位置していた金属層５２のみが残存し、これがゲート電極１０となる。つまり、リフトオフ法によりゲート電極１０を形成する。なお、ソース電極９Ｓ及びドレイン電極９Ｄを形成する際にも、同様の方法によりレジストパターン等を除去している。
このような方法によれば、図１に示す構造のＨＥＭＴを得ることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態に係るＨＥＭＴの構造を示す断面図である。
第２の実施形態では、第１の実施形態と同様に、半導体基板１上に選択的にバッファ層２が形成されている。そして、バッファ層２上に、プレーナドープ層２６、電子の供給層２５及びスペーサ層２４が形成されている。プレーナドープ層２６は、例えばバッファ層２の表面に対してＳｉを５×１０12ｃｍ-2の濃度でドーピングすることにより形成されている。供給層２５は、例えば厚さが４ｎｍのｎ型ＩｎＡｌＡｓ層である。スペーサ層２４は、例えば厚さが３ｎｍの真性ＩｎＡｌＡｓ層である。
また、スペーサ層２４上に、第１の実施形態と同様に、チャネル層３、スペーサ層４、電子の供給層５、プレーナドープ層６及びバリア層７が形成されている。更に、第１の実施形態と同様に、バリア層７上の２箇所にキャップ層８が形成され、キャップ層８上に、夫々ソース電極９Ｓ及びドレイン電極９Ｄが形成されている。また、バリア層７上のソース電極９Ｓ及びドレイン電極９Ｄの間に位置する部分に、ゲート電極１０が形成されている。
このように構成された第２の実施形態では、チャネル層３を挟んで、スペーサ層４及び２４、供給層５及び２５、並びにプレーナドープ層６及び２６が対称に配置されている。即ち、第２の実施形態はダブルドープ構造となっている。このため、第１の実施形態と比較して、より高い相互コンダクタンスｇｍが得られる。また、チャネルドープ層２６がチャネル層３から７ｎｍ程度離れているため、低雑音特性も良好なままである。
次に、第２の実施形態に係るＨＥＭＴの製造方法について説明する。図４Ａ乃至図４Ｇは、第２の実施形態に係るＨＥＭＴの製造方法を工程順に示す断面図である。
先ず、図４Ａに示すように、ＩｎＰからなる半導体基板１上に、真性ＩｎＡｌＡｓからなるバッファ層２を、例えばＭＯＣＶＤ法により形成する。次に、バッファ層２の表面に対してＳｉの面ドープを行うことにより、プレーナドープ層２６を形成する。次いで、プレーナドープ層２６上に、ｎ型ＩｎＡｌＡｓからなる供給層２５、真性ＩｎＡｌＡｓからなるスペーサ層２４、真性ＩｎＧａＡｓからなるチャネル層３、真性ＩｎＡｌＡｓからなるスペーサ層４、及びｎ型ＩｎＡｌＡｓからなる供給層５を、順次、例えばＭＯＣＶＤ法により形成する。次に、供給層５の表面に対してＳｉの面ドープを行うことにより、プレーナドープ層６を形成する。次いで、プレーナドープ層６上に、真性ＩｎＡｌＡｓからなるバリア層７及びｎ型ＩｎＧａＡｓからなるキャップ層８を、順次、例えばＭＯＣＶＤ法により形成する。
その後、バッファ層２、プレーナドープ層２６、電子の供給層２５、スペーサ層２４、チャネル層３、スペーサ層４、電子の供給層５、プレーナドープ層６、バリア層７及びキャップ層８からなる積層体の残存させる部分を覆うレジストパターンをフォトリソグラフィ法により形成する。続いて、このレジストパターンをマスクとして積層体のウェットエッチングを行うことにより、図４Ｂに示すように、積層体をメサ構造とする。なお、ウェットエッチングをプレーナドープ層２６までで停止して、バッファ層２を全体的に残してもよい。
次に、図４Ｃに示すように、例えばリフトオフ法により、キャップ層７上にソース電極９Ｓ及びドレイン電極９Ｄを形成する。本実施形態でも、例えばＴｉ膜、Ｐｔ膜及びＡｕ膜を、順次蒸着法により形成する。
次いで、キャップ層８の残存させる部分を覆うレジストパターンをフォトリソグラフィ法により形成する。その後、このレジストパターンをマスクとしてキャップ層８のウェットエッチングを行うことにより、図４Ｄに示すように、キャップ層８にリセス領域を形成する。即ち、ソース電極９Ｓ下の部分とドレイン電極９Ｄ下の部分とを互いに分離する。
続いて、図４Ｅに示すように、ゲート電極１０を形成する予定の領域に開口部が位置するレジストパターン５１を形成する。レジストパターン５１の形成では、例えば電子ビーム露光により開口部を形成する。
次に、図４Ｆに示すように、例えば蒸着法により、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を、順次形成することにより、金属層５２を形成する。
次いで、レジストパターン５１及びその上の金属層５２を除去する。この結果、図４Ｇに示すように、開口部内に位置していた金属層５２のみが残存し、これがゲート電極１０となる。つまり、リフトオフ法によりゲート電極１０を形成する。
このような方法によれば、図３に示す構造のＨＥＭＴを得ることができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図５は、本発明の第３の実施形態に係るＨＥＭＴの構造を示す断面図である。
第３の実施形態では、バリア層７上にストッパ層３１が形成され、その上の２箇所にキャップ層８が形成されている。ストッパ層３１は、例えば厚さが５ｎｍの真性ＩｎＰ層である。他の構成は、第１の実施形態と同様である。
このような第３の実施形態では、詳細は後述するが、その製造過程において、キャップ層８のウェットエッチングをより適切に停止させることができる。この結果、より高い再現性が得られる。これは、キャップ層８と真性ＩｎＰからなるストッパ層３１との選択比が、キャップ層８と真性ＩｎＡｌＡｓからなるバリア層７との選択比よりも１桁程度高いからである。
次に、第３の実施形態に係るＨＥＭＴの製造方法について説明する。図６Ａ乃至図６Ｃは、第３の実施形態に係るＨＥＭＴの製造方法を工程順に示す断面図である。
先ず、図６Ａに示すように、第１の実施形態と同様に、半導体基板１上に、バッファ層２、チャネル層３、スペーサ層４、供給層５、プレーナドープ層６及びバリア層７を、順次、例えばＭＯＣＶＤ法により形成する。次に、バリア層７上に、真性ＩｎＰからなるストッパ層３１及びｎ型ＩｎＧａＡｓからなるキャップ層８を、順次、例えばＭＯＣＶＤ法により形成する。
次いで、図６Ｂに示すように、第１の実施形態と同様にして、ソース電極９Ｓ及びドレイン電極９Ｄを形成し、キャップ層８のウェットエッチングを行うことにより、キャップ層８にリセス領域を形成する。即ち、ソース電極９Ｓ下の部分とドレイン電極９Ｄ下の部分とを互いに分離する。なお、本実施形態でも、このウェットエッチングでは、例えばクエン酸、過酸化水素水及び水の混合液を用いる。上述のように、本実施形態では、第１の実施形態よりも高い選択性でキャップ層８のウェットエッチングを行うことができる。
その後、図６Ｃに示すように、第１の実施形態と同様にして、リフトオフ法によりゲート電極１０を形成する。
このような方法によれば、図５に示す構造のＨＥＭＴを得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図７は、本発明の第４の実施形態に係るＨＥＭＴの構造を示す断面図である。
第４の実施形態では、第３の実施形態と同様に、バリア層７上にストッパ層３１が形成され、その上の２箇所にキャップ層８が形成されている。ストッパ層３１は、例えば厚さが５ｎｍの真性ＩｎＰ層である。他の構成は、第２の実施形態と同様である。
このような第４の実施形態でも、その製造過程において、キャップ層８のウェットエッチングをより適切に停止させることができる。この結果、より高い再現性が得られる。これは、キャップ層８と真性ＩｎＰからなるストッパ層３１との選択比が、キャップ層８と真性ＩｎＡｌＡｓからなるバリア層７との選択比よりも１桁程度高いからである。
次に、第４の実施形態に係るＨＥＭＴの製造方法について説明する。図８Ａ乃至図８Ｃは、第４の実施形態に係るＨＥＭＴの製造方法を工程順に示す断面図である。
先ず、図８Ａに示すように、第２の実施形態と同様に、半導体基板１上に、バッファ層２、プレーナドープ層２６、供給層２５、スペーサ層２４、チャネル層３、スペーサ層４、供給層５、プレーナドープ層６及びバリア層７を、順次、例えばＭＯＣＶＤ法により形成する。次に、バリア層７上に、真性ＩｎＰからなるストッパ層３１及びｎ型ＩｎＧａＡｓからなるキャップ層８を、順次、例えばＭＯＣＶＤ法により形成する。
次いで、図８Ｂに示すように、第２の実施形態と同様にして、ソース電極９Ｓ及びドレイン電極９Ｄを形成し、キャップ層８のウェットエッチングを行うことにより、キャップ層８にリセス領域を形成する。即ち、ソース電極９Ｓ下の部分とドレイン電極９Ｄ下の部分とを互いに分離する。なお、本実施形態でも、このウェットエッチングでは、例えばクエン酸、過酸化水素水及び水の混合液を用いる。上述のように、本実施形態では、第２の実施形態よりも高い選択性でキャップ層８のウェットエッチングを行うことができる。
その後、図８Ｃに示すように、第２の実施形態と同様にして、リフトオフ法によりゲート電極１０を形成する。
このような方法によれば、図７に示す構造のＨＥＭＴを得ることができる。
なお、これらの実施形態では、ＩｎＰ系の材料が用いられているが、ＧａＡｓ系の材料が用いられてもよい。この場合、例えば、半導体基板１として、ＧａＡｓ基板が用いられ、バッファ層２として、厚さが８００ｎｍ程度の真性ＡｌＧａＡｓ層が形成され、チャネル層３として、厚さが１０ｎｍ程度の真性ＩｎＧａＡｓ層が形成され、スペーサ層４及び２４として、厚さが３ｎｍ程度の真性ＡｌＧａＡｓ層が形成される。更に、例えば、供給層５及び２５として、厚さが４０ｎｍ程度で不純物濃度（Ｓｉ濃度）が２×１０18原子／ｃｍ-3のｎ型ＡｌＧａＡｓ層が形成され、バリア層７として、厚さが４ｎｍ程度の真性ＡｌＧａＡｓ層が形成され、キャップ層８として、厚さが５０ｎｍ程度の不純物濃度（Ｓｉ濃度）が２×１０18原子／ｃｍ-3のｎ型ＧａＡｓ層が形成される。また、ストッパ層３１としては、例えばＩｎＧａＰ層を用いることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
チャネル層と、
不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層と、
前記供給層の前記チャネル層から離間する側の表面に形成されたプレーナドープ層と、
真性化合物半導体から構成され、前記供給層との間で前記プレーナドープ層を挟み込むバリア層と、
前記チャネル層との間で前記供給層、プレーナドープ層及びバリア層を挟むゲート電極と、
を有することを特徴とする化合物半導体装置。
（付記２）
前記プレーナドープ層は、それが含有する不純物が前記チャネル層まで拡散しない位置に形成されていることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記プレーナドープ層と前記チャネル層との間隔は、５ｎｍ以上であることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）
真性化合物半導体から構成され、前記チャネル層と前記供給層との間に形成されたスペーサ層を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記プレーナドープ層に不純物としてＳｉがドーピングされていることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記供給層として、ＩｎＡｌＡｓ層が形成されていることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
前記供給層との間で前記チャネル層を挟む位置に形成され、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する第２の供給層と、
前記第２の供給層の前記チャネル層から離間する側の表面に形成された第２のプレーナドープ層と、
を有することを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
（付記８）
前記第２のプレーナドープ層は、それが含有する不純物が前記チャネル層まで拡散しない位置に形成されていることを特徴とする付記７に記載の化合物半導体装置。
（付記９）
前記第２のプレーナドープ層と前記チャネル層との間隔は、５ｎｍ以上であることを特徴とする付記７又は８に記載の化合物半導体装置。
（付記１０）
真性化合物半導体から構成され、前記チャネル層と前記第２の供給層との間に形成された第２のスペーサ層を有することを特徴とする付記７乃至９のいずれか１項に記載の化合物半導体装置。
（付記１１）
前記第２のプレーナドープ層に不純物としてＳｉがドーピングされていることを特徴とする付記７乃至１０のいずれか１項に記載の化合物半導体装置。
（付記１２）
前記第２の供給層として、ＩｎＡｌＡｓ層が形成されていることを特徴とする付記７乃至１１のいずれか１項に記載の化合物半導体装置。
（付記１３）
チャネル層を形成する工程と、
不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層を形成する工程と、
前記供給層の表面にプレーナドープ層を形成する工程と、
前記プレーナドープ層上に、真性化合物半導体から構成されるバリア層を形成する工程と、
前記バリア層の上方にゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記１４）
前記プレーナドープ層を、それが含有する不純物が前記チャネル層まで拡散しない位置に形成することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記プレーナドープ層と前記チャネル層との間隔を、５ｎｍ以上とすることを特徴とする付記１３又は１４に記載の化合物半導体装置の製造方法。
（付記１６）
前記チャネル層を形成する工程と前記供給層を形成する工程との間に、真性化合物半導体から構成されるスペーサ層を前記チャネル層上に形成する工程を有することを特徴とする付記１３乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）
前記プレーナドープ層として、不純物としてＳｉがドーピングされている層を形成することを特徴とする付記１３乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）
前記チャネル層を形成する工程の前に、
第２のプレーナドープ層を形成する工程と、
前記第２のプレーナドープ層上に、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する第２の供給層を形成する工程と、
を有し、
前記チャネル層を前記第２の供給層の上方に形成することを特徴とする付記１３乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）
前記バリア層を形成する工程の後に、
前記バリア層上にエッチングストッパ層を形成する工程と、
前記エッチングストッパ層上にキャップ層を形成する工程と、
前記キャップ層をパターニングする工程と、
を有し、
前記ゲート電極を前記エッチングストッパ層上に形成することを特徴とする付記１３乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
本発明の第１の実施形態に係るＨＥＭＴの構造を示す断面図である。 本発明の第１の実施形態に係るＨＥＭＴの製造方法を示す断面図である。 図２Ａに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図２Ｂに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図２Ｃに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図２Ｄに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図２Ｅに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図２Ｆに引き続き、ＨＥＭＴの製造方法を示す断面図である。 本発明の第２の実施形態に係るＨＥＭＴの構造を示す断面図である。 本発明の第２の実施形態に係るＨＥＭＴの製造方法を示す断面図である。 図４Ａに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図４Ｂに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図４Ｃに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図４Ｄに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図４Ｅに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図４Ｆに引き続き、ＨＥＭＴの製造方法を示す断面図である。 本発明の第３の実施形態に係るＨＥＭＴの構造を示す断面図である。 本発明の第３の実施形態に係るＨＥＭＴの製造方法を示す断面図である。 図６Ａに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図６Ｂに引き続き、ＨＥＭＴの製造方法を示す断面図である。 本発明の第４の実施形態に係るＨＥＭＴの構造を示す断面図である。 本発明の第４の実施形態に係るＨＥＭＴの製造方法を示す断面図である。 図８Ａに引き続き、ＨＥＭＴの製造方法を示す断面図である。 図８Ｂに引き続き、ＨＥＭＴの製造方法を示す断面図である。 従来のＨＥＭＴの構造を示す断面図である。 従来の他のＨＥＭＴの構造を示す断面図である。
符号の説明
１：半導体基板
２：バッファ層
３：チャネル層
４：スペーサ層
５：供給層
６：プレーナドープ層
７：バリア層
８：キャップ層
９Ｓ：ソース電極
９Ｄ：ドレイン電極
１０：ゲート電極
２４：スペーサ層
２５：供給層
２６：プレーナドープ層
３１：ストッパ層
５１：レジストパターン
５２：金属層

Claims (8)

  1. チャネル層と、
    不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層と、
    前記供給層の前記チャネル層から離間する側の表面に形成されたプレーナドープ層と、
    真性化合物半導体から構成され、前記供給層との間で前記プレーナドープ層を挟み込むバリア層と、
    前記チャネル層との間で前記供給層、プレーナドープ層及びバリア層を挟むゲート電極と、
    を有し、
    前記プレーナドープ層と前記チャネル層との間隔は、５ｎｍ以上７ｎｍ未満であり、
    前記ゲート電極と前記チャネル層との間に存在するプレーナドープ層は１層のみであることを特徴とする化合物半導体装置。
  2. 前記プレーナドープ層は、それが含有する不純物が前記チャネル層まで拡散しない位置に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
  3. 真性化合物半導体から構成され、前記チャネル層と前記供給層との間に形成されたスペーサ層を有することを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記供給層との間で前記チャネル層を挟む位置に形成され、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する第２の供給層と、
    前記第２の供給層の前記チャネル層から離間する側の表面に形成された第２のプレーナドープ層と、
    を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
  5. チャネル層を形成する工程と、
    不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する供給層を形成する工程と、
    前記供給層の表面にプレーナドープ層を形成する工程と、
    前記プレーナドープ層上に、真性化合物半導体から構成されるバリア層を形成する工程と、
    前記バリア層の上方にゲート電極を形成する工程と、
    を有し、
    前記プレーナドープ層と前記チャネル層との間隔を、５ｎｍ以上７ｎｍ未満とし、
    前記ゲート電極と前記チャネル層との間に存在するプレーナドープ層は１層のみとすることを特徴とする化合物半導体装置の製造方法。
  6. 前記プレーナドープ層を、それが含有する不純物が前記チャネル層まで拡散しない位置に形成することを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  7. 前記チャネル層を形成する工程の前に、
    第２のプレーナドープ層を形成する工程と、
    前記第２のプレーナドープ層上に、不純物を含有する化合物半導体から構成され、前記チャネル層に電荷を供給する第２の供給層を形成する工程と、
    を有し、
    前記チャネル層を前記第２の供給層の上方に形成することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
  8. 前記バリア層を形成する工程の後に、
    前記バリア層上にエッチングストッパ層を形成する工程と、
    前記エッチングストッパ層上にキャップ層を形成する工程と、
    前記キャップ層をパターニングする工程と、
    を有し、
    前記ゲート電極を前記エッチングストッパ層上に形成することを特徴とする請求項５乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
JP2006322228A 2006-11-29 2006-11-29 化合物半導体装置及びその製造方法 Expired - Fee Related JP5211471B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006322228A JP5211471B2 (ja) 2006-11-29 2006-11-29 化合物半導体装置及びその製造方法
US11/976,650 US7855402B2 (en) 2006-11-29 2007-10-26 Compound semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006322228A JP5211471B2 (ja) 2006-11-29 2006-11-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008135664A JP2008135664A (ja) 2008-06-12
JP5211471B2 true JP5211471B2 (ja) 2013-06-12

Family

ID=39462741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322228A Expired - Fee Related JP5211471B2 (ja) 2006-11-29 2006-11-29 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7855402B2 (ja)
JP (1) JP5211471B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148153A1 (en) * 2008-12-16 2010-06-17 Hudait Mantu K Group III-V devices with delta-doped layer under channel region
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US8987835B2 (en) * 2012-03-27 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a buried semiconductor material between two fins
JP2014053418A (ja) * 2012-09-06 2014-03-20 Fujitsu Ltd 半導体装置
JP6222231B2 (ja) * 2013-08-19 2017-11-01 富士通株式会社 電界効果型化合物半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188273A (ja) * 1992-12-17 1994-07-08 Hitachi Ltd 電界効果トランジスタ
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JP2661555B2 (ja) 1994-08-16 1997-10-08 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JPH09139494A (ja) 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JPH11214676A (ja) 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
JP4899077B2 (ja) * 2001-02-22 2012-03-21 富士通株式会社 Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ
JP2004221364A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
JP2004273655A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2005251820A (ja) * 2004-03-02 2005-09-15 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合型電界効果トランジスタ

Also Published As

Publication number Publication date
US20080121935A1 (en) 2008-05-29
US7855402B2 (en) 2010-12-21
JP2008135664A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
US11978786B2 (en) Bipolar transistor and radio-frequency power amplifier module
TWI415259B (zh) 增進型-耗損型半導體結構及其製造方法
JP2008263146A (ja) 半導体装置およびその製造方法
JP4284254B2 (ja) 電界効果型半導体装置
JP5211471B2 (ja) 化合物半導体装置及びその製造方法
JP4182376B2 (ja) 半導体装置
KR20000006523A (ko) 밀리미터파대역에서안정적으로동작가능한전계효과트랜지스터및그제조방법
JP3316537B2 (ja) 電界効果トランジスタの製造方法
JP2001093913A (ja) 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法
JP3434623B2 (ja) 電界効果トランジスタ
JP2005026563A (ja) 半導体装置
JP2006303393A (ja) 半導体装置とその製造方法
JP5417700B2 (ja) 半導体装置及びその製造方法
US20240274704A1 (en) Semiconductor Device
JP2019079975A (ja) 電界効果型トランジスタおよびその製造方法
JP3460104B2 (ja) 電界効果半導体装置及びその製造方法
KR102185914B1 (ko) 고 전자이동도 트랜지스터
JP2003045898A (ja) 半導体装置およびその製造方法
JPH09102600A (ja) 電界効果トランジスタ，及びその製造方法
JP2009239115A (ja) 半導体装置およびその製造方法
JPH05283439A (ja) 半導体装置
JP2002141516A (ja) 化合物半導体装置
JP2000114277A (ja) 電界効果トランジスタ、半導体ウエハおよび電界効果トランジスタの製造方法
JP4222025B2 (ja) 半導体装置の製造方法及びその方法で製造した半導体装置
JP2002009275A (ja) 電界効果型化合物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees