JP3610951B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3610951B2 JP3610951B2 JP2002006946A JP2002006946A JP3610951B2 JP 3610951 B2 JP3610951 B2 JP 3610951B2 JP 2002006946 A JP2002006946 A JP 2002006946A JP 2002006946 A JP2002006946 A JP 2002006946A JP 3610951 B2 JP3610951 B2 JP 3610951B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- operation region
- gate electrode
- side wall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000010410 layer Substances 0.000 claims description 129
- 239000012535 impurity Substances 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000004177 diethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、更に詳しくはゲートリーク電流の低減化を図った高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ ）に関する。
【０００２】
【従来の技術】
図６はＨＥＭＴの構造の半導体装置の一例を示す平面図であり、図７はそのＡ−Ａ’断面図である。これらの図に示す半導体装置は、半絶縁性基板１上にバッファ層２、チャネル層３、スペーサ層４、電子供給層５、バリア層６が、順次エピタキシャル成長により積層され（図７参照）、ＨＥＭＴの動作領域１１を形成している。
【０００３】
バリア層６の上にはソース７、ゲート８、ドレイン９の３つの電極が配置されている。ゲート電極８はバリア層６とショットキーコンタクトをとり、ソース電極（またはパッド）７及びドレイン電極（またはパッド）９はチャネル層３とオーミックコンタクトをとっている。
【０００４】
チャネル層３は不純物が添加されていないノンドープ（すなわち高純度）のＩｎＧａＡｓ層であり、電子供給層５は不純物として例えばＳｉが添加されたｎ型ＩｎＡｌＡｓ層である。
【０００５】
以上のように構成される半導体装置（ＨＥＭＴ）において、チャネル層３の方が電子供給層５よりも電子親和力が大きいため、電子供給層５へ添加された不純物から放出された電子がチャネル層３へ移動しチャネル層３表面に２次元的に高密度に集まる。この電子がチャネル層３表面を移動するが、チャネル層３は不純物を含まない高純度結晶であるため不純物による散乱が少なく電子の移動度が高くなる。また、電子密度も高いため、高速動作トランジスタが実現される。
【０００６】
バリア層６はノンドープＩｎＡｌＡｓ層であり、動作領域１１とゲート電極８間の電子の移動を妨げてゲートリーク電流を抑制する。スペーサ層４はノンドープＩｎＡｌＡｓ層であり、電子を失った不純物イオンの電気的影響がチャネル３層に及ぶのを抑制して、チャネル層３における電子の走行に影響を与えないようにする。バッファ層２はノンドープＩｎＡｌＡｓ層であり、ＩｎＰからなる半絶縁性基板１の結晶欠陥の影響をチャネル層３に与えるのを防ぐ。結晶性の良い良質な半絶縁性基板１が得られればバッファ層２は必ずしも必要としない。
【０００７】
ここで一般的な半導体装置においては、隣り合う素子と素子とを電気的に絶縁分離する素子間分離の１つの方法として、Ｂ＋ 、Ｏ＋ などのイオン注入によって高抵抗化領域を形成する方法が採用されている。しかし、上述したような半絶縁性基板１上にノンドープＩｎＧａＡｓ層（チャネル層３）とｎ型ＩｎＡｌＡｓ層（電子供給層５）をエピタキシャル成長させた構造では、イオン注入による高抵抗化ができない。よって、上述したような構成のＨＥＭＴでは、動作領域１１が島状を形作るように不要な部分をウェットエッチングにより除去して素子間分離を図るメサ分離方法が用いられている。
【０００８】
そして、ゲート電極８は、島状にメサ分離された動作領域１１の上面から側壁１２ａを覆うようにして動作領域１１の外側まで延在されて形成される。これは、ゲート電極形成時のマスク合わせの精度上の問題と、動作領域１１のより広い領域においてゲート電極８からの電界効果によりドレイン電流を制御したいという要請からである。また、ゲート電極８の他端側も同様に動作領域１１外に延在して、ゲート引出し部（またはパッド部）８ａに接続している。
【０００９】
【発明が解決しようとする課題】
ところが、上述したような半導体装置においては、動作領域１１の側壁１２ａ部分において、ノンドープＩｎＧａＡｓ層（チャネル層３）とｎ型ＩｎＡｌＡｓ層（電子供給層５）とに、ゲート電極８が接触することになる。そして、ＩｎＧａＡｓやｎ型ＩｎＡｌＡｓはバンドギャップが狭く、金属からなるゲート電極とのショットキー障壁が低いため、チャネル層３や電子供給層５と、ゲート電極８との間の電子の移動、すなわちゲートリーク電流が増加しＨＥＭＴの特性を劣化させてしまうという問題がある。
【００１０】
これを避けるため、従来では、図８に示すうように、動作領域１１を島状にパターニングしてメサ分離した後に、ノンドープＩｎＧａＡｓ層（チャネル層３）を、ＩｎＡｌＡｓ層からなる他の層に対して選択エッチングすることによって、チャネル層３の側壁を後退させ、次いでゲート電極８を形成することで、ゲート電極８とチャネル層３との間に空間ａを形成する方法がある。しかし、この方法では、ＩｎＡｌＡｓ層に対するＩｎＧａＡｓ層のエッチング選択比が十分ではないことや、ｎ型ＩｎＡｌＡｓ層（電子供給層５）へのゲート電極８の接触を回避できないことから、上述したゲートリーク電流を低減する効果が十分ではない。
【００１１】
また、図９に示すように、動作領域１１を島状にパターニングしてメサ分離する際、側壁１２ｂを逆テーパ形状にすることで、この側壁１２ｂにゲート電極８が接触しないようにする方法がある。しかし、この場合、動作領域１１の上端角部分で良好な段差被覆性が得られず、ゲート電極８がこの部分で段切れする問題が生じる。また、動作領域１１のパターニングにおいては、側壁１２ｂに逆テーパ形状が得られる結晶方位が決まっているため、ゲート電極の延設方向、すなわちパターンレイアウトが制約されるという問題もある。
【００１２】
本発明は上述の問題に鑑みてなされ、島状にメサ分離された動作領域におけるゲート電極の段差被覆性を損ねることなく、動作領域とゲート電極間のリーク電流を低減できる半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するための本発明の半導体装置は、半導体層の積層膜を島状にメサ分離してなる動作領域と、当該動作領域の上面上から側壁にかけて延設されたゲート電極とを備えており、特にゲート電極と接する動作領域の側壁表面層部分に、この動作領域を構成する積層膜に導入された不純物とは逆導電型の不純物拡散層を設けたことを特徴としている。
【００１４】
このような半導体装置では、積層膜（すなわち動作領域）に導入された不純物とは逆導電型の不純物拡散層が動作領域の側壁表面層に設けられ、この上部にゲート電極が設けられるため、動作領域の側壁部分とゲート電極との接触がＰＮ接合になる。このため、このような不純物拡散層が設けられておらず、動作領域の側壁部分とゲート電極との接触がショットキー接触となる従来の半導体装置と比較し、動作領域を構成する各半導体層とゲート電極との間のエネルギー障壁が高くなる。したがって、動作領域の側壁部分においてのゲート電極と動作領域間のキャリアの移動が抑制され、ゲートリーク電流の低減が図られる。
【００１５】
また本発明の半導体装置の製造方法は、上述した半導体装置を形成するための製造方法である。第１の製造方法は、先ず、基板上に形成された半導体層の積層膜を、この上部に設けたパターンをマスクにしたエッチングによって島状にメサ分離して動作領域を形成する。次いで、パターンをマスクにした不純物拡散により、積層膜に導入された不純物とは逆導電型の不純物拡散層を動作領域の側壁表面層に形成する。その後、パターンを除去し、動作領域の上面上から側壁にかけてゲート電極を形成する。
【００１６】
また第２の方法は、島状にメサ分離された動作領域を形成した後、この動作領域を覆う状態で基板の上方に絶縁膜を形成し、当該絶縁膜に動作領域の上面から側壁にかけてゲート開口を形成する。次に、積層膜に導入された不純物とは逆導電型の不純物を前記ゲート開口から動作領域の露出表面層に導入して不純物拡散層を形成する。その後、ゲート開口内を埋め込む状態で、動作領域の上面上から側壁にかけてゲート電極を形成する。
【００１７】
以上のような第１の製造方法および第２の製造方法によれば、動作領域の側壁表面層に形成された不純物拡散層上に、ゲート電極が設けられた半導体装置が得られる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、先ず半導体装置の製造手順を説明し、次いでこれによって形成された半導体装置の構成を説明する。また、従来と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
【００１９】
＜第１実施形態＞
図１は、第１実施形態の半導体装置としてＨＥＭＴの製造方法を示す断面工程図である。この図１は、従来の技術での説明に用いた図６のＡ−Ａ’方向に相当する断面図である。
【００２０】
先ず、図１（ａ）に示すように、半絶縁性基板（ＩｎＰ）１上に、以下に示す各半導体層を下層から順にエピタキシャル成長させた積層膜を形成する。以下には、各半導体層の膜厚も例示する。尚、半絶縁性基板１は、ＩｎＰからなるものに限定されることはなく、ＳｉやＧａＡｓからなる基板であっても良い。
【００２１】
バッファ層（ノンドープＩｎＡｌＡｓ層）２…５００ｎｍ、
チャネル層（ノンドープＩｎＧａＡｓ層）３…１５ｎｍ、
スペーサ層（ノンドープＩｎＡｌＡｓ層）４…２ｎｍ、
電子供給層（ｎ型ＩｎＡｌＡｓ層）５…１０ｎｍ、
バリア層（ノンドープＩｎＡｌＡｓ層）６…３０ｎｍ〜１００ｎｍ。
ここで特に、チャネル層を構成するノンドープＩｎＧａＡｓ層は、ＩｎｘＧａ（１−ｘ）Ａｓ（ただしｘが０．４以上）からなることが好ましい。
【００２２】
次に、バリア層６上に、絶縁性材料からなるパターン２１を形成する。この際、パターン２１がＳｉＮ等の絶縁膜からなる場合には、この絶縁膜上にリソグラフィ技術によってレジストパターンを形成し、これをマスクにして絶縁膜をエッチングすることにより、絶縁性パターン２１を形成する。また、パターン２１がレジスト材料からなる場合には、リソグラフィ技術によってパターン２１を形成する。
【００２３】
次いで、図１（ｂ）に示すように、パターン２１をマスクに用いたエッチングにより、半絶縁性基板１上の各半導体層６〜２をパターニングし、各半導体層６〜２からなる積層膜を島状にメサ分離して動作領域１１を形成する。この際、少なくともチャネル層３が完全に分離され、バッファ層２にまでエッチングが達するようにエッチング深さを設定する。また、このエッチングにおいては、ウェットエッチングのような等方性エッチングを行うことで、パターン２１の下部にサイドエッチングを入れ、動作領域１１の側壁を順テーパ形状に成形する。
【００２４】
次に、図１（ｃ）に示すように、パターン２１をマスクにした不純物拡散により、ｎ型ＩｎＡｌＡｓ層からなる電子供給層５と逆導電型（すなわちｐ型の不純物）を、動作領域１１の側壁表面層に導入し、この部分にｐ型の不純物拡散層２３を形成する。ここでは、例えば、ｐ型の不純物としてＺｎを導入することとし、６００℃程度のジエチルＺｎ雰囲気中における拡散処理を行うこととする。尚、この拡散処理においては、パターン２１から露出している表面層の全面に不純物拡散層２３が形成されることになる。
【００２５】
そこで次の工程では、図１（ｄ）に示すように、パターン２１をマスクにした異方性エッチングによって、動作領域１１の側壁に不純物拡散層２３を残した状態で、他の部分（バッファ層２表面層部分）に形成された不純物拡散層２３を完全に除去する。この異方性エッチングは、例えばＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）やイオンミリング等によって行われる。また、このエッチングの終了後には、パターン２１を除去する。
【００２６】
次いで、図１（ｅ）に示すように、動作領域１１の上部から側壁を覆うようにして、動作領域１１の外方に延在するゲート電極８を、例えば蒸着により形成する。このゲート電極８は、例えば下層から順に、Ｔｉ（５０ｎｍ）、Ｐｔ（５０ｎｍ）、Ａｕ（３００ｎｍ）を積層してなり、これらの膜を成膜後にパターンエッチングするか、またはリフトオフ法などの既存の方法によりパターン形成する。
【００２７】
以上の後、ここでの図示は省略したが、チャネル層３とオーミックコンタクトをとるソース電極及びドレイン電極をバリア層６上に形成する。これらの電極は、例えばＡｕＧｅ（１６０ｎｍ）上にＮｉ（４０ｎｍ）を積層してなる膜をパターニングすることによって形成する。さらに必要であればこの後、熱処理（例えば４００℃）を行いソース及びドレイン電極直下にオーミック領域を形成し、チャネル層３とソース及びドレイン電極間の更なる低抵抗化を図る。
【００２８】
このようにして得られたＨＥＭＴ２５は、動作領域１１の上面を構成するバリア層６に対してゲート電極８がショットキー接触するため、ショットキー型ゲート電極を備えたものとなる。このＨＥＭＴ２５は、ゲート電圧によってゲート電極８の下の空乏層の厚みを変化させて、ソース・ドレイン間の電流（ドレイン電流）を制御して動作する。
【００２９】
そして特に、このＨＥＭＴ２５は、ｎ型の電子供給層５とは逆導電型（ｐ型）の不純物拡散層２３が動作領域１１の側壁表面層に設けられ、動作領域１１の側壁部においてこの不純物拡散層２３上にゲート電極８が設けられたものになる。このため、チャネル層３および電子供給層５とゲート電極８との接触がＰＮ接合になる。したがって、不純物拡散層２３が設けられておらず、チャネル層３および電子供給層５とゲート電極８とがショットキー接触する従来のＨＥＭＴと比較し、チャネル層３および電子供給層５とゲート電極８との間のエネルギー障壁を高くすることができる。この結果、動作領域１１の側壁部分において、ゲート電極８と動作領域１１間でのキャリアの移動が抑制され、ゲートリーク電流の低減を図ることが可能になる。
【００３０】
またこれにより、ゲート電極８への印加可能な逆方向電圧を大きくすることができるため、使用する回路の動作マージンを広くすることができる。また、ゲートリーク電流に起因する雑音の発生を低減できる（雑音指数ＮＦを低減できる）。
【００３１】
しかも、動作領域１１の側壁を逆テーパ形状とすることなく、上述の効果を得られるため、動作領域１１の型部分の段差被覆性を良好に保つことができ、この上部に形成されるゲート電極８の段切れを防止することが可能である。
【００３２】
＜第２実施形態＞
図２は、第２実施形態の半導体装置としてＨＥＭＴの製造方法の他の例を示す断面工程図である。この図２は、従来の技術での説明に用いた図６のＡ−Ａ’方向に相当する断面である。
【００３３】
先ず、図２（ａ）および図２（ｂ）に示す工程を、第１実施形態において図１（ａ）および図１（ｂ）を用いて説明したと同様に行い、島状にメサ分離された動作領域１１を形成した後、マスクに用いたパターン２１を除去する。このパターン２１は、ＳｉＮのような絶縁膜であっても良く、レジスト材料で構成されても良い。
【００３４】
次いで、図２（ｃ）に示すように、動作領域１１を覆う状態で、半絶縁性基板１の上方に、例えばＳｉＮなどからなる絶縁膜３１を２００ｎｍの膜厚で形成する。
【００３５】
次に、図２（ｄ）に示すように、絶縁膜３１に、ゲート開口３１ａを形成する。このゲート開口３１ａは、以降の工程で形成するゲート電極が動作領域１１と接する部分を露出させる形状で形成されることとする。
【００３６】
次いで、このゲート開口３１ａからの不純物拡散により、動作領域１１の表面層に、ｎ型ＩｎＡｌＡｓ層からなる電子供給層５の導電型と逆導電型（すなわちｐ型）の不純物を導入し、ｐ型の不純物拡散層３３を形成する。この不純物拡散３３の形成は、第１実施形態において図１（ｃ）を用いて説明したと同様に行う。
【００３７】
ここで、図３には、この工程の平面図を示す。先の図２（ｄ）は、図３のＡ−Ａ’断面図となっている。また、図４には、図３におけるＢ−Ｂ’断面図を示す。これらの図に示すように、動作領域１１を覆う絶縁膜３１に形成されたゲート開口３１は、次の工程で形成するゲート電極が、動作領域１１上に形成される部分に対応して形成される。このため、このゲート開口３１ａからの不純物拡散によって形成される不純物拡散層３３は、動作領域１１の上面を横切り、動作領域１１の側壁に延設された状態で設けられることになる。
【００３８】
以上の工程の後、図２（ｅ）に示すように、ゲート開口３１ａ内を埋め込む状態でゲート電極８を形成する。このゲート電極８の形成は、第１実施形態と同様に行う。
【００３９】
尚、図５には、この工程に関しての図３におけるＢ−Ｂ’方向の断面図を示す。この図５に示すように、ゲート開口３１ａ内を埋め込む状態でゲート電極８を形成した後、ゲート開口２１ａの両側の動作領域１１に達するソース／ドレイン開口３１ｂ，３１ｃを、絶縁膜３１に形成する。そして、第１実施形態と同様に、チャネル層３とオーミックコンタクトをとるソース電極７およびドレイン電極９をソース／ドレイン開口３１ｂ，３１ｃを埋め込む形状で形成する。
【００４０】
また、必要であればこの後、熱処理（例えば４００℃）を行いソース及びドレイン電極直下にオーミック領域を形成し、チャネル層３とソース及びドレイン電極間の更なる低抵抗化を図る。
【００４１】
このようにして得られたＨＥＭＴ３５は、動作領域１１の上面から側壁にかけてのゲート開口３１ａの底部にｐ型の不純物拡散層３３が形成され、このゲート開口３１ａ内にゲート電極８が形成されるため、このゲート電極８は接合型ゲート電極となる。このＨＥＭＴ３５は、ゲート電圧によってゲート電極８の下の空乏層の厚みを変化させて、ソース・ドレイン間の電流（ドレイン電流）を制御して動作する。
【００４２】
そして特に、このＨＥＭＴ３５は、ｎ型の電子供給層５とは逆導電型（ｐ型）の不純物拡散層３３が動作領域１１の側壁表面層に設けられ、動作領域１１においてこの不純物拡散層３３上にゲート電極８が設けられたものになる。このため、第１実施形態のＨＥＭＴ（２５）と同様にチャネル層３および電子供給層５とゲート電極８との接触がＰＮ接合になる。したがって、第１実施形態と同様の効果を得ることが可能である。
【００４３】
さらに、本第２実施形態の製造方法では、１回の不純物拡散の工程を追加するだけで上述したＨＥＭＴ３５を得ることが可能でるため、製造コストの上昇を低く抑えることが可能である。
【００４４】
尚、以上の各実施形態はあくまでも本発明の一例を示したものであり、本発明は上述した実施形態に限定されるものではない。本発明は、半導体層の積層膜を島状にメサ分離してなる動作領域を備えた半導体装置であれば、動作領域を構成する各半導体層の材質および積層構造が上述した実施形態と異なる場合であっても、同様に適用することが可能であり、同様の効果を得ることが可能である。
【００４５】
【発明の効果】
以上説明したように本発明によれば、島状にメサ分離された動作領域の側壁表面層に不純物拡散層を設け、この上部にゲート電極を設ける構成としたことで、段差被覆性を損ねることなく動作領域を構成する各半導体層とゲート電極間のリーク電流を低減することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための断面工程図である。
【図２】本発明の第２実施形態を説明するための断面工程図である。
【図３】図２（ｄ）に対応する平面図である。
【図４】図３のＢ−Ｂ’断面図である。
【図５】図２（ｅ）に対応する断面図である。
【図６】ＨＥＭＴの構成を示す平面模式図である。
【図７】従来のＨＥＭＴの断面図であり、図６におけるＡ−Ａ’断面に対応する図である。
【図８】従来のＨＥＭＴの他の例を示す断面図である。
【図９】従来のＨＥＭＴのさらに他の例を示す断面図である。
【符号の説明】
２…バッファ層（ノンドープＩｎＡｌＡｓ）、３…チャネル層（ノンドープＩｎＧａＡｓ）、４…スペーサ層（ノンドープＩｎＡｌＡｓ）、５…電子供給層（ｎ型ＩｎＡｌＡｓ）、８…ゲート電極、１１…動作領域、２１…パターン、２３，３３…不純物拡散層、２５，３５…ＨＥＭＴ、３１…絶縁膜、３１ａ…ゲート開口
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、更に詳しくはゲートリーク電流の低減化を図った高電子移動度トランジスタ（ＨＥＭＴ；Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ ）に関する。
【０００２】
【従来の技術】
図６はＨＥＭＴの構造の半導体装置の一例を示す平面図であり、図７はそのＡ−Ａ’断面図である。これらの図に示す半導体装置は、半絶縁性基板１上にバッファ層２、チャネル層３、スペーサ層４、電子供給層５、バリア層６が、順次エピタキシャル成長により積層され（図７参照）、ＨＥＭＴの動作領域１１を形成している。
【０００３】
バリア層６の上にはソース７、ゲート８、ドレイン９の３つの電極が配置されている。ゲート電極８はバリア層６とショットキーコンタクトをとり、ソース電極（またはパッド）７及びドレイン電極（またはパッド）９はチャネル層３とオーミックコンタクトをとっている。
【０００４】
チャネル層３は不純物が添加されていないノンドープ（すなわち高純度）のＩｎＧａＡｓ層であり、電子供給層５は不純物として例えばＳｉが添加されたｎ型ＩｎＡｌＡｓ層である。
【０００５】
以上のように構成される半導体装置（ＨＥＭＴ）において、チャネル層３の方が電子供給層５よりも電子親和力が大きいため、電子供給層５へ添加された不純物から放出された電子がチャネル層３へ移動しチャネル層３表面に２次元的に高密度に集まる。この電子がチャネル層３表面を移動するが、チャネル層３は不純物を含まない高純度結晶であるため不純物による散乱が少なく電子の移動度が高くなる。また、電子密度も高いため、高速動作トランジスタが実現される。
【０００６】
バリア層６はノンドープＩｎＡｌＡｓ層であり、動作領域１１とゲート電極８間の電子の移動を妨げてゲートリーク電流を抑制する。スペーサ層４はノンドープＩｎＡｌＡｓ層であり、電子を失った不純物イオンの電気的影響がチャネル３層に及ぶのを抑制して、チャネル層３における電子の走行に影響を与えないようにする。バッファ層２はノンドープＩｎＡｌＡｓ層であり、ＩｎＰからなる半絶縁性基板１の結晶欠陥の影響をチャネル層３に与えるのを防ぐ。結晶性の良い良質な半絶縁性基板１が得られればバッファ層２は必ずしも必要としない。
【０００７】
ここで一般的な半導体装置においては、隣り合う素子と素子とを電気的に絶縁分離する素子間分離の１つの方法として、Ｂ＋ 、Ｏ＋ などのイオン注入によって高抵抗化領域を形成する方法が採用されている。しかし、上述したような半絶縁性基板１上にノンドープＩｎＧａＡｓ層（チャネル層３）とｎ型ＩｎＡｌＡｓ層（電子供給層５）をエピタキシャル成長させた構造では、イオン注入による高抵抗化ができない。よって、上述したような構成のＨＥＭＴでは、動作領域１１が島状を形作るように不要な部分をウェットエッチングにより除去して素子間分離を図るメサ分離方法が用いられている。
【０００８】
そして、ゲート電極８は、島状にメサ分離された動作領域１１の上面から側壁１２ａを覆うようにして動作領域１１の外側まで延在されて形成される。これは、ゲート電極形成時のマスク合わせの精度上の問題と、動作領域１１のより広い領域においてゲート電極８からの電界効果によりドレイン電流を制御したいという要請からである。また、ゲート電極８の他端側も同様に動作領域１１外に延在して、ゲート引出し部（またはパッド部）８ａに接続している。
【０００９】
【発明が解決しようとする課題】
ところが、上述したような半導体装置においては、動作領域１１の側壁１２ａ部分において、ノンドープＩｎＧａＡｓ層（チャネル層３）とｎ型ＩｎＡｌＡｓ層（電子供給層５）とに、ゲート電極８が接触することになる。そして、ＩｎＧａＡｓやｎ型ＩｎＡｌＡｓはバンドギャップが狭く、金属からなるゲート電極とのショットキー障壁が低いため、チャネル層３や電子供給層５と、ゲート電極８との間の電子の移動、すなわちゲートリーク電流が増加しＨＥＭＴの特性を劣化させてしまうという問題がある。
【００１０】
これを避けるため、従来では、図８に示すうように、動作領域１１を島状にパターニングしてメサ分離した後に、ノンドープＩｎＧａＡｓ層（チャネル層３）を、ＩｎＡｌＡｓ層からなる他の層に対して選択エッチングすることによって、チャネル層３の側壁を後退させ、次いでゲート電極８を形成することで、ゲート電極８とチャネル層３との間に空間ａを形成する方法がある。しかし、この方法では、ＩｎＡｌＡｓ層に対するＩｎＧａＡｓ層のエッチング選択比が十分ではないことや、ｎ型ＩｎＡｌＡｓ層（電子供給層５）へのゲート電極８の接触を回避できないことから、上述したゲートリーク電流を低減する効果が十分ではない。
【００１１】
また、図９に示すように、動作領域１１を島状にパターニングしてメサ分離する際、側壁１２ｂを逆テーパ形状にすることで、この側壁１２ｂにゲート電極８が接触しないようにする方法がある。しかし、この場合、動作領域１１の上端角部分で良好な段差被覆性が得られず、ゲート電極８がこの部分で段切れする問題が生じる。また、動作領域１１のパターニングにおいては、側壁１２ｂに逆テーパ形状が得られる結晶方位が決まっているため、ゲート電極の延設方向、すなわちパターンレイアウトが制約されるという問題もある。
【００１２】
本発明は上述の問題に鑑みてなされ、島状にメサ分離された動作領域におけるゲート電極の段差被覆性を損ねることなく、動作領域とゲート電極間のリーク電流を低減できる半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するための本発明の半導体装置は、半導体層の積層膜を島状にメサ分離してなる動作領域と、当該動作領域の上面上から側壁にかけて延設されたゲート電極とを備えており、特にゲート電極と接する動作領域の側壁表面層部分に、この動作領域を構成する積層膜に導入された不純物とは逆導電型の不純物拡散層を設けたことを特徴としている。
【００１４】
このような半導体装置では、積層膜（すなわち動作領域）に導入された不純物とは逆導電型の不純物拡散層が動作領域の側壁表面層に設けられ、この上部にゲート電極が設けられるため、動作領域の側壁部分とゲート電極との接触がＰＮ接合になる。このため、このような不純物拡散層が設けられておらず、動作領域の側壁部分とゲート電極との接触がショットキー接触となる従来の半導体装置と比較し、動作領域を構成する各半導体層とゲート電極との間のエネルギー障壁が高くなる。したがって、動作領域の側壁部分においてのゲート電極と動作領域間のキャリアの移動が抑制され、ゲートリーク電流の低減が図られる。
【００１５】
また本発明の半導体装置の製造方法は、上述した半導体装置を形成するための製造方法である。第１の製造方法は、先ず、基板上に形成された半導体層の積層膜を、この上部に設けたパターンをマスクにしたエッチングによって島状にメサ分離して動作領域を形成する。次いで、パターンをマスクにした不純物拡散により、積層膜に導入された不純物とは逆導電型の不純物拡散層を動作領域の側壁表面層に形成する。その後、パターンを除去し、動作領域の上面上から側壁にかけてゲート電極を形成する。
【００１６】
また第２の方法は、島状にメサ分離された動作領域を形成した後、この動作領域を覆う状態で基板の上方に絶縁膜を形成し、当該絶縁膜に動作領域の上面から側壁にかけてゲート開口を形成する。次に、積層膜に導入された不純物とは逆導電型の不純物を前記ゲート開口から動作領域の露出表面層に導入して不純物拡散層を形成する。その後、ゲート開口内を埋め込む状態で、動作領域の上面上から側壁にかけてゲート電極を形成する。
【００１７】
以上のような第１の製造方法および第２の製造方法によれば、動作領域の側壁表面層に形成された不純物拡散層上に、ゲート電極が設けられた半導体装置が得られる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、先ず半導体装置の製造手順を説明し、次いでこれによって形成された半導体装置の構成を説明する。また、従来と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
【００１９】
＜第１実施形態＞
図１は、第１実施形態の半導体装置としてＨＥＭＴの製造方法を示す断面工程図である。この図１は、従来の技術での説明に用いた図６のＡ−Ａ’方向に相当する断面図である。
【００２０】
先ず、図１（ａ）に示すように、半絶縁性基板（ＩｎＰ）１上に、以下に示す各半導体層を下層から順にエピタキシャル成長させた積層膜を形成する。以下には、各半導体層の膜厚も例示する。尚、半絶縁性基板１は、ＩｎＰからなるものに限定されることはなく、ＳｉやＧａＡｓからなる基板であっても良い。
【００２１】
バッファ層（ノンドープＩｎＡｌＡｓ層）２…５００ｎｍ、
チャネル層（ノンドープＩｎＧａＡｓ層）３…１５ｎｍ、
スペーサ層（ノンドープＩｎＡｌＡｓ層）４…２ｎｍ、
電子供給層（ｎ型ＩｎＡｌＡｓ層）５…１０ｎｍ、
バリア層（ノンドープＩｎＡｌＡｓ層）６…３０ｎｍ〜１００ｎｍ。
ここで特に、チャネル層を構成するノンドープＩｎＧａＡｓ層は、ＩｎｘＧａ（１−ｘ）Ａｓ（ただしｘが０．４以上）からなることが好ましい。
【００２２】
次に、バリア層６上に、絶縁性材料からなるパターン２１を形成する。この際、パターン２１がＳｉＮ等の絶縁膜からなる場合には、この絶縁膜上にリソグラフィ技術によってレジストパターンを形成し、これをマスクにして絶縁膜をエッチングすることにより、絶縁性パターン２１を形成する。また、パターン２１がレジスト材料からなる場合には、リソグラフィ技術によってパターン２１を形成する。
【００２３】
次いで、図１（ｂ）に示すように、パターン２１をマスクに用いたエッチングにより、半絶縁性基板１上の各半導体層６〜２をパターニングし、各半導体層６〜２からなる積層膜を島状にメサ分離して動作領域１１を形成する。この際、少なくともチャネル層３が完全に分離され、バッファ層２にまでエッチングが達するようにエッチング深さを設定する。また、このエッチングにおいては、ウェットエッチングのような等方性エッチングを行うことで、パターン２１の下部にサイドエッチングを入れ、動作領域１１の側壁を順テーパ形状に成形する。
【００２４】
次に、図１（ｃ）に示すように、パターン２１をマスクにした不純物拡散により、ｎ型ＩｎＡｌＡｓ層からなる電子供給層５と逆導電型（すなわちｐ型の不純物）を、動作領域１１の側壁表面層に導入し、この部分にｐ型の不純物拡散層２３を形成する。ここでは、例えば、ｐ型の不純物としてＺｎを導入することとし、６００℃程度のジエチルＺｎ雰囲気中における拡散処理を行うこととする。尚、この拡散処理においては、パターン２１から露出している表面層の全面に不純物拡散層２３が形成されることになる。
【００２５】
そこで次の工程では、図１（ｄ）に示すように、パターン２１をマスクにした異方性エッチングによって、動作領域１１の側壁に不純物拡散層２３を残した状態で、他の部分（バッファ層２表面層部分）に形成された不純物拡散層２３を完全に除去する。この異方性エッチングは、例えばＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）やイオンミリング等によって行われる。また、このエッチングの終了後には、パターン２１を除去する。
【００２６】
次いで、図１（ｅ）に示すように、動作領域１１の上部から側壁を覆うようにして、動作領域１１の外方に延在するゲート電極８を、例えば蒸着により形成する。このゲート電極８は、例えば下層から順に、Ｔｉ（５０ｎｍ）、Ｐｔ（５０ｎｍ）、Ａｕ（３００ｎｍ）を積層してなり、これらの膜を成膜後にパターンエッチングするか、またはリフトオフ法などの既存の方法によりパターン形成する。
【００２７】
以上の後、ここでの図示は省略したが、チャネル層３とオーミックコンタクトをとるソース電極及びドレイン電極をバリア層６上に形成する。これらの電極は、例えばＡｕＧｅ（１６０ｎｍ）上にＮｉ（４０ｎｍ）を積層してなる膜をパターニングすることによって形成する。さらに必要であればこの後、熱処理（例えば４００℃）を行いソース及びドレイン電極直下にオーミック領域を形成し、チャネル層３とソース及びドレイン電極間の更なる低抵抗化を図る。
【００２８】
このようにして得られたＨＥＭＴ２５は、動作領域１１の上面を構成するバリア層６に対してゲート電極８がショットキー接触するため、ショットキー型ゲート電極を備えたものとなる。このＨＥＭＴ２５は、ゲート電圧によってゲート電極８の下の空乏層の厚みを変化させて、ソース・ドレイン間の電流（ドレイン電流）を制御して動作する。
【００２９】
そして特に、このＨＥＭＴ２５は、ｎ型の電子供給層５とは逆導電型（ｐ型）の不純物拡散層２３が動作領域１１の側壁表面層に設けられ、動作領域１１の側壁部においてこの不純物拡散層２３上にゲート電極８が設けられたものになる。このため、チャネル層３および電子供給層５とゲート電極８との接触がＰＮ接合になる。したがって、不純物拡散層２３が設けられておらず、チャネル層３および電子供給層５とゲート電極８とがショットキー接触する従来のＨＥＭＴと比較し、チャネル層３および電子供給層５とゲート電極８との間のエネルギー障壁を高くすることができる。この結果、動作領域１１の側壁部分において、ゲート電極８と動作領域１１間でのキャリアの移動が抑制され、ゲートリーク電流の低減を図ることが可能になる。
【００３０】
またこれにより、ゲート電極８への印加可能な逆方向電圧を大きくすることができるため、使用する回路の動作マージンを広くすることができる。また、ゲートリーク電流に起因する雑音の発生を低減できる（雑音指数ＮＦを低減できる）。
【００３１】
しかも、動作領域１１の側壁を逆テーパ形状とすることなく、上述の効果を得られるため、動作領域１１の型部分の段差被覆性を良好に保つことができ、この上部に形成されるゲート電極８の段切れを防止することが可能である。
【００３２】
＜第２実施形態＞
図２は、第２実施形態の半導体装置としてＨＥＭＴの製造方法の他の例を示す断面工程図である。この図２は、従来の技術での説明に用いた図６のＡ−Ａ’方向に相当する断面である。
【００３３】
先ず、図２（ａ）および図２（ｂ）に示す工程を、第１実施形態において図１（ａ）および図１（ｂ）を用いて説明したと同様に行い、島状にメサ分離された動作領域１１を形成した後、マスクに用いたパターン２１を除去する。このパターン２１は、ＳｉＮのような絶縁膜であっても良く、レジスト材料で構成されても良い。
【００３４】
次いで、図２（ｃ）に示すように、動作領域１１を覆う状態で、半絶縁性基板１の上方に、例えばＳｉＮなどからなる絶縁膜３１を２００ｎｍの膜厚で形成する。
【００３５】
次に、図２（ｄ）に示すように、絶縁膜３１に、ゲート開口３１ａを形成する。このゲート開口３１ａは、以降の工程で形成するゲート電極が動作領域１１と接する部分を露出させる形状で形成されることとする。
【００３６】
次いで、このゲート開口３１ａからの不純物拡散により、動作領域１１の表面層に、ｎ型ＩｎＡｌＡｓ層からなる電子供給層５の導電型と逆導電型（すなわちｐ型）の不純物を導入し、ｐ型の不純物拡散層３３を形成する。この不純物拡散３３の形成は、第１実施形態において図１（ｃ）を用いて説明したと同様に行う。
【００３７】
ここで、図３には、この工程の平面図を示す。先の図２（ｄ）は、図３のＡ−Ａ’断面図となっている。また、図４には、図３におけるＢ−Ｂ’断面図を示す。これらの図に示すように、動作領域１１を覆う絶縁膜３１に形成されたゲート開口３１は、次の工程で形成するゲート電極が、動作領域１１上に形成される部分に対応して形成される。このため、このゲート開口３１ａからの不純物拡散によって形成される不純物拡散層３３は、動作領域１１の上面を横切り、動作領域１１の側壁に延設された状態で設けられることになる。
【００３８】
以上の工程の後、図２（ｅ）に示すように、ゲート開口３１ａ内を埋め込む状態でゲート電極８を形成する。このゲート電極８の形成は、第１実施形態と同様に行う。
【００３９】
尚、図５には、この工程に関しての図３におけるＢ−Ｂ’方向の断面図を示す。この図５に示すように、ゲート開口３１ａ内を埋め込む状態でゲート電極８を形成した後、ゲート開口２１ａの両側の動作領域１１に達するソース／ドレイン開口３１ｂ，３１ｃを、絶縁膜３１に形成する。そして、第１実施形態と同様に、チャネル層３とオーミックコンタクトをとるソース電極７およびドレイン電極９をソース／ドレイン開口３１ｂ，３１ｃを埋め込む形状で形成する。
【００４０】
また、必要であればこの後、熱処理（例えば４００℃）を行いソース及びドレイン電極直下にオーミック領域を形成し、チャネル層３とソース及びドレイン電極間の更なる低抵抗化を図る。
【００４１】
このようにして得られたＨＥＭＴ３５は、動作領域１１の上面から側壁にかけてのゲート開口３１ａの底部にｐ型の不純物拡散層３３が形成され、このゲート開口３１ａ内にゲート電極８が形成されるため、このゲート電極８は接合型ゲート電極となる。このＨＥＭＴ３５は、ゲート電圧によってゲート電極８の下の空乏層の厚みを変化させて、ソース・ドレイン間の電流（ドレイン電流）を制御して動作する。
【００４２】
そして特に、このＨＥＭＴ３５は、ｎ型の電子供給層５とは逆導電型（ｐ型）の不純物拡散層３３が動作領域１１の側壁表面層に設けられ、動作領域１１においてこの不純物拡散層３３上にゲート電極８が設けられたものになる。このため、第１実施形態のＨＥＭＴ（２５）と同様にチャネル層３および電子供給層５とゲート電極８との接触がＰＮ接合になる。したがって、第１実施形態と同様の効果を得ることが可能である。
【００４３】
さらに、本第２実施形態の製造方法では、１回の不純物拡散の工程を追加するだけで上述したＨＥＭＴ３５を得ることが可能でるため、製造コストの上昇を低く抑えることが可能である。
【００４４】
尚、以上の各実施形態はあくまでも本発明の一例を示したものであり、本発明は上述した実施形態に限定されるものではない。本発明は、半導体層の積層膜を島状にメサ分離してなる動作領域を備えた半導体装置であれば、動作領域を構成する各半導体層の材質および積層構造が上述した実施形態と異なる場合であっても、同様に適用することが可能であり、同様の効果を得ることが可能である。
【００４５】
【発明の効果】
以上説明したように本発明によれば、島状にメサ分離された動作領域の側壁表面層に不純物拡散層を設け、この上部にゲート電極を設ける構成としたことで、段差被覆性を損ねることなく動作領域を構成する各半導体層とゲート電極間のリーク電流を低減することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を説明するための断面工程図である。
【図２】本発明の第２実施形態を説明するための断面工程図である。
【図３】図２（ｄ）に対応する平面図である。
【図４】図３のＢ−Ｂ’断面図である。
【図５】図２（ｅ）に対応する断面図である。
【図６】ＨＥＭＴの構成を示す平面模式図である。
【図７】従来のＨＥＭＴの断面図であり、図６におけるＡ−Ａ’断面に対応する図である。
【図８】従来のＨＥＭＴの他の例を示す断面図である。
【図９】従来のＨＥＭＴのさらに他の例を示す断面図である。
【符号の説明】
２…バッファ層（ノンドープＩｎＡｌＡｓ）、３…チャネル層（ノンドープＩｎＧａＡｓ）、４…スペーサ層（ノンドープＩｎＡｌＡｓ）、５…電子供給層（ｎ型ＩｎＡｌＡｓ）、８…ゲート電極、１１…動作領域、２１…パターン、２３，３３…不純物拡散層、２５，３５…ＨＥＭＴ、３１…絶縁膜、３１ａ…ゲート開口
Claims (2)
- 半導体層の積層膜を島状にメサ分離してなる動作領域と、当該動作領域の上面上から側壁にかけて延設されたゲート電極とを備えた半導体装置において、
前記ゲート電極が前記動作領域と接する部分を露出させた形状のゲート開口を有して当該動作領域を覆う状態で設けられた絶縁膜と、
前記積層膜に導入された不純物とは逆導電型の不純物を前記ゲート開口から導入することによって前記ゲート電極と接する前記動作領域の露出表面層に形成された不純物拡散層とを備えた
ことを特徴とする半導体装置。 - 基板上に形成された半導体層の積層膜を、この上部に設けたパターンをマスクにしたエッチングによって島状にメサ分離して動作領域を形成する工程と、
前記パターンを除去した後、前記動作領域を覆う状態で前記基板の上方に絶縁膜を形成し、当該絶縁膜に当該動作領域の上面から側壁にかけて以降の工程で形成するゲート電極が当該動作領域と接する部分を露出させる形状でゲート開口を形成する工程と、
前記積層膜に導入された不純物とは逆導電型の不純物を前記ゲート開口から前記動作領域の露出表面層に導入して不純物拡散層を形成する工程と、
前記ゲート開口内を埋め込む状態で、前記動作領域の上面上から側壁にかけてゲート電極を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006946A JP3610951B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置及び半導体装置の製造方法 |
| US10/339,416 US6853016B2 (en) | 2002-01-16 | 2003-01-10 | Semiconductor device and method of fabricating semiconductor device |
| US10/989,359 US7011997B2 (en) | 2002-01-16 | 2004-11-17 | Method of fabricating a HEMT device |
| US11/084,163 US7015518B2 (en) | 2002-01-16 | 2005-03-21 | HEMT device with a mesa isolating multilayer film |
| US11/084,129 US7012287B2 (en) | 2002-01-16 | 2005-03-21 | HEMT device with a mesa isolating multilayer film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006946A JP3610951B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209127A JP2003209127A (ja) | 2003-07-25 |
| JP3610951B2 true JP3610951B2 (ja) | 2005-01-19 |
Family
ID=27645569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006946A Expired - Fee Related JP3610951B2 (ja) | 2002-01-16 | 2002-01-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6853016B2 (ja) |
| JP (1) | JP3610951B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610951B2 (ja) * | 2002-01-16 | 2005-01-19 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4822667B2 (ja) * | 2004-01-23 | 2011-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子及びその製造方法 |
| US7345309B2 (en) * | 2004-08-31 | 2008-03-18 | Lockheed Martin Corporation | SiC metal semiconductor field-effect transistor |
| JP5217301B2 (ja) * | 2007-08-28 | 2013-06-19 | 富士通株式会社 | 化合物半導体装置とその製造方法 |
| JP2010016089A (ja) * | 2008-07-02 | 2010-01-21 | Nec Electronics Corp | 電界効果トランジスタ、その製造方法、及び半導体装置 |
| EP2161754A3 (en) * | 2008-09-03 | 2010-06-16 | Kabushiki Kaisha Toshiba | A semiconductor device and fabrication method for the same |
| JP5047133B2 (ja) * | 2008-11-19 | 2012-10-10 | 昭和電工株式会社 | 半導体装置の製造方法 |
| US9449833B1 (en) | 2010-06-02 | 2016-09-20 | Hrl Laboratories, Llc | Methods of fabricating self-aligned FETS using multiple sidewall spacers |
| US8686473B1 (en) * | 2010-06-02 | 2014-04-01 | Hrl Laboratories, Llc | Apparatus and method for reducing the interface resistance in GaN heterojunction FETs |
| US8946724B1 (en) | 2010-06-02 | 2015-02-03 | Hrl Laboratories, Llc | Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same |
| US9601638B2 (en) | 2011-10-19 | 2017-03-21 | Nxp Usa, Inc. | GaN-on-Si switch devices |
| JP2014175339A (ja) * | 2013-03-06 | 2014-09-22 | Sony Corp | 半導体素子および電子機器 |
| US10170611B1 (en) | 2016-06-24 | 2019-01-01 | Hrl Laboratories, Llc | T-gate field effect transistor with non-linear channel layer and/or gate foot face |
| US10453764B2 (en) * | 2016-08-11 | 2019-10-22 | Advanced Semiconductor Engineering, Inc. | Molding for large panel fan-out package |
| US10868162B1 (en) | 2018-08-31 | 2020-12-15 | Hrl Laboratories, Llc | Self-aligned gallium nitride FinFET and method of fabricating the same |
| IT201800011065A1 (it) | 2018-12-13 | 2020-06-13 | St Microelectronics Srl | Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione |
| EP3934752A1 (en) | 2019-03-08 | 2022-01-12 | Mevion Medical Systems, Inc. | Delivery of radiation by column and generating a treatment plan therefor |
| CN112490286B (zh) | 2019-09-12 | 2023-09-19 | 联华电子股份有限公司 | 半导体装置及其制作方法 |
| CN117832265A (zh) | 2019-09-12 | 2024-04-05 | 联华电子股份有限公司 | 半导体装置及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900013612A (ko) * | 1989-02-17 | 1990-09-05 | 프레데릭 얀 스미트 | 두 물체의 연결 방법 및 장치 |
| JPH0366135A (ja) * | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 化合物半導体装置 |
| US5357119A (en) * | 1993-02-19 | 1994-10-18 | Board Of Regents Of The University Of California | Field effect devices having short period superlattice structures using Si and Ge |
| US5793055A (en) * | 1995-11-30 | 1998-08-11 | Forschungszentrum Julich Gmbh | Hybrid electronic devices, particularly Josephson transistors |
| US6399970B2 (en) * | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| US6711723B2 (en) * | 2000-04-28 | 2004-03-23 | Northrop Grumman Corporation | Hybrid semi-physical and data fitting HEMT modeling approach for large signal and non-linear microwave/millimeter wave circuit CAD |
| TW466768B (en) * | 2000-12-30 | 2001-12-01 | Nat Science Council | An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels |
| JP2003059945A (ja) * | 2001-08-08 | 2003-02-28 | Sony Corp | 半導体装置及びその製造方法 |
| JP3610951B2 (ja) * | 2002-01-16 | 2005-01-19 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-01-16 JP JP2002006946A patent/JP3610951B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-10 US US10/339,416 patent/US6853016B2/en not_active Expired - Fee Related
-
2004
- 2004-11-17 US US10/989,359 patent/US7011997B2/en not_active Expired - Fee Related
-
2005
- 2005-03-21 US US11/084,129 patent/US7012287B2/en not_active Expired - Fee Related
- 2005-03-21 US US11/084,163 patent/US7015518B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7012287B2 (en) | 2006-03-14 |
| US20050116252A1 (en) | 2005-06-02 |
| US6853016B2 (en) | 2005-02-08 |
| US20030151063A1 (en) | 2003-08-14 |
| US20050161736A1 (en) | 2005-07-28 |
| US20050161705A1 (en) | 2005-07-28 |
| US7011997B2 (en) | 2006-03-14 |
| JP2003209127A (ja) | 2003-07-25 |
| US7015518B2 (en) | 2006-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4645034B2 (ja) | Ｉｉｉ族窒化物半導体を有する半導体素子 | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US6329677B1 (en) | Field effect transistor | |
| JP2008263146A (ja) | 半導体装置およびその製造方法 | |
| JP2007142243A (ja) | 窒化物半導体電界効果トランジスタ及びその製造方法 | |
| JP2008311269A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| US20100001318A1 (en) | Field effect transistor, method of manufacturing the same, and semiconductor device | |
| JP2003142501A (ja) | ＧａＮ系電界効果トランジスタ及びその製造方法 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US7608864B2 (en) | High electron mobility transistor with mesa structure and reduced gate leakage current | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| WO2019163075A1 (ja) | 半導体装置 | |
| US6570194B2 (en) | Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same | |
| JP2006186336A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3767759B2 (ja) | 電界効果型半導体素子 | |
| CN117650175B (zh) | 一种垂直型GaN HEMT半导体器件及其制造方法 | |
| JP2003209126A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0366135A (ja) | 化合物半導体装置 | |
| JPH09102600A (ja) | 電界効果トランジスタ，及びその製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JP2003059945A (ja) | 半導体装置及びその製造方法 | |
| JP4413472B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH05283439A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| LAPS | Cancellation because of no payment of annual fees |