JP5217301B2 - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5217301B2 JP5217301B2 JP2007220821A JP2007220821A JP5217301B2 JP 5217301 B2 JP5217301 B2 JP 5217301B2 JP 2007220821 A JP2007220821 A JP 2007220821A JP 2007220821 A JP2007220821 A JP 2007220821A JP 5217301 B2 JP5217301 B2 JP 5217301B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- mesa
- recess
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 150000001875 compounds Chemical class 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000005530 etching Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、化合物半導体装置とその製造方法に関し、特にＩｎＰ基板を用いて形成した、高電子移動度トランジスタ（ＨＥＭＴ）等の化合物半導体装置とその製造方法に関する。
ＩｎＰ基板を用いたＨＥＭＴの１種においては、ＩｎＰ基板上にバッファ層、チャネル（電子走行）層、キャリア（電子）供給層、を積層した後、コンタクト用のキャップ層を形成し、ゲート電極下方ではキャップ層を除去し、キャリア供給層上にＴ型ゲート電極を形成した構造が採用される。化合物半藤体層表面とレジスト層との密着性を確保するためには、化合物半導体表面に絶縁膜を形成することが望まれる。
特開平６−２３２１７９号は、キャップ層上に絶縁層を積層し、絶縁層中に開口を形成し、開口からキャップ層をウェットエッチングし、開口を介してゲート電極を形成する方法、構造を開示する。
図５Ａに示す構造を、図５Ｂ〜５Ｅに示す製造工程を介して作成する。
図５Ｂに示すように、分子線エピタキシー（ＭＢＥ）や有機金属気相エピタキシー（ＯＭＶＰＥ）により、半絶縁性ＩｎＰ基板１１０上に、ノンドープのＩｎＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからなるバッファ層１１１を約３０００Å、バッファ層１１１上に、ＩｎＧａＡｓからなるチャネル層１１２を約１５０Å、チャネル層１１２上に、電子濃度が５×１０18／ｃｍ3 のＩｎ0.52Ａｌ0.48Ａｓからなる電子供給層１１３を４００Å、ドナー供給層１１３上に、電子濃度が５×１０18／ｃｍ3 のＩｎ0.53Ｇａ0.47Ａｓからなるキャップ層１１４を１００Å成長する。尚、チャネル層１１２はＩｎＰであってもよい。
図５Ｃに示すように、ドレインとソースのオーミック電極１１５，１１６をキャップ層１１４上の所定領域に蒸着で形成し、アロイ処理によりオーミック電極１１５，１１６下に高濃度のｎ型の層を形成する。次に、プラズマＣＶＤにより、ＳｉＮの絶縁膜１７を約５００〜１０００Åの厚さに形成する。ＳｉＮよりも低温で形成することができる絶縁材、例えばＳｉＯ2 やＳｉＯＮを適用してもよい。
図５Ｄに示すように、フォトリソグラフィにより、開口を有するフォトレジスト膜ＦＡを形成し、フォトレジスト膜ＦＡをエッチングマスクとして絶縁膜１１７をエッチングし、開口Ａ１となる部分を除去する。この開口Ａ１ が後述するリセスエッチングを行う際のマスクとなり、かつゲートのチャネル長及びチャネル幅を規定することとなる。そして、この開口Ａ1 を形成した後、フォトレジスト膜ＦＡは除去する。
図５Ｅに示すように、フォトリソグラフィにより、開口Ａ1 を含んでそれよりも更に広い領域Ｂ1 に開口を有するフォトレジスト膜ＦＢ1 を形成する。フォトレジスト膜ＦＢを形成した後、絶縁膜１１７をマスクとして、キャップ層１１４をリセスエッチングする。絶縁膜１１７の開口Ａ1 よりも広いリセスをキャップ層１１４に形成する。このリセスエッチングには、リン酸水溶液と過酸化水素水のエッチング液を適用できる。電子供給層１１３にもリセス構造が形成される。
次に、夫々５００Å／５００Å／５０００Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着し、リフトオフにより不要なフォトレジストＦＢを除去することにより、図５Ａに示すショットキーゲート電極１１８を形成する。ショットキーゲート電極１１８は、絶縁膜１１７の開口部Ａ1 に沿って矩形状に形成され、電子供給層１１３には接触するが、キャップ層１１４には接触しない。開口Ａ1 はショットキーゲート電極１１８により密閉され、リセス構造による内部空隙は、外部雰囲気から完全に遮断される。
図５Ａ〜５Ｅに示す構造、製造方法によれば、リセスエッチングのマスクとして用いたＳｉＮ膜がゲート電極の配置を制約する。ＳｉＮ膜の開口位置よりも、ゲート電極をキャップ層側面に近づけることはできない。ゲート電極に対してリセス構造は対称的であり、ゲート電極をソース電極に近付け、ドレイン電極から離して、ソース抵抗を低減し、ドレイン耐圧を向上するドレインオフセット構造を実現することはできない。キャップ層上に直接レジストパターンを形成すると、レジストの密着性が悪く、ウェットエッチング液が界面に侵入するため、精度の高いウェットエッチングを行うことはできない。
国際公開ＷＯ ０３／０６７７６４号は、キャップ層の上にホスホシリケートガラス（ＰＳＧ）等でダミーパターンを形成し、その上にＳｉＮ膜を堆積し、ゲート電極を配置したい、ソース、ドレインに対して非対称な位置でキャップ層に達する開口をＳｉＮ膜に形成し、開口からダミーパターンをエッチングし。ダミーパターンを除去した部分からその下のキャップ層をエッチングすることでドレインオフセット構造を実現することを提案する。
キャップ層のリセス上方に庇状のＳｉＮ膜が存在すること、ゲート電極がＳｉＮ膜に接することは、特開平６−２３２１７９号と同様である。ドレインオフセット構造を実現できるが、ゲート電極の配置はＳｉＮ膜の庇構造に制限され、ゲート電極と庇状ＳｉＮ膜との間には寄生容量が発生する。
本発明の目的は、絶縁膜をマスクとしてキャップ層をリセスエッチングするが、庇状絶縁膜は残らない化合物半導体装置とその製造方法を提供することである。
本発明の他の目的は、キャップ層に形成したリセスとゲート電極との相対的配置を高い自由度で選択できる化合物半導体とその製造方法を提供することである。
ＩｎＰ基板上に形成した化合物半導体素子は、素子分離領域をエッチングして素子領域をメサ状に残すことが望ましい。
本発明のさらに他の目的は、素子領域周辺をエッチングして素子分離を行ない、かつ優れた特性を有する化合物半導体装置とその製造方法を提供することである。
本発明の１観点によれば、
ＩｎＰ基板と、
前記ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、該チャネル層上方のキャリア供給層、該キャリア供給層上方のコンタクト用キャップ層を含み、エッチングで画定された側面を有するメサと、
前記キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、
前記一対のオーミック電極の間で前記キャップ層を除去して形成されたリセスと、
前記リセスから離れる方向に前記キャップ層のエッジから後退して、前記キャップ層上に形成された絶縁膜と、
前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記ソース−ドレイン方向と交差する方向に沿って前記メサを横断し、側面より外側まで延在するゲート電極と、
前記チャネル層の前記ゲート電極と対向する側面部を除去して形成されたエアギャップと、
を有する化合物半導体装置
が提供される。
ＩｎＰ基板と、
前記ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、該チャネル層上方のキャリア供給層、該キャリア供給層上方のコンタクト用キャップ層を含み、エッチングで画定された側面を有するメサと、
前記キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、
前記一対のオーミック電極の間で前記キャップ層を除去して形成されたリセスと、
前記リセスから離れる方向に前記キャップ層のエッジから後退して、前記キャップ層上に形成された絶縁膜と、
前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記ソース−ドレイン方向と交差する方向に沿って前記メサを横断し、側面より外側まで延在するゲート電極と、
前記チャネル層の前記ゲート電極と対向する側面部を除去して形成されたエアギャップと、
を有する化合物半導体装置
が提供される。
本発明の他の観点によれば、
（Ａ）ＩｎＰ基板上方に、ＭＯＣＶＤにより、下方からチャネル層、キャリア供給層、コンタクト用キャップ層を含むエピタキシャル積層を成長し、前記キャップ層、前記キャリア供給層、前記チャネル層をエッチングして、エッチングで画定された側面を有するメサを形成する工程と、
（Ｂ）前記キャップ層上に一対のオーミック電極である、ソース電極とドレイン電極とを形成する工程と、
（Ｃ）前記ソース電極、ドレイン電極を覆って、前記キャップ層上に絶縁膜を形成し、前記一対のオーミック電極の間で前記絶縁膜をドライエッチングして、ソース−ドレイン方向と交差する方向に延在するリセス形成用開口を形成する工程と、
（Ｄ）前記リセス形成用開口を介して、前記キャップ層を選択的にウェットエッチングし、前記キャップ層の全厚を除去すると共に、前記ソース−ドレイン方向に前記リセス形成用開口より幅広のリセスを形成すると共に、前記リセス上方に前記絶縁膜が張り出す庇部を残す工程と、
（Ｅ）少なくとも前記リセス上方に張り出す前記絶縁膜の庇部をエッチング除去する工程と、
（Ｆ）前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記メサを前記ソース−ドレイン方向と交差する方向に横断し、前記メサの側面より外側まで到達し、メサ側面を露出するゲート電極用開口を有するレジストパターンを形成する工程と、
（Ｇ）前記ゲート電極用開口から前記メサ側面に露出した前記チャネル層の側面部をウェットエッチングでサイドエッチングし、エアギャップ部を形成する工程と、
（Ｈ）前記ゲート電極形成用開口内に露出した半導体表面、前記レジストパターン上にゲート電極形成用金属層を形成し、リフトオフして前記半導体表面上から前記メサの側面より外側まで延在するゲート電極を形成する工程と、
を含む化合物半導体装置の製造方法
が提供される。
（Ａ）ＩｎＰ基板上方に、ＭＯＣＶＤにより、下方からチャネル層、キャリア供給層、コンタクト用キャップ層を含むエピタキシャル積層を成長し、前記キャップ層、前記キャリア供給層、前記チャネル層をエッチングして、エッチングで画定された側面を有するメサを形成する工程と、
（Ｂ）前記キャップ層上に一対のオーミック電極である、ソース電極とドレイン電極とを形成する工程と、
（Ｃ）前記ソース電極、ドレイン電極を覆って、前記キャップ層上に絶縁膜を形成し、前記一対のオーミック電極の間で前記絶縁膜をドライエッチングして、ソース−ドレイン方向と交差する方向に延在するリセス形成用開口を形成する工程と、
（Ｄ）前記リセス形成用開口を介して、前記キャップ層を選択的にウェットエッチングし、前記キャップ層の全厚を除去すると共に、前記ソース−ドレイン方向に前記リセス形成用開口より幅広のリセスを形成すると共に、前記リセス上方に前記絶縁膜が張り出す庇部を残す工程と、
（Ｅ）少なくとも前記リセス上方に張り出す前記絶縁膜の庇部をエッチング除去する工程と、
（Ｆ）前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記メサを前記ソース−ドレイン方向と交差する方向に横断し、前記メサの側面より外側まで到達し、メサ側面を露出するゲート電極用開口を有するレジストパターンを形成する工程と、
（Ｇ）前記ゲート電極用開口から前記メサ側面に露出した前記チャネル層の側面部をウェットエッチングでサイドエッチングし、エアギャップ部を形成する工程と、
（Ｈ）前記ゲート電極形成用開口内に露出した半導体表面、前記レジストパターン上にゲート電極形成用金属層を形成し、リフトオフして前記半導体表面上から前記メサの側面より外側まで延在するゲート電極を形成する工程と、
を含む化合物半導体装置の製造方法
が提供される。
素子分離領域をエッチングして、素子領域をメサ状に残すが、ゲート電極とチャネル層との間にはエアギャップを形成するので良好な電気的分離が得られる。
ゲート電極形成領域のキャップ層を絶縁膜、レジストパターンを用いてエッチングしてリセスを形成するが、庇状に残る絶縁膜は除去するので、ゲート配置の自由度が向上する。
以下、図面を参照して本発明の実施例を説明する。
図１Ａ〜１Ｌは、第１の実施例による化合物半導体装置の製造方法の主要工程を示す基板の断面図であり、図２Ａ〜２Ｄは製造工程に用いるレジストパターンの平面形状を概略的に示す基板の平面図である。
図１Ａに示すように、半絶縁性（si）ＩｎＰ基板１１の上に、有機金属気相成長（ＭＯＣＶＤ）により、厚さ５０ｎｍ以上のｉ−ＩｎＡｌＡｓバッファ層１２厚さ５ｎｍ以上のｉ−ＩｎＧａＡｓチャネル層１３、ｉ−ＩｎＡｌＡｓスペーサ層１４ａ、５×１０１２ｃｍ−２のプレーナドープ１４ｂ、ｉ−ＩｎＡｌＡｓバリア層１４ｃ、厚さ２ｎｍ〜６ｎｍのＩｎＰエッチストッパ層１５、例えば厚さ５０ｎｍのコンタクト用ｎ−ＩｎＧａＡｓキャップ層１６を成長する。バッファ層１２、チャネル層１３の厚さの上限は特にないが、実用的には上限厚さは３μｍであろう。ｉ−ＩｎＡｌＡｓスペーサ層１４ａ、５×１０１２ｃｍ−２のプレーナドープ１４ｂ、ｉ−ＩｎＡｌＡｓバリア層１４ｃをまとめてキャリア供給層１４と考えることもできる。キャリア供給層１４の厚さは、５ｎｍ〜３０ｎｍであり、例えば、ｉ−ＩｎＡｌＡｓスペーサ層１４ａの厚さは３ｎｍ、ｉ−ＩｎＡｌＡｓバリア層１４ｃの厚さは６ｎｍである。キャリア供給層１４をｉ−ＩｎＡｌＡｓスペーサ層１４ａとｎ−ＩｎＡｌＡｓ層１４ｃの積層で構成してもよい。ｎ−ＩｎＧａＡｓキャップ層１６のキャリア濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば１×１０１９ｃｍ−３である。ＩｎＰエッチストッパ層１５は省略してもよい。
ＭＯＣＶＤに用いるソースガスは、例えば、Ｉｎ用トリメチルインジウム（ＴＭＩｎ）、Ａｌ用トリメチルアルミニウム（ＴＭＡｌ）、Ｇａ用トリエチルガリウム（ＴＥＧａ）、Ａｓ用アルシン（ＡｓＨ３）、Ｐ用ホスフィン（ＰＨ３）、ｎ型不純物Ｓｉ用シラン（ＳｉＨ４）ないしジシラン（Ｓｉ２Ｈ６）である。
ｎ−ＩｎＧａＡｓキャップ層１６の上に、フォトリソグラフィにより、素子領域（メサ）を画定するレジストパターンＲＰ１を形成する。
図２Ａは、レジストパターンＲＰ１の平面形状の例を示す。矩形状のレジストパターンＲＰ１が素子領域（メサ）を画定し、その周囲に露出している領域が素子分離領域となる。素子領域（メサ）の寸法は、例えば図中左右方向であるソース−ドレイン方向の寸法が１０μｍであり、図中縦方向であるゲート幅方向が５０μｍである。図示の都合上、縦方向を縮小して示している。
図１Ａに戻り、レジストパターンＲＰ１をエッチングマスクとし、燐酸と過酸化水素水の混合液でエピタキシャル積層をチャネル層１３まで、ウェットエッチングする。メサの側面がエッチングで画定される。途中のＩｎＰエッチストッパ層１５は、塩酸とリン酸の混合液で除去できる。その後、レジストパターンＲＰ１は除去する。
図１Ａに戻り、レジストパターンＲＰ１をエッチングマスクとし、燐酸と過酸化水素水の混合液でエピタキシャル積層をチャネル層１３まで、ウェットエッチングする。メサの側面がエッチングで画定される。途中のＩｎＰエッチストッパ層１５は、塩酸とリン酸の混合液で除去できる。その後、レジストパターンＲＰ１は除去する。
図１Ｂに示すように、ｉ−ＩｎＧａＡｓチャネル層１３、ＩｎＡｌＡｓキャリア供給層１４、ＩｎＰエッチストッパ層１５、ｎ−ＩｎＧａＡｓキャップ層１６で形成された素子領域メサＭＳが形成される。
図１Ｃに示すように、ｎ−ＩｎＧａＡｓキャップ層１６上にソース電極、ドレイン電極をリフトオフで形成するための開口を有するレジストパターンＲＰ２をフォトリソグラフィにより形成する。
図２Ｂは、レジストパターンＲＰ２の平面形状を示す。メサＭＳ上に２つの矩形開口ＡＰを有するレジストパターンが形成される。ソース／ドレイン電極を画定する開口ＡＰは、例えば３μｍ×５０μｍの寸法であり、２μｍの間隔で対向配置される。
図１Ｃに戻り、例えば蒸着により基板上方からｎ−ＩｎＧａＡｓキャップ層１６上に、厚さ１０ｎｍのＴｉ層、厚さ５０ｎｍのＰｔ層、厚さ３００ｎｍのＡｕ層を堆積し、オーミック電極層１９を形成する。レジストパターンＲＰ２上の金属層をレジストパターンＲＰ２と共に除去し、リフトオフにより、オーミック電極１９を残す。ＩｎＧａＡｓ上の電極は、ノンアロイでオーミック特性を確保できる。
図１Ｄに示すように、オーミック電極１９を形成したメサＭＳを覆うように、絶縁膜２１をプラズマＣＶＤにより堆積する。絶縁膜２１は、例えばＳｉＮ膜であり、厚さ１０ｎｍ〜５０ｎｍ、例えば厚さ２０ｎｍである。
図１Ｅに示すように、フォトリソグラフィまたはＥＢリソグラフィにより、リセスエッチングを行なうための開口を有するレジストパターンＲＰ３を絶縁膜２１上に形成する。
図２Ｃは、レジストパターンＲＰ３の平面形状を示す。メサＭＳを横断し、両側のメサ側面外側の段差部に達する矩形開口ＡＰが形成されている。
図１Ｅに戻り、レジストパターンＲＰ３をエッチングマスクとし、ＳＦ６またはＣＦ４をエッチャントとしたドライエッチングにより、開口内に露出している絶縁膜２１を除去する。
図１Ｆに示すように、レジストパターンＲＰ３、エッチされた絶縁膜２１をマスクとして、リン酸と過酸化水素水、水の混合液を用いたウェットエッチングによりｎ−ＩｎＧａＡｓキャップ層１６を選択的にエッチングする。ＩｎＰエッチストッパ層１５はエッチストッパとして機能する。ｎ−ＩｎＧａＡｓキャップ層１６はサイドエッチされ、絶縁膜２１の開口より幅の広いリセスＲＣが形成される。ｉ−ＩｎＧａＡｓチャネル層１３はエッチされない。その後、レジストパターンＲＰ３は除去する。ｎ−ＩｎＧａＡｓキャップ層１６のエッジから絶縁膜２１が庇状に突出する。
図１Ｇに示すように、開口幅を広くし、絶縁膜２１の庇を露出する新たなレジストパターンＲＰ４を形成する。レジストパターンＲＰ４をエッチングマスクとし、ＳＦ６またはＣＦ４をエッチャントとしたドライエッチングにより、開口内に露出している絶縁膜２１を除去する。図中右側には、開口内に露出したメサエッジ部を示す。
リセス内の表面がドライエッチングのプラズマにさらされるが、メサのエッジ部分は殆ど変化が生じない。絶縁膜２１の庇を含む露出部分のみが除去される。なお、レジストパターンＲＰ４を形成せず、全面でドライエッチングを行い、絶縁膜２１を全て除去してもよい。
その後、レジストパターンＲＰ４は除去する。
その後、レジストパターンＲＰ４は除去する。
図１ＨはレジストパターンＲＰ４を除去した状態を示す。キャップ層１６にリセスＲＣが形成され、絶縁膜２１は、キャップ層１６のリセス側エッジから後退した位置にのみ存在し、庇は消滅している。ゲート電極はリセス内の任意の位置に形成できる。但し、この状態でメサＭＳを横断するゲート電極を形成すると、ゲート電極とチャネル層１３が接触してしまう。
図１Ｉに示すように、ゲート電極形成用の３層ＥＢレジストパターンＲＰ５を形成する。３層のレジスト層を塗布し、最上層にＴ型ゲート電極の幅広部を確定する開口をＥＢ露光、現像し、中間層に幅広の空間を形成し、最下層にゲート電極のゲート長（チャネル長）を規定する幅数十ｎｍ〜数百ｎｍ、例えば幅０．１μｍの開口をＥＢ露光、現像する。
図２Ｄは、最下層の開口形状を示す平面図である。幅約０．１μｍの矩形開口ＡＰがメサＭＳを横断し、段差部に延在して形成される。
図１Ｊに示すように、クエン酸、過酸化水素水、水の混合液を用いて、開口から侵入させ、ｉ−ＩｎＧａＡｓチャネル層１３をサイドエッチングする。ｉ−ＩｎＧａＡｓチャネル層１３側面が、メサＭＳ側面から後退しエアギャップＡＧを形成する。
エアギャップＡＧを例えば図１Ａや図１Ｆの段階で形成する方法も考えられる。しかし、この段階でエアギャップＡＧを入れた後、図１Ｇに示されるように開口内に露出している絶縁膜２１をドライエッチングすると、チャネル層１３の上のキャリア供給層１４が消滅することがあった。従って、エアギャップＡＧの形成は、開口内に露出している絶縁膜２１をドライエッチングした後の方が望ましい。
図１Ｋに示すように、上方から基板上に、例えば厚さ１０ｎｍのＴｉ層、厚さ５０ｎｍのＰｔ層、厚さ５００ｎｍのＡｕ層を蒸着し、リフトオフによってゲート電極２３を形成する。
図１Ｌは、レジストパターンＲＰ５を除去した状態を示す。ゲート電極２３とチャネル層１３とはエアギャップＡＧにより分離されている。
上記の実施例では、ゲート電極形成用の矩形開口を有するレジストパターンを利用し、開口からエッチング液を侵入させてチャネル層１３をサイドエッチングした。開口幅が狭くなると、エッチング液が十分供給できないことが生じる。
図３Ａに示すように、ゲート電極形成用のレジストパターンＲＰ５Ｘの開口の幅をメサＭＳエッジ近傍で拡げ、エッチング液が十分供給されるようにすることもできる。図では、クロス形状にメサエッジ近接領域を幅広にした形状を示す。エッチング液の供給を容易にし、チャネル層をサイドエッチングし、エアギャップを確実に形成することができる。
図３Ｂに示すように、ゲート電極の位置をソース電極側に近付けた場合、ゲート電極用レジストパターンＲＰ５Ｙの開口ＡＰを両側に広げると、ソース側のキャップ層とゲート電極がショートしてしまう。この場合は、ゲート電極用レジストパターンＲＰ５Ｙの開口ＡＰをメサエッジ近傍でドレイン側にのみ拡げてもよい。但し、ゲート電極の形状は非対称になる。
図３Ｃに示すように、ソース側のキャップ層の形状をゲート側のメサエッジ近傍で切り欠き、ゲート電極用レジストパターンＲＰ５Ｚの開口ＡＰを両側に広げてもゲート電極とソース側キャップ層の短絡が生じないようにしてもよい。この場合、図２Ｃに示すレジストパターンＲＰ３（ＲＰ４）の開口形状をリセス形状に合わせてメサエッジ近傍で破線で示すようにソース側に張り出させる。ゲート電極をソース電極に近付けても、対照的な形状のゲート電極を形成できる。
図３Ａ，３Ｂ，３Ｃの場合、ゲート電極のゲート長方向幅は、メサエッジ近傍で一部幅広になる。この構造により、ゲート電極の容量が増加するが、標準的なデバイスの場合増加量は２％程度であり、動作特性全体に与える影響は小さい。
図１Ｌの構成では、ゲート電極近傍で半導体表面が露出している。半導体表面は全て絶縁保護膜でパッシベートすることが望ましい場合もある。
図４Ａに示すように、図１Ａ〜１Ｈの工程で、絶縁膜２１の庇を除去した後、リセス面を覆う絶縁膜２２を設けてもよい。例えば、プラズマＣＶＤにより、厚さ１０ｎｍ〜５０ｎｍ、例えば厚さ２０ｎｍのＳｉＮ膜を堆積する。
図４Ｂに示すように、ゲート電極用レジストパターンＲＰ５を絶縁膜２２上に、図１Ｉの工程同様に形成する。レジストパターンＲＰ５をエッチングマスクとし、ＳＦ６またはＣＦ４を用いたドライエッチングにより、開口内に露出した絶縁膜２２をエッチングして除去する。その後、エアギャップ形成用サイドエッチング、ゲート電極形成の工程を前述の実施例同様に行う。
以上実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変形、置換、改良、組み合わせ、等が可能なことは当業者に自明であろう。
以下、本発明の特徴を付記する。
（付記１）
ＩｎＰ基板と、
前記ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、該チャネル層上方のキャリア供給層、該キャリア供給層上方のコンタクト用キャップ層を含むメサと、
前記キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、
前記一対のオーミック電極の間で前記キャップ層を除去して形成され、前記キャリア供給層を露出するリセスと、
前記リセスから離れる方向に前記キャップ層のエッジから後退して、前記キャップ層上に形成された絶縁膜と、
前記リセスのキャリア供給層上から前記メサ外に延在するゲート電極と、
前記チャネル層の前記ゲート電極と対向する側部を除去して形成されたエアギャップと、
を有する化合物半導体装置。
ＩｎＰ基板と、
前記ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、該チャネル層上方のキャリア供給層、該キャリア供給層上方のコンタクト用キャップ層を含むメサと、
前記キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、
前記一対のオーミック電極の間で前記キャップ層を除去して形成され、前記キャリア供給層を露出するリセスと、
前記リセスから離れる方向に前記キャップ層のエッジから後退して、前記キャップ層上に形成された絶縁膜と、
前記リセスのキャリア供給層上から前記メサ外に延在するゲート電極と、
前記チャネル層の前記ゲート電極と対向する側部を除去して形成されたエアギャップと、
を有する化合物半導体装置。
（付記２）
前記ゲート電極が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている付記１記載の化合物半導体装置。
前記ゲート電極が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている付記１記載の化合物半導体装置。
（付記３）
前記ゲート電極が、前記チャネル層端部上方より外側で広げられた幅を有する付記１または２記載の化合物半導体装置。
前記ゲート電極が、前記チャネル層端部上方より外側で広げられた幅を有する付記１または２記載の化合物半導体装置。
（付記４）
少なくとも前記ソース電極側の前記キャップ層が、前記ゲート電極の広げられた幅を有する部分近傍で切り欠きを形成している付記３記載の化合物半導体装置。
少なくとも前記ソース電極側の前記キャップ層が、前記ゲート電極の広げられた幅を有する部分近傍で切り欠きを形成している付記３記載の化合物半導体装置。
（付記５）
前記リセスの半導体表面を覆って、前記メサ上に形成された他の絶縁膜を有し、前記他の絶縁膜が前記ゲート電極下面と前記キャリア供給層の間では除去されている付記１〜４のいずれか１項記載の化合物半導体装置。
前記リセスの半導体表面を覆って、前記メサ上に形成された他の絶縁膜を有し、前記他の絶縁膜が前記ゲート電極下面と前記キャリア供給層の間では除去されている付記１〜４のいずれか１項記載の化合物半導体装置。
（付記６）
前記チャネル層がｉ−ＩｎＧａＡｓ層、前記キャリア供給層がＩｎＡｌＡｓ層、前記キャップ層がｎ‐ＩｎＧａＡｓ層、前記絶縁膜がＳｉＮ膜である付記１〜５のいずれか１項記載の化合物半導体装置。
前記チャネル層がｉ−ＩｎＧａＡｓ層、前記キャリア供給層がＩｎＡｌＡｓ層、前記キャップ層がｎ‐ＩｎＧａＡｓ層、前記絶縁膜がＳｉＮ膜である付記１〜５のいずれか１項記載の化合物半導体装置。
（付記７）
（Ａ）ＩｎＰ基板上方に、ＭＯＣＶＤにより、下方からチャネル層、キャリア供給層、コンタクト用キャップ層を含むエピタキシャル積層を成長し、前記キャップ層、前記キャリア供給層、前記チャネル層をエッチングしてメサを形成する工程と、
（Ｂ）前記キャップ層上に一対のオーミック電極である、ソース電極とドレイン電極とを形成する工程と、
（Ｃ）前記ソース電極、ドレイン電極を覆って、前記キャップ層上に絶縁膜を形成し、前記一対のオーミック電極の間で前記絶縁膜をドライエッチングしてリセス形成用開口を形成する工程と、
（Ｄ）前記リセス形成用開口を介して、前記キャップ層を選択的にウェットエッチングし、前記リセス形成用開口より幅広のリセスを形成すると共に、前記キャリア供給層を露出する工程と、
（Ｅ）少なくとも前記リセス上方に張り出す前記絶縁膜の庇状部分をエッチング除去する工程と、
（Ｆ）前記メサを横断し、前記メサ外の段差部上に到達するゲート電極用開口を有するレジストパターンを形成する工程と、
（Ｇ）前記ゲート電極用開口から前記メサ側面に露出した前記チャネル層の側部をウェットエッチングでサイドエッチングし、エアギャップ部を形成する工程と、
（Ｈ）前記ゲート電極形成用開口内に露出した半導体表面、前記レジストパターン上にゲート電極形成用金属層を形成し、リフトオフして前記キャリア供給層上から前記メサ外に延在するゲート電極を形成する工程と、
を含む化合物半導体装置の製造方法。
（Ａ）ＩｎＰ基板上方に、ＭＯＣＶＤにより、下方からチャネル層、キャリア供給層、コンタクト用キャップ層を含むエピタキシャル積層を成長し、前記キャップ層、前記キャリア供給層、前記チャネル層をエッチングしてメサを形成する工程と、
（Ｂ）前記キャップ層上に一対のオーミック電極である、ソース電極とドレイン電極とを形成する工程と、
（Ｃ）前記ソース電極、ドレイン電極を覆って、前記キャップ層上に絶縁膜を形成し、前記一対のオーミック電極の間で前記絶縁膜をドライエッチングしてリセス形成用開口を形成する工程と、
（Ｄ）前記リセス形成用開口を介して、前記キャップ層を選択的にウェットエッチングし、前記リセス形成用開口より幅広のリセスを形成すると共に、前記キャリア供給層を露出する工程と、
（Ｅ）少なくとも前記リセス上方に張り出す前記絶縁膜の庇状部分をエッチング除去する工程と、
（Ｆ）前記メサを横断し、前記メサ外の段差部上に到達するゲート電極用開口を有するレジストパターンを形成する工程と、
（Ｇ）前記ゲート電極用開口から前記メサ側面に露出した前記チャネル層の側部をウェットエッチングでサイドエッチングし、エアギャップ部を形成する工程と、
（Ｈ）前記ゲート電極形成用開口内に露出した半導体表面、前記レジストパターン上にゲート電極形成用金属層を形成し、リフトオフして前記キャリア供給層上から前記メサ外に延在するゲート電極を形成する工程と、
を含む化合物半導体装置の製造方法。
（付記８）
前記工程（Ｄ）はリン酸、過酸化水素水、水の混合液を用い、前記工程（Ｇ）はクエン酸、過酸化水素水、水の混合液を用いる付記７記載の化合物半導体の製造方法。
前記工程（Ｄ）はリン酸、過酸化水素水、水の混合液を用い、前記工程（Ｇ）はクエン酸、過酸化水素水、水の混合液を用いる付記７記載の化合物半導体の製造方法。
（付記９）
（Ｉ）前記工程（Ｅ）と（Ｆ）の間に、前記リセスの表面を覆って、前記メサ上に他の絶縁膜を形成する工程と、
（Ｊ）前記工程（Ｆ）と（Ｇ）の間に、前記ゲート電極用開口から露出した前記他の絶縁膜をエッチング、除去する工程と、
をさらに含む付記７又は８記載の化合物半導体装置の製造方法。
（Ｉ）前記工程（Ｅ）と（Ｆ）の間に、前記リセスの表面を覆って、前記メサ上に他の絶縁膜を形成する工程と、
（Ｊ）前記工程（Ｆ）と（Ｇ）の間に、前記ゲート電極用開口から露出した前記他の絶縁膜をエッチング、除去する工程と、
をさらに含む付記７又は８記載の化合物半導体装置の製造方法。
（付記１０）
前記ゲート電極用開口が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている付記７〜９のいずれか１項記載の化合物半導体装置の製造方法。
前記ゲート電極用開口が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている付記７〜９のいずれか１項記載の化合物半導体装置の製造方法。
（付記１１）
前記ゲート電極用開口が、前記チャネル層端部上方より外側で広げられた幅を有する付記７〜１０のいずれか１項記載の化合物半導体装置の製造方法。
前記ゲート電極用開口が、前記チャネル層端部上方より外側で広げられた幅を有する付記７〜１０のいずれか１項記載の化合物半導体装置の製造方法。
（付記１２）
前記リセス形成用開口が、ソース電極側で、前記ゲート電極の広げられた幅を有する部分を取り囲むように張り出した開口部を有する付記１１記載の化合物半導体装置の製造方法。
前記リセス形成用開口が、ソース電極側で、前記ゲート電極の広げられた幅を有する部分を取り囲むように張り出した開口部を有する付記１１記載の化合物半導体装置の製造方法。
１１ ＩｎＰ基板、
１２ （ＩｎＡｌＡｓ）バッファ層、
１３ （ＩｎＧａＡｓ）チャネル層
１４ キャリア供給層
１４ａ ｉ−ＩｎＡｌＡｓスペーサ層、
１４ｂ プレーナドープ、
１４ｃ ｉ−ＩｎＡｌＡｓバリア層
１５ （ＩｎＰ）エッチストッパ層
１６ ｎ−ＩｎＧａＡｓキャップ層、
１９ オーミック電極、
２１ （ＳｉＮ）絶縁膜
２２ （ＳｉＮ）絶縁膜
ＲＰ レジストパターン、
ＡＰ 開口、
ＲＣ リセス、
ＭＳ メサ、
ＡＧ エアギャップ
１２ （ＩｎＡｌＡｓ）バッファ層、
１３ （ＩｎＧａＡｓ）チャネル層
１４ キャリア供給層
１４ａ ｉ−ＩｎＡｌＡｓスペーサ層、
１４ｂ プレーナドープ、
１４ｃ ｉ−ＩｎＡｌＡｓバリア層
１５ （ＩｎＰ）エッチストッパ層
１６ ｎ−ＩｎＧａＡｓキャップ層、
１９ オーミック電極、
２１ （ＳｉＮ）絶縁膜
２２ （ＳｉＮ）絶縁膜
ＲＰ レジストパターン、
ＡＰ 開口、
ＲＣ リセス、
ＭＳ メサ、
ＡＧ エアギャップ
Claims (10)
- ＩｎＰ基板と、
前記ＩｎＰ基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、該チャネル層上方のキャリア供給層、該キャリア供給層上方のコンタクト用キャップ層を含み、エッチングで画定された側面を有するメサと、
前記キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、
前記一対のオーミック電極の間で前記キャップ層を除去して形成されたリセスと、
前記リセスから離れる方向に前記キャップ層のエッジから後退して、前記キャップ層上に形成された絶縁膜と、
前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記ソース−ドレイン方向と交差する方向に沿って前記メサを横断し、側面より外側まで延在するゲート電極と、
前記チャネル層の前記ゲート電極と対向する側面部を除去して形成されたエアギャップと、
を有する化合物半導体装置。 - 前記ゲート電極が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている請求項１記載の化合物半導体装置。
- 前記ゲート電極が、前記メサのエッジ近傍で、前記メサのエッジ間の領域におけるソース−ドレイン方向の幅と比べ、前記ソース−ドレイン方向に広げられた幅を有する請求項１または２記載の化合物半導体装置。
- 少なくとも前記ソース電極側の前記キャップ層が、前記ゲート電極の広げられた幅と対応する切り欠きを形成している請求項３記載の化合物半導体装置。
- 前記リセスの半導体表面を覆って、前記メサ上に形成された他の絶縁膜を有し、前記他の絶縁膜が前記ゲート電極下面と前記半導体表面の間では除去されている請求項１〜４のいずれか１項記載の化合物半導体装置。
- （Ａ）ＩｎＰ基板上方に、ＭＯＣＶＤにより、下方からチャネル層、キャリア供給層、コンタクト用キャップ層を含むエピタキシャル積層を成長し、前記キャップ層、前記キャリア供給層、前記チャネル層をエッチングして、エッチングで画定された側面を有するメサを形成する工程と、
（Ｂ）前記キャップ層上に一対のオーミック電極である、ソース電極とドレイン電極とを形成する工程と、
（Ｃ）前記ソース電極、ドレイン電極を覆って、前記キャップ層上に絶縁膜を形成し、前記一対のオーミック電極の間で前記絶縁膜をドライエッチングして、ソース−ドレイン方向と交差する方向に延在するリセス形成用開口を形成する工程と、
（Ｄ）前記リセス形成用開口を介して、前記キャップ層を選択的にウェットエッチングし、前記キャップ層の全厚を除去すると共に、前記ソース−ドレイン方向に前記リセス形成用開口より幅広のリセスを形成すると共に、前記リセス上方に前記絶縁膜が張り出す庇部を残す工程と、
（Ｅ）少なくとも前記リセス上方に張り出す前記絶縁膜の庇部をエッチング除去する工程と、
（Ｆ）前記リセス内のソース−ドレイン方向の選択された位置に配置され、前記メサを前記ソース−ドレイン方向と交差する方向に横断し、前記メサの側面より外側まで到達し、メサ側面を露出するゲート電極用開口を有するレジストパターンを形成する工程と、
（Ｇ）前記ゲート電極用開口から前記メサ側面に露出した前記チャネル層の側面部をウェットエッチングでサイドエッチングし、エアギャップ部を形成する工程と、
（Ｈ）前記ゲート電極形成用開口内に露出した半導体表面、前記レジストパターン上にゲート電極形成用金属層を形成し、リフトオフして前記半導体表面上から前記メサの側面より外側まで延在するゲート電極を形成する工程と、
を含む化合物半導体装置の製造方法。 - 前記工程（Ｄ）はリン酸、過酸化水素水、水の混合液を用い、前記工程（Ｇ）はクエン酸、過酸化水素水、水の混合液を用いる請求項６記載の化合物半導体装置の製造方法。
- （Ｉ）前記工程（Ｅ）と（Ｆ）の間に、前記リセスの表面を覆って、前記メサ上に他の絶縁膜を形成する工程、
を更に含み、
前記工程（Ｆ）は、前記他の絶縁膜上に前記ゲート電極用開口を有するレジストパターンを形成し、
（Ｊ）前記工程（Ｆ）と（Ｇ）の間に、前記ゲート電極用開口内に露出した前記他の絶縁膜をエッチング、除去する工程、
をさらに含む請求項６又は７記載の化合物半導体装置の製造方法。 - 前記ゲート電極用開口が、前記リセス内で前記ドレイン電極から離れ、前記ソース電極に近付けて配置されている請求項６〜８のいずれか１項記載の化合物半導体装置の製造方法。
- 前記ゲート電極用開口が、前記メサのエッジ近傍で、前記メサのエッジ間の領域におけるソース−ドレイン方向の幅と比べ、前記ソース−ドレイン方向に広げられた幅を有する請求項６〜９のいずれか１項記載の化合物半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007220821A JP5217301B2 (ja) | 2007-08-28 | 2007-08-28 | 化合物半導体装置とその製造方法 |
| US12/180,116 US20090057719A1 (en) | 2007-08-28 | 2008-07-25 | Compound semiconductor device with mesa structure |
| US14/066,730 US8916459B2 (en) | 2007-08-28 | 2013-10-30 | Compound semiconductor device with mesa structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007220821A JP5217301B2 (ja) | 2007-08-28 | 2007-08-28 | 化合物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009054831A JP2009054831A (ja) | 2009-03-12 |
| JP5217301B2 true JP5217301B2 (ja) | 2013-06-19 |
Family
ID=40406011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007220821A Active JP5217301B2 (ja) | 2007-08-28 | 2007-08-28 | 化合物半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20090057719A1 (ja) |
| JP (1) | JP5217301B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| US8936976B2 (en) * | 2009-12-23 | 2015-01-20 | Intel Corporation | Conductivity improvements for III-V semiconductor devices |
| JP2013131650A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US9768271B2 (en) * | 2013-02-22 | 2017-09-19 | Micron Technology, Inc. | Methods, devices, and systems related to forming semiconductor power devices with a handle substrate |
| JP6022998B2 (ja) * | 2013-05-10 | 2016-11-09 | 日本電信電話株式会社 | 半導体装置 |
| US20150372096A1 (en) * | 2014-06-20 | 2015-12-24 | Ishiang Shih | High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications |
| CN106486366B (zh) * | 2015-08-26 | 2019-09-27 | 中芯国际集成电路制造(北京)有限公司 | 减薄磷化铟层的方法 |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
| US11145735B2 (en) * | 2019-10-11 | 2021-10-12 | Raytheon Company | Ohmic alloy contact region sealing layer |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182991A (ja) * | 1991-11-07 | 1993-07-23 | Mitsubishi Electric Corp | ヘテロ接合ｆｅｔ及びその製造方法 |
| JP3102947B2 (ja) * | 1992-04-13 | 2000-10-23 | 日本電信電話株式会社 | ヘテロ接合型電界効果トランジスタの素子間分離方法 |
| CA2110790A1 (en) | 1992-12-08 | 1994-06-09 | Shigeru Nakajima | Compound semiconductor device and method for fabricating the same |
| JPH06232179A (ja) | 1992-12-08 | 1994-08-19 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
| US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
| JPH0750410A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | 半導体結晶積層体及びその形成方法並びに半導体装置 |
| KR0174879B1 (ko) * | 1995-11-08 | 1999-02-01 | 양승택 | 화합물 반도체 소자의 격리방법 |
| US5733827A (en) * | 1995-11-13 | 1998-03-31 | Motorola, Inc. | Method of fabricating semiconductor devices with a passivated surface |
| US5869364A (en) * | 1996-07-22 | 1999-02-09 | The United States Of America As Represented By The Secretary Of The Air Force | Single layer integrated metal process for metal semiconductor field effect transistor (MESFET) |
| JPH10125901A (ja) * | 1996-10-17 | 1998-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
| JP3377022B2 (ja) * | 1997-01-23 | 2003-02-17 | 日本電信電話株式会社 | ヘテロ接合型電界効果トランジスタの製造方法 |
| US6194747B1 (en) * | 1997-09-29 | 2001-02-27 | Nec Corporation | Field effect transistor |
| US6057566A (en) * | 1998-04-29 | 2000-05-02 | Motorola, Inc. | Semiconductor device |
| JP3534624B2 (ja) * | 1998-05-01 | 2004-06-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2003218130A (ja) * | 1998-05-01 | 2003-07-31 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP3419383B2 (ja) * | 2000-04-27 | 2003-06-23 | 住友電気工業株式会社 | 化合物半導体装置の製造方法 |
| JP2002246590A (ja) * | 2001-02-21 | 2002-08-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2003174039A (ja) * | 2001-09-27 | 2003-06-20 | Murata Mfg Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2003209125A (ja) * | 2002-01-15 | 2003-07-25 | Hitachi Ltd | 化合物半導体装置とその製造方法、及び高周波モジュール |
| JP3610951B2 (ja) * | 2002-01-16 | 2005-01-19 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2003067764A1 (fr) | 2002-01-30 | 2003-08-14 | Advantest Corporation | Appareil et procede de conversion a/n |
| JP4284254B2 (ja) * | 2004-09-07 | 2009-06-24 | 富士通株式会社 | 電界効果型半導体装置 |
| DE102006022508A1 (de) * | 2006-05-15 | 2007-11-22 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode |
| JP2007311684A (ja) * | 2006-05-22 | 2007-11-29 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
| US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| KR100853166B1 (ko) * | 2007-01-30 | 2008-08-20 | 포항공과대학교 산학협력단 | 전계효과형 화합물 반도체 소자의 제조 방법 |
| JP5186661B2 (ja) * | 2007-09-28 | 2013-04-17 | 富士通株式会社 | 化合物半導体装置 |
| US8633470B2 (en) * | 2009-12-23 | 2014-01-21 | Intel Corporation | Techniques and configurations to impart strain to integrated circuit devices |
-
2007
- 2007-08-28 JP JP2007220821A patent/JP5217301B2/ja active Active
-
2008
- 2008-07-25 US US12/180,116 patent/US20090057719A1/en not_active Abandoned
-
2013
- 2013-10-30 US US14/066,730 patent/US8916459B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009054831A (ja) | 2009-03-12 |
| US20090057719A1 (en) | 2009-03-05 |
| US8916459B2 (en) | 2014-12-23 |
| US20140057401A1 (en) | 2014-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5217301B2 (ja) | 化合物半導体装置とその製造方法 | |
| JP5186661B2 (ja) | 化合物半導体装置 | |
| US8338861B2 (en) | III-nitride semiconductor device with stepped gate trench and process for its manufacture | |
| JP2008270794A (ja) | 半導体装置及びその製造方法 | |
| CN209199943U (zh) | 氮化镓基高电子迁移率晶体管 | |
| KR20150083483A (ko) | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 | |
| JP5365062B2 (ja) | 半導体装置及びその製造方法 | |
| CN110581170A (zh) | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 | |
| CN109841519A (zh) | 形成氮化物半导体器件的方法 | |
| US20110291203A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101243836B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US8164118B2 (en) | Semiconductor device and its manufacturing method | |
| JP5163095B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3952383B2 (ja) | 化合物電界効果半導体装置 | |
| JP3326928B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR102659766B1 (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP2002141499A (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN108010844B (zh) | Hemt器件及其制备方法 | |
| KR102628555B1 (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JPH0529356A (ja) | 半導体素子およびその製造方法 | |
| JPH04340231A (ja) | 半導体装置およびその製造方法 | |
| WO2022204913A1 (en) | Iii nitride semiconductor devices on patterned substrates | |
| JP4413472B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN116613189A (zh) | 高电子迁移率晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5217301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |