JP2007311684A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2007311684A JP2007311684A JP2006141257A JP2006141257A JP2007311684A JP 2007311684 A JP2007311684 A JP 2007311684A JP 2006141257 A JP2006141257 A JP 2006141257A JP 2006141257 A JP2006141257 A JP 2006141257A JP 2007311684 A JP2007311684 A JP 2007311684A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- effect transistor
- field effect
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 150000001875 compounds Chemical class 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 22
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 21
- 238000000137 annealing Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 10
- 238000002513 implantation Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】最大ドレイン電流の増大に有効な埋込ゲート構造を採用しながら高耐圧化し、高出力な電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、半絶縁性基板上に、アルミニウムを含まない３−５族化合物半導体で形成されたチャネル層と、その上にドーピング濃度が１×１０１６ｃｍ−３以下でアルミニウムを含みバンド間エネルギーの大きな３−５族化合物半導体で形成されたゲートコンタクト層と、その上にドーピング濃度が１×１０１６ｃｍ−３以下でアルミニウムを含まない３−５族化合物半導体で形成されたゲート埋込層、そのゲート埋込層に埋め込まれ、ゲートコンタクト層と接合しているゲート電極と、を少なくとも有する電界効果型トランジスタにおいて、ゲート埋込層は、ゲート電極の側壁を囲繞し、ゲートコンタクト層を露出しない厚みのリセスが設けられている。
【選択図】図１
【解決手段】電界効果型トランジスタは、半絶縁性基板上に、アルミニウムを含まない３−５族化合物半導体で形成されたチャネル層と、その上にドーピング濃度が１×１０１６ｃｍ−３以下でアルミニウムを含みバンド間エネルギーの大きな３−５族化合物半導体で形成されたゲートコンタクト層と、その上にドーピング濃度が１×１０１６ｃｍ−３以下でアルミニウムを含まない３−５族化合物半導体で形成されたゲート埋込層、そのゲート埋込層に埋め込まれ、ゲートコンタクト層と接合しているゲート電極と、を少なくとも有する電界効果型トランジスタにおいて、ゲート埋込層は、ゲート電極の側壁を囲繞し、ゲートコンタクト層を露出しない厚みのリセスが設けられている。
【選択図】図１
Description
この発明は、主に８００ＭＨｚ以上の高周波帯での使用に適する化合物半導体を用いた電界効果型トランジスタに関するものである。
化合物半導体を用いた電界効果型トランジスタは、主に高速・大容量の無線通信システムなどの送受信部に用いられ、８００ＭＨｚ以上の高周波信号を増幅したり、スイッチングしたりする。そして、高周波増幅器に求められる重要な特性として高出力特性があるが、高周波帯で高出力化を実現するためには、最大ドレイン電流を増大することや高耐圧化が有効である。
一般に、最大ドレイン電流を増大しようとしてドーピング濃度を増加させると耐圧が低下する。このように最大ドレイン電流の増大と高耐圧化とはトレードオフの関係にあるので、トランジスタ構造の工夫により両者を共に向上させようとする試みがなされている。
一般に、最大ドレイン電流を増大しようとしてドーピング濃度を増加させると耐圧が低下する。このように最大ドレイン電流の増大と高耐圧化とはトレードオフの関係にあるので、トランジスタ構造の工夫により両者を共に向上させようとする試みがなされている。
一例として、高耐圧化のためゲートとショットキー接合する半導体層（以下、「ゲートコンタクト層」と称す）のバンド間エネルギーを大きくし、金属・半導体界面のポテンシャル障壁を大きくすることが広く採用されている。３−５族化合物半導体では、バンド間エネルギーを大きくするためにアルミニウム（以下、「Ａｌ」と称す）を添加することが多い。例えば、ヒ化ガリウム（以下「ＧａＡｓ」と称す）を主材料とする半導体層であれば、Ａｌ組成によらずＧａＡｓと格子整合するため、ＡｌＧａＡｓ層が広く利用されている。
また、近年、高耐圧化且つ高出力化が可能と考えられ、開発が推進されている窒化ガリウム（以下、「ＧａＮ」と称す）を主材料とする半導体層においても、ＡｌＧａＮ層がゲートコンタクト層として利用されることが多い。
また、近年、高耐圧化且つ高出力化が可能と考えられ、開発が推進されている窒化ガリウム（以下、「ＧａＮ」と称す）を主材料とする半導体層においても、ＡｌＧａＮ層がゲートコンタクト層として利用されることが多い。
しかし、ゲートコンタクト層としてＡｌＧａＡｓやＡｌＧａＮを利用するときの問題は、表面空乏層が伸張することにより最大ドレイン電流が低下することである。一般に、化合物半導体の表面は保護絶縁膜との界面となっていることが多いが、にも関わらず多数の欠陥準位が存在するため、フェルミ準位のピンニング現象や準位を介した電荷の捕獲・放出の過渡応答現象により、直流または１ＭＨｚ以上の周波数域において表面空乏層の伸張が生じ、最大ドレイン電流は表面の影響を受けて低下する。
ＧａＡｓ系のトランジスタにおいて、ＧａＡｓでも表面準位密度はシリコンに比べて１０〜１００倍になるが、ＡｌＧａＡｓではバルク内でもＤＸセンターなどの欠陥準位が多く、且つ、表面ではＡｌが酸化され易いためＧａＡｓの表面に比べても捕獲電子密度が非常に大きくなり、表面空乏層が伸張し、最大ドレイン電流の低下を引き起こす。この現象はＧａＮ系のトランジスタでも同様と考えられる。
ＧａＡｓ系のトランジスタにおいて、ＧａＡｓでも表面準位密度はシリコンに比べて１０〜１００倍になるが、ＡｌＧａＡｓではバルク内でもＤＸセンターなどの欠陥準位が多く、且つ、表面ではＡｌが酸化され易いためＧａＡｓの表面に比べても捕獲電子密度が非常に大きくなり、表面空乏層が伸張し、最大ドレイン電流の低下を引き起こす。この現象はＧａＮ系のトランジスタでも同様と考えられる。
そこで、ＡｌＧａＡｓ層やＡｌＧａＮ層が露出しない構造が提案されており、その一例として埋込ゲート構造の電界効果型トランジスタがある。この埋込ゲート構造の電界効果型トランジスタは、ＧａＡｓ基板上にＧａＡｓで形成されたバッファ層、そのバッファ層の上にＧａＡｓからなるチャネル層が形成されている。チャネル層の上にＡｌＧａＡｓからなるゲートコンタクト層が形成され、このゲートコンタクト層の上にショットキー接合するゲート電極が形成されている。ｎ−ＧａＡｓからなるオーミックコンタクト用キャップ層とゲートコンタクト層との間にＧａＡｓからなる埋込層がある。ゲートは、その埋込層に埋め込まれてゲートコンタクト層とショットキー接合している。通常、オーミック領域の抵抗を低減するため、埋込層およびゲートコンタクト層はｎ型ドーピング層である。この埋込ゲート構造を採用することにより最大ドレイン電流が増大する（例えば、特許文献１、特許文献２参照）。
ここで、ゲートコンタクト層が露出する従来構造と埋込ゲート構造のそれぞれのトランジスタを用意してゲート・ドレイン２端子耐圧特性を評価した。ゲート・ドレイン間印加電圧Ｖｇｄを１Ｖ、１０Ｖ、２０Ｖとしたとき、従来構造でのゲートリーク電流Ｉｇｄ（Ａ／ｍｍ）は、−３×１０−８、−１．５×１０−６、−２×１０−２であった。それに対して埋込ゲート構造でのゲートリーク電流Ｉｇｄ（Ａ／ｍｍ）は、−１．５×１０−８、−５×１０−４、−７×１０−２であった。また、破壊耐圧値は、従来構造で２１Ｖ、埋込ゲート構造で３１Ｖであった。このように、埋込ゲート構造は、トランジスタが破壊する電圧に関しては、ゲートが埋め込まれていない構造に比べて高いが、トランジスタを通常に動作しているとき、すなわち、ゲート・ドレイン間印加電圧が１０Ｖ、２０Ｖのとき、ゲートリーク電流が大きくなるという問題がある。これは、ゲート金属の側壁が埋込層に接触していることで、リークパスが大きくなることに起因していると考えられる。このようにゲートリーク電流が大きいと、高周波動作時にゲート電流が多く流れ、ゲート電圧の降下が発生するという問題がある。
また、埋込層厚を変えたときの耐圧リーク特性（Ｉｇｄ＝０．１ｍＡ／ｍｍとなるＶｄｇの値）およびドレイン電流（Ｖｄ＝２Ｖ）を計測すると、ゲートリーク電流は、埋込層厚に強い依存性を持ち、埋込層厚が薄いほどリーク電流は小さくなる。但し、埋込層厚が薄いと、表面とドレイン電流が流れるチャネル層との距離が短くなり、表面欠乏層の影響で最大ドレイン電流が低下する。このように、従来提案されている埋込ゲート構造では、最大ドレイン電流の増大と高耐圧化とを両立することが困難である。
この発明の目的は、最大ドレイン電流の増大に有効な埋込ゲート構造を採用しながら高耐圧化し、高出力な電界効果型トランジスタを提供することである。
この発明に係わる電界効果型トランジスタは、半絶縁性基板上に、アルミニウムを含まない３−５族化合物半導体を含むエピタキシャル層で形成されたチャネル層と、該チャネル層の上にアルミニウムを含みバンド間エネルギーの大きな３−５族化合物半導体を含みドーピング濃度が１×１０１６ｃｍ−３以下であるエピタキシャル層で形成されたゲートコンタクト層と、該ゲートコンタクト層の上にアルミニウムを含まない３−５族化合物半導体を含みドーピング濃度が１×１０１６ｃｍ−３以下であるエピタキシャル層で形成されたゲート埋込層、該ゲート埋込層に埋め込まれ、該ゲートコンタクト層と接合しているゲート電極と、を少なくとも有する電界効果型トランジスタにおいて、上記ゲート埋込層は、該ゲート電極の側壁を囲繞し、該ゲートコンタクト層を露出しない厚みが残存するようにリセスが設けられていることを特徴とする。
この発明に係わる電界効果型トランジスタの効果は、ゲート埋込層に埋め込まれたゲート電極の側壁の下部だけがゲート埋込層に接しているので、ゲートリーク電流が抑制されるとともにリセス幅だけのゲート埋込層の表面準位が最大ドレイン電流に影響するので、最大ドレイン電流の低下を小さく抑えることができる。
また、ゲート埋込層およびゲートコンタクト層がアンドープであり、ドーピング濃度が１×１０１６ｃｍ−３以下であるので、リークパスが小さく、ゲートリーク電流を抑制することができる。
また、ゲート埋込層およびゲートコンタクト層がアンドープであり、ドーピング濃度が１×１０１６ｃｍ−３以下であるので、リークパスが小さく、ゲートリーク電流を抑制することができる。
実施の形態１．
図１は、この発明の実施の形態１に係わる電界効果型トランジスタの断面図である。図２は、ゲート電極の近傍の拡大断面図である。
この発明に係わる化合物半導体は、３−５族の化合物半導体であり、ＧａＡｓ、ＧａＮ以外にも、リン化ガリウム（ＧａＰ）、アンチモン化ガリウム（ＧａＳｂ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）などを化合物半導体として用いることができる。また、半絶縁性基板として、ＧａＡｓやＩｎＰからなる基板を用いることができる。
以下の説明では、３−５族化合物半導体としてＧａＡｓを例にして説明する。
図１は、この発明の実施の形態１に係わる電界効果型トランジスタの断面図である。図２は、ゲート電極の近傍の拡大断面図である。
この発明に係わる化合物半導体は、３−５族の化合物半導体であり、ＧａＡｓ、ＧａＮ以外にも、リン化ガリウム（ＧａＰ）、アンチモン化ガリウム（ＧａＳｂ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）などを化合物半導体として用いることができる。また、半絶縁性基板として、ＧａＡｓやＩｎＰからなる基板を用いることができる。
以下の説明では、３−５族化合物半導体としてＧａＡｓを例にして説明する。
この発明の実施の形態１に係わる電界効果型トランジスタ１は、図１に示すように、半絶縁性基板としての半絶縁性ＧａＡｓ基板２上に成長されたアンドープＧａＡｓのエピタキシャル層からなるバッファ層３、そのバッファ層３の上に成長されたアンドープＧａＡｓのエピタキシャル層からなるチャネル層４、そのチャネル層４の上に成長されたアンドープＡｌＧａＡｓのエピタキシャル層からなるゲートコンタクト層５、そのゲートコンタクト層５上に成長されたアンドープＧａＡｓのエピタキシャル層からなるゲート埋込層６を有する。
このアンドープＡｌＧａＡｓのエピタキシャル層は、ｎ型ドーパントのドーピング濃度が１×１０１６ｃｍ−３以下の真性半導体である。
このアンドープＧａＡｓのエピタキシャル層は、ｎ型ドーパントのドーピング濃度が１×１０１６ｃｍ−３以下の真性半導体である。
このアンドープＧａＡｓのエピタキシャル層は、ｎ型ドーパントのドーピング濃度が１×１０１６ｃｍ−３以下の真性半導体である。
また、この実施の形態１に係わる電界効果型トランジスタ１は、ゲート埋込層６上に成長されてからパターン化され、所定の距離だけ離間し、ｎ＋型ＧａＡｓのエピタキシャル層からなる２つのキャップ層７ａ、７ｂ、一方のキャップ層７ａ上に形成されたソース電極８、他方のキャップ層７ｂ上に形成されたドレイン電極９、ゲート埋込層６に一部が埋め込まれ、ソース電極８とドレイン電極９との間のチャネル層４に流れる電流を制御するゲート電極１０、ソース電極８およびドレイン電極９以外の露出する表面を被覆するパッシベーション層１１を有する。
このゲート埋込層６には、図２に示すように、ゲートコンタクト層５が底面に露出する貫通孔２１と、その貫通孔２１を内包し、貫通孔２１の断面より断面が大きく、ゲートコンタクト層５との間にゲート埋込層６の一部が介在する底部２２を有するリセス２３とが設けられている。
このゲート電極１０は、底面がゲートコンタクト層５に接し、側壁の下部２４ａが貫通孔２１の内壁に接し、側壁の上部２４ｂがリセス２３の内壁との間に隙間を介して対向する。
なお、ゲート電極１０の側壁の下部２４ａに接するゲート埋込層６の厚みを、以下、「リセス領域埋込層厚」２６と称す。また、ゲート電極１０の側壁の上部２４ｂとリセス２３の内壁とが対向する間の隙間を、以下、「リセス幅」２７と称す。
この実施の形態１に係わる電界効果型トランジスタ１では、リセス領域埋込層厚２６が０ｎｍを超え、５０ｎｍ以下であり、リセス幅２７が０μｍを超え、０．５μｍ以下である。
このゲート電極１０は、底面がゲートコンタクト層５に接し、側壁の下部２４ａが貫通孔２１の内壁に接し、側壁の上部２４ｂがリセス２３の内壁との間に隙間を介して対向する。
なお、ゲート電極１０の側壁の下部２４ａに接するゲート埋込層６の厚みを、以下、「リセス領域埋込層厚」２６と称す。また、ゲート電極１０の側壁の上部２４ｂとリセス２３の内壁とが対向する間の隙間を、以下、「リセス幅」２７と称す。
この実施の形態１に係わる電界効果型トランジスタ１では、リセス領域埋込層厚２６が０ｎｍを超え、５０ｎｍ以下であり、リセス幅２７が０μｍを超え、０．５μｍ以下である。
次に、リセス領域埋込層厚２６の適する範囲を説明する。
上述の段落０００８で説明したように、ゲートリーク電流は、埋込層厚に強い依存性があり、埋込層厚が薄いほどゲートリーク電流は小さくなる。例えば、埋込層厚が２０ｎｍ、４０ｎｍ、５０ｎｍ、１００ｎｍの埋込層のとき、ゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍになるドレイン・ゲート間電圧Ｖｄｇはそれぞれ２２Ｖ、１３Ｖ、１０Ｖ、６Ｖであった。そして、ドレイン・ゲート間電圧Ｖｄｇが最低でも動作電圧５Ｖの倍は必要であるので、ドレイン・ゲート間電圧１０Ｖのときゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍ以下になる埋込層厚５０ｎｍ以下が好ましい。そして、リセス領域埋込層厚２６も同様であるので、リセス領域埋込層厚２６は、５０ｎｍ以下が好ましい。
上述の段落０００８で説明したように、ゲートリーク電流は、埋込層厚に強い依存性があり、埋込層厚が薄いほどゲートリーク電流は小さくなる。例えば、埋込層厚が２０ｎｍ、４０ｎｍ、５０ｎｍ、１００ｎｍの埋込層のとき、ゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍになるドレイン・ゲート間電圧Ｖｄｇはそれぞれ２２Ｖ、１３Ｖ、１０Ｖ、６Ｖであった。そして、ドレイン・ゲート間電圧Ｖｄｇが最低でも動作電圧５Ｖの倍は必要であるので、ドレイン・ゲート間電圧１０Ｖのときゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍ以下になる埋込層厚５０ｎｍ以下が好ましい。そして、リセス領域埋込層厚２６も同様であるので、リセス領域埋込層厚２６は、５０ｎｍ以下が好ましい。
また、リセス領域埋込層厚２６を０ｎｍとして、ゲートコンタクト層５を露出すると、ＡｌＧａＡｓの表面ではＡｌが酸化され易いため捕獲電子密度が非常に大きくなり、表面空乏層が伸張し、最大ドレイン電流の低下を引き起こすので、リセス領域埋込層厚２６はプロセスマージンを勘案して、ＡｌＧａＡｓが露出しない程度の厚み、すなわち１０ｎｍを超えることが好ましい。
次に、リセス幅２７の適する範囲を説明する。
リセス幅２７が０．４μｍ、０．５μｍ、０．６μｍ、１．０μｍであるリセス２３以外は実施の形態１に係わる電界効果型トランジスタ１と同様な実施例１、実施例２、実施例３の電界効果型トランジスタを作製し、パルスドレイン電流特性を評価した。パルスドレイン電流特性は、周波数１ＭＨｚのゲート電圧をゲート電極１０に印加し、２Ｖのソース・ドレイン電圧をソース電極８とドレイン電極９間に印加してパルスドレイン電流を測定し、且つ、ＤＣのゲート電圧をゲート電極１０に印加し、２Ｖのソース・ドレイン電圧をソース電極８とドレイン電極９間に印加してＤＣドレイン電流を測定し、ＤＣドレイン電流値に対してパルスドレイン電流の最大値を比較して得られた百分率である。
リセス幅２７が０．４μｍ、０．５μｍ、０．６μｍ、１．０μｍであるリセス２３以外は実施の形態１に係わる電界効果型トランジスタ１と同様な実施例１、実施例２、実施例３の電界効果型トランジスタを作製し、パルスドレイン電流特性を評価した。パルスドレイン電流特性は、周波数１ＭＨｚのゲート電圧をゲート電極１０に印加し、２Ｖのソース・ドレイン電圧をソース電極８とドレイン電極９間に印加してパルスドレイン電流を測定し、且つ、ＤＣのゲート電圧をゲート電極１０に印加し、２Ｖのソース・ドレイン電圧をソース電極８とドレイン電極９間に印加してＤＣドレイン電流を測定し、ＤＣドレイン電流値に対してパルスドレイン電流の最大値を比較して得られた百分率である。
そして、パルスドレイン電流特性は、リセス幅２７が０．４μｍ、０．５μｍ、０．６μｍ、１．０μｍのときそれぞれ８６％、８０％、７３％、６５％であった。このように、リセス幅２７が大きくなると、パルスドレイン電流特性が低下する。なぜならば、パルスドレイン電流特性は、表面準位の多寡の影響をＤＣの場合より大きく受け、リセス幅２７が大きいほど表面準位が多いためである。そして、通常パルスドレイン電流特性が８０％以上であることが必要であるので、リセス幅２７が０．５μｍ以下であることが好ましい。
また、リセス２３の内壁がゲート電極１０の側壁に接しないためには、０μｍを超えることが必要である。
また、リセス２３の内壁がゲート電極１０の側壁に接しないためには、０μｍを超えることが必要である。
また、Ｋ帯以上の高周波帯で動作する高出力増幅器として使用されている化合物半導体の電界効果型トランジスタには、ゲート電極１０からドレイン電極９側のキャップ層７ｂまでの最短の距離が０．５μｍ程度のものがあるが、このような電界効果型トランジスタにもリセス２３を設けることができる。
この実施の形態１に係わる電界効果型トランジスタ１およびｎ型ドーパントのドーピング濃度が５×１０１６ｃｍ−３であるゲート埋込層６以外は実施の形態１に係わる電界効果型トランジスタ１と同様な比較例１の電界効果型トランジスタを作製して耐圧リーク特性を計測した。
耐圧リーク特性は、ゲート電極１０とドレイン電極９間に流れるゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍとなるときにドレイン電極９とゲート電極１０間に印加されるドレイン・ゲート間電圧Ｖｄｇを計測して確認する。
耐圧リーク特性は、ゲート電極１０とドレイン電極９間に流れるゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍとなるときにドレイン電極９とゲート電極１０間に印加されるドレイン・ゲート間電圧Ｖｄｇを計測して確認する。
この実施の形態１に係わる電界効果型トランジスタ１では、ゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍとなるときのドレイン・ゲート間電圧Ｖｄｇは２８Ｖであり、比較例１の電界効果型トランジスタでは、ゲートリーク電流Ｉｇｄが０．１ｍＡ／ｍｍとなるときのドレイン・ゲート間電圧Ｖｄｇは１０Ｖであった。このように、実施の形態１に係わる電界効果型トランジスタ１は、ゲートリーク電流が大きく抑制されている。これは、ゲート埋込層６およびゲートコンタクト層５のｎ型ドーパントのドーピング濃度が１×１０１６ｃｍ−３以下であり、ゲート電極１０に接するゲート埋込層６およびゲートコンタクト層５の領域が空乏化され易く、逆方向リークパスが小さくなるので、ゲート電極１０からドレイン電極９に流れるゲートリーク電流が抑制される。
このような電界効果型トランジスタ１は、ゲート埋込層６に埋め込まれたゲート電極１０の側壁の下部２４ａだけがゲート埋込層６に接しているので、ゲートリーク電流が抑制されるとともにリセス幅２７だけのゲート埋込層６の表面準位が最大ドレイン電流に影響するので、最大ドレイン電流の低下を小さく抑えることができる。
また、ゲート埋込層６およびゲートコンタクト層５がアンドープであり、ドーピング濃度が１×１０１６ｃｍ−３以下であるので、リークパスが小さく、ゲートリーク電流を抑制することができる。
また、ゲート埋込層６およびゲートコンタクト層５がアンドープであり、ドーピング濃度が１×１０１６ｃｍ−３以下であるので、リークパスが小さく、ゲートリーク電流を抑制することができる。
実施の形態２．
図３は、この発明の実施の形態２に係わる電界効果型トランジスタの断面図である。
この発明の実施の形態２に係わる電界効果型トランジスタ１Ｂは、実施の形態１に係わる電界効果型トランジスタ１のゲート埋込層６、ゲートコンタクト層５およびチャネル層４の一部に注入アニール領域３０を形成し、キャップ層７ａ、７ｂを省略したことが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この実施の形態２に係わる電界効果型トランジスタ１Ｂでは、図３に示すように、その上にソース電極８およびドレイン電極９が形成されるゲート埋込層６の領域６ａ、６ｂおよびそのゲート埋込層６の領域６ａ、６ｂと重畳するゲートコンタクト層５およびチャネル層４の領域に注入アニール領域３０が形成される。
この注入アニール領域３０は、ｎ型ドーパントとしてシリコンが注入され、活性化アニールが施されてソース電極８およびドレイン電極９とオーミック接合される。
図３は、この発明の実施の形態２に係わる電界効果型トランジスタの断面図である。
この発明の実施の形態２に係わる電界効果型トランジスタ１Ｂは、実施の形態１に係わる電界効果型トランジスタ１のゲート埋込層６、ゲートコンタクト層５およびチャネル層４の一部に注入アニール領域３０を形成し、キャップ層７ａ、７ｂを省略したことが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この実施の形態２に係わる電界効果型トランジスタ１Ｂでは、図３に示すように、その上にソース電極８およびドレイン電極９が形成されるゲート埋込層６の領域６ａ、６ｂおよびそのゲート埋込層６の領域６ａ、６ｂと重畳するゲートコンタクト層５およびチャネル層４の領域に注入アニール領域３０が形成される。
この注入アニール領域３０は、ｎ型ドーパントとしてシリコンが注入され、活性化アニールが施されてソース電極８およびドレイン電極９とオーミック接合される。
このように、その上にソース電極８およびドレイン電極９が形成されるゲート埋込層６の領域６ａ、６ｂにシリコンを注入し、その後活性化アニールを施してソース電極８とチャネル層４およびドレイン電極９とチャネル層４の間がオーミック接合されるので、抵抗値が増加することがなく、むしろ低減することができる。特に、利得の低下を招くソース抵抗の増大を防ぐことができる。
また、ゲートコンタクト層５にも注入アニール領域３０が設けられているので、抵抗値の増加を防ぐことができる。
また、ゲートコンタクト層５にも注入アニール領域３０が設けられているので、抵抗値の増加を防ぐことができる。
このように、ゲート埋込層６がアンドープＧａＡｓのエピタキシャル層およびゲートコンタクト層５がアンドープＡｌＧａＡｓのエピタキシャル層から構成されているので、ゲートリーク電流の抑制効果が得られるとともに抵抗値の増大も防ぐことができる。
なお、ｎ型ドーパントとしてはシリコンに限るものではない。
なお、ｎ型ドーパントとしてはシリコンに限るものではない。
また、注入アニール領域３０をゲート埋込層に設け、代わりにキャップ層７ａ、７ｂを省略することができるので、エピタキシャル層形成プロセスを簡略化することができ、コストを低減することができる。
なお、注入オーミック層形成プロセスが増えるが、逆にキャップ層７ａ、７ｂの部分エッチング工程が省略できるので、ウエハプロセスの工程数は殆ど変わらない。
なお、注入オーミック層形成プロセスが増えるが、逆にキャップ層７ａ、７ｂの部分エッチング工程が省略できるので、ウエハプロセスの工程数は殆ど変わらない。
一般に、リセス角には電界集中が起こり易く、電界集中が起こる領域には水分など分極分子やイオンが集まり易いので、反応、腐食が起こり易い。また、角形状領域が高ドープされていると、反応のための電子が豊富にあり、且つ、更に電界集中が起こり易いことからアンドープの場合に比べて反応が促進される。
そこで、実施の形態２のように、リセス角形状を有する部分が、ゲート埋込層６内のアンドープ領域だけであるので、表面の耐湿性を改善することができる。
そこで、実施の形態２のように、リセス角形状を有する部分が、ゲート埋込層６内のアンドープ領域だけであるので、表面の耐湿性を改善することができる。
実施の形態３．
図４は、この発明の実施の形態３に係わる電界効果型トランジシタの断面図である。
この発明の実施の形態３に係わる電界効果型トランジスタ１Ｃは、実施の形態２に係わる電界効果型トランジスタ１Ｂに電子供給層４０ａ、４０ｂが追加され、チャネル層４Ｂの組成が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この実施の形態３に係わる電界効果型トランジスタ１Ｃは、図４に示すように、高電子移動度電界効果型トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）であり、チャネル層４Ｂは、伝導電子が走行するアンドープＩｎＧａＡｓのエピタキシャル層からなる。また、この実施の形態３に係わる電界効果型トランジスタ１Ｃは、チャネル層４Ｂと空間的に分離された伝導電子を生成する電子供給層４０ａ、４０ｂが追加されている。この電子供給層４０ａ、４０ｂは、ドーパントをドーピングすることにより形成されている。
そして、この実施の形態３に係わる注入アニール領域３０Ｂは、シリコンが注入され、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇなどの高速アニール技術で活性化アニールが施されて形成されている。なお、注入アニール領域を実施の形態１または２に係わる電界効果型トランジスタに適用してもよい。
図４は、この発明の実施の形態３に係わる電界効果型トランジシタの断面図である。
この発明の実施の形態３に係わる電界効果型トランジスタ１Ｃは、実施の形態２に係わる電界効果型トランジスタ１Ｂに電子供給層４０ａ、４０ｂが追加され、チャネル層４Ｂの組成が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この実施の形態３に係わる電界効果型トランジスタ１Ｃは、図４に示すように、高電子移動度電界効果型トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）であり、チャネル層４Ｂは、伝導電子が走行するアンドープＩｎＧａＡｓのエピタキシャル層からなる。また、この実施の形態３に係わる電界効果型トランジスタ１Ｃは、チャネル層４Ｂと空間的に分離された伝導電子を生成する電子供給層４０ａ、４０ｂが追加されている。この電子供給層４０ａ、４０ｂは、ドーパントをドーピングすることにより形成されている。
そして、この実施の形態３に係わる注入アニール領域３０Ｂは、シリコンが注入され、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇなどの高速アニール技術で活性化アニールが施されて形成されている。なお、注入アニール領域を実施の形態１または２に係わる電界効果型トランジスタに適用してもよい。
このように高速アニール技術を用いて注入アニール領域３０Ｂを形成するので、実施の形態２に係わる電界効果型トランジスタ１Ｂに比べて薄いエピタキシャル層が積層され、ドーパントの活性化アニール時にエピタキシャル層自身が変化する高電子移動度電界効果型トランジスタにも注入アニール領域３０Ｂを形成することができる。
１、１Ｂ、１Ｃ 電界効果型トランジスタ、２ 半絶縁性ＧａＡｓ基板、３ バッファ層、４、４Ｂ チャネル層、５ ゲートコンタクト層、６ ゲート埋込層、７ａ、７ｂ キャップ層、８ ソース電極、９ ドレイン電極、１０ ゲート電極、１１ パッシベーション層、２１ 貫通孔、２２ （リセスの）底部、２３ リセス、２４ａ （ゲート電極の）側壁の下部、２４ｂ （ゲート電極の）側壁の上部、２６ リセス領域埋込層厚、２７ リセス幅、３０、３０Ｂ 注入アニール領域、４０ａ、４０ｂ 電子供給層。
Claims (5)
- 半絶縁性基板上に、アルミニウムを含まない３−５族化合物半導体を含むエピタキシャル層で形成されたチャネル層と、該チャネル層の上にアルミニウムを含みバンド間エネルギーの大きな３−５族化合物半導体を含みドーピング濃度が１×１０１６ｃｍ−３以下であるエピタキシャル層で形成されたゲートコンタクト層と、該ゲートコンタクト層の上にアルミニウムを含まない３−５族化合物半導体を含みドーピング濃度が１×１０１６ｃｍ−３以下であるエピタキシャル層で形成されたゲート埋込層、該ゲート埋込層に埋め込まれ、該ゲートコンタクト層と接合しているゲート電極と、を少なくとも有する電界効果型トランジスタにおいて、
上記ゲート埋込層には、該ゲート電極の側壁の上部と隙間を介在して対向し、該ゲート電極の側壁の下部と接する上記ゲート埋込層の一部が残存するようにリセスが設けられていることを特徴とする電界効果型トランジスタ。 - 上記リセスと上記ゲートコンタクト層との間の上記ゲート埋込層の膜厚が０ｎｍを超え、５０ｎｍ以下であり、且つ、上記リセスが設けられていない上記ゲート埋込層の膜厚が５０ｎｍ以上であることを特徴とする請求項１に記載する電界効果型トランジスタ。
- 上記ゲート埋込層のエピタキシャル界面に平行な方向の上記リセスの幅は、０μｍを超え、０．５μｍ以下であることを特徴とする請求項１または２に記載する電界効果型トランジスタ。
- 上記ゲート埋込層の上記ゲート電極および上記リセスを除く領域に接合するソース電極とドレイン電極とを有す、
上記チャネル層、上記ゲートコンタクト層および上記ゲート埋込層の上記ソース電極および上記ドレイン電極に重畳する領域は、ドナーとして寄与する原子が注入されてｎ型半導体層であることを特徴とする請求項１乃至３のいずれか一項に記載する電界効果型トランジスタ。 - 上記チャネル層は、高電子移動度電界効果型トランジスタ用のエピタキシャル層であることを特徴とする請求項１乃至４のいずれか一項に記載する電界効果型トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141257A JP2007311684A (ja) | 2006-05-22 | 2006-05-22 | 電界効果型トランジスタ |
| US11/557,551 US7557389B2 (en) | 2006-05-22 | 2006-11-08 | Field-effect transistor |
| TW095141285A TW200744219A (en) | 2006-05-22 | 2006-11-08 | Field-effect transistor |
| KR1020060117447A KR100841378B1 (ko) | 2006-05-22 | 2006-11-27 | 전계 효과형 트랜지스터 |
| DE102006058324A DE102006058324A1 (de) | 2006-05-22 | 2006-12-11 | Feldeffekttransistor |
| CNA2006100636633A CN101079442A (zh) | 2006-05-22 | 2006-12-29 | 场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006141257A JP2007311684A (ja) | 2006-05-22 | 2006-05-22 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007311684A true JP2007311684A (ja) | 2007-11-29 |
Family
ID=38622360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006141257A Withdrawn JP2007311684A (ja) | 2006-05-22 | 2006-05-22 | 電界効果型トランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7557389B2 (ja) |
| JP (1) | JP2007311684A (ja) |
| KR (1) | KR100841378B1 (ja) |
| CN (1) | CN101079442A (ja) |
| DE (1) | DE102006058324A1 (ja) |
| TW (1) | TW200744219A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010001827A (ja) * | 2008-06-20 | 2010-01-07 | Mitsubishi Electric Corp | 内燃機関用点火装置 |
| JP2011146446A (ja) * | 2010-01-12 | 2011-07-28 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JP2012114242A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | へテロ接合電界効果型トランジスタ及びその製造方法 |
| JP2013125918A (ja) * | 2011-12-16 | 2013-06-24 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2014078555A (ja) * | 2012-10-09 | 2014-05-01 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5217301B2 (ja) * | 2007-08-28 | 2013-06-19 | 富士通株式会社 | 化合物半導体装置とその製造方法 |
| JP5186661B2 (ja) * | 2007-09-28 | 2013-04-17 | 富士通株式会社 | 化合物半導体装置 |
| JP5653607B2 (ja) * | 2008-11-26 | 2015-01-14 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタおよびその製造方法 |
| JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2010272689A (ja) * | 2009-05-21 | 2010-12-02 | Renesas Electronics Corp | 電界効果トランジスタ |
| KR102024290B1 (ko) * | 2012-11-08 | 2019-11-04 | 엘지이노텍 주식회사 | 전력 반도체 소자 |
| JP6331375B2 (ja) * | 2013-12-17 | 2018-05-30 | 富士通株式会社 | 電界効果型半導体装置 |
| US9224845B1 (en) | 2014-11-12 | 2015-12-29 | Stmicroelectronics, Inc. | Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor |
| CN113646870B (zh) * | 2019-04-04 | 2022-11-25 | Hrl实验室有限责任公司 | 微型场板t型栅极及其制造方法 |
| WO2021016800A1 (zh) * | 2019-07-29 | 2021-02-04 | 苏州晶湛半导体有限公司 | 半导体结构及其制备方法 |
| KR102300920B1 (ko) | 2020-11-09 | 2021-09-13 | 한국과학기술원 | InP 기판을 이용한 소자 제조 방법 |
| KR102322540B1 (ko) | 2021-06-17 | 2021-11-09 | 한국과학기술원 | InP 기판을 이용한 소자 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043777A (en) * | 1989-04-03 | 1991-08-27 | Westinghouse Electric Corp. | Power FETS with improved high voltage performance |
| JP2626213B2 (ja) | 1990-08-23 | 1997-07-02 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2643859B2 (ja) * | 1994-09-29 | 1997-08-20 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
| JPH08264562A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Electric Corp | 半導体装置，及びその製造方法 |
| TW354411B (en) | 1996-09-27 | 1999-03-11 | Sanyo Electric Co | Semiconductor device and its manufacturing process |
| JP3107031B2 (ja) | 1998-03-06 | 2000-11-06 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3416532B2 (ja) * | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| US6271547B1 (en) * | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
| JP3381694B2 (ja) | 1999-12-24 | 2003-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100324208B1 (ko) * | 1999-12-27 | 2002-02-16 | 오길록 | 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법 |
-
2006
- 2006-05-22 JP JP2006141257A patent/JP2007311684A/ja not_active Withdrawn
- 2006-11-08 US US11/557,551 patent/US7557389B2/en not_active Expired - Fee Related
- 2006-11-08 TW TW095141285A patent/TW200744219A/zh unknown
- 2006-11-27 KR KR1020060117447A patent/KR100841378B1/ko not_active IP Right Cessation
- 2006-12-11 DE DE102006058324A patent/DE102006058324A1/de not_active Withdrawn
- 2006-12-29 CN CNA2006100636633A patent/CN101079442A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010001827A (ja) * | 2008-06-20 | 2010-01-07 | Mitsubishi Electric Corp | 内燃機関用点火装置 |
| US7793632B2 (en) | 2008-06-20 | 2010-09-14 | Mitsubishi Electric Corporation | Ignition apparatus for an internal combustion engine |
| JP2011146446A (ja) * | 2010-01-12 | 2011-07-28 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JP2012114242A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | へテロ接合電界効果型トランジスタ及びその製造方法 |
| JP2013125918A (ja) * | 2011-12-16 | 2013-06-24 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2014078555A (ja) * | 2012-10-09 | 2014-05-01 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100841378B1 (ko) | 2008-06-26 |
| CN101079442A (zh) | 2007-11-28 |
| US7557389B2 (en) | 2009-07-07 |
| US20070267652A1 (en) | 2007-11-22 |
| KR20070112695A (ko) | 2007-11-27 |
| DE102006058324A1 (de) | 2007-11-29 |
| TW200744219A (en) | 2007-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557389B2 (en) | Field-effect transistor | |
| JP5785153B2 (ja) | 補償型ゲートｍｉｓｆｅｔ及びその製造方法 | |
| US8390029B2 (en) | Semiconductor device for reducing and/or preventing current collapse | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4542912B2 (ja) | 窒素化合物半導体素子 | |
| JP4775859B2 (ja) | 窒化物半導体装置とそれを含む電力変換装置 | |
| JP5620767B2 (ja) | 半導体装置 | |
| US9190506B2 (en) | Field-effect transistor | |
| WO2017138505A1 (ja) | 半導体装置 | |
| JP2008258419A (ja) | 窒化物半導体素子 | |
| US20170040312A1 (en) | Avalanche-Rugged Quasi-Vertical HEMT | |
| US8975640B2 (en) | Heterojunction semiconductor device and manufacturing method | |
| US8258544B2 (en) | Field-effect transistor | |
| US11335799B2 (en) | Group-III nitride semiconductor device and method for fabricating the same | |
| JP5233174B2 (ja) | 半導体装置 | |
| JP2006222160A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2008288474A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPWO2007069601A1 (ja) | 電界効果トランジスタ | |
| JP2008130655A (ja) | 半導体素子 | |
| JP2018125500A (ja) | 半導体装置及びその製造方法 | |
| JP4815020B2 (ja) | 窒化物半導体装置 | |
| US8299499B2 (en) | Field effect transistor | |
| JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| JP2004247450A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091124 |