DE102006058324A1

DE102006058324A1 - Feldeffekttransistor

Info

Publication number: DE102006058324A1
Application number: DE102006058324A
Authority: DE
Inventors: Hirotaka Amasuga; Tetsuo Kunii
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-05-22
Filing date: 2006-12-11
Publication date: 2007-11-29
Also published as: JP2007311684A; US20070267652A1; KR20070112695A; TW200744219A; CN101079442A; US7557389B2; KR100841378B1

Abstract

Es wird ein Feldeffekttransistor geschaffen, der enthält: eine Kanalschicht (4), die aus einem III-V-Verbindungshalbleiter ohne Aluminium ausgebildet ist, eine Gate-Kontaktschicht (5), die aus einem III-V-Verbindungshalbleiter ausgebildet ist, der eine Dotierungskonzentration <= 1 . 10<SUP>16</SUP> cm<SUP>-3</SUP> besitzt und Aluminium enthält; eine vergrabene Gate-Schicht (6), die aus dem III-V-Verbindungshalbleiter ausgebildet ist; und eine Gate-Elektrode (10), die in der vergrabenen Gate-Schicht (6) vergraben ist und mit der Gate-Kontaktschicht (5) in Kontakt steht, wobei in der vergrabenen Gate-Schicht (6) in der Weise eine Aussparung (23) ausgebildet ist, dass die Aussparung (23) einer oberen Seitenwand der Gate-Elektrode (10) mit einem Zwischenraum dazwischen gegenüberliegt, wobei ein Teil der vergrabenen Gate-Schicht (6), wo ein Kontakt mit einer unteren Seitenwand der Gate-Elektrode (10) hergestellt ist, ungeätzt bleibt.

Description

Die Erfindung betrifft das Gebiet der Feldeffekttransistoren und insbesondere einen Feldeffekttransistor, der einen Verbindungshalbleiter verwendet, der zur Verwendung in einem Hochfrequenzband ≥ 800 MHz geeignet ist.
Ein Feldeffekttransistor, der einen Verbindungshalbleiter verwendet, wird allgemein für einen Sende-/Empfangsabschnitt für ein schnelles drahtloses Breitbandkommunikationssystem verwendet, um ein Hochfrequenzsignal von ≥ 800 MHz zu verstärken oder ein Schalten vorzunehmen. Eine wichtige Charakteristik, die ein Hochfrequenzverstärker benötigt, ist eine hohe Ausgangsleistungscharakteristik. Um die hohe Ausgangsleistung in dem Hochfrequenzband zu realisieren, ist es wirksam, einen maximalen Drain-Strom zu erhöhen oder eine hohe Durchbruchspannung zu erreichen.
Das Erhöhen einer Dotierungskonzentration, um den maximalen Drain-Strom zu erhöhen, verringert im Allgemeinen die Durch bruchspannung. Das heißt, die Erhöhung des maximalen Drain-Stroms und die Erhöhung der Durchbruchspannung stehen in einer Abwägungsbeziehung. Angesichts dessen werden Versuche unternommen, die Erhöhung des maximalen Drain-Stroms und der Durchbruchspannung durch Weiterentwickeln einer Struktur eines Transistors zu erreichen.
Als ein Beispiel zum Erhöhen der Durchbruchspannung wird umfassend ein Verfahren verwendet, bei dem eine Bandlückenenergie einer Halbleiterschicht (im Folgenden als "Gate-Kontaktschicht" bezeichnet), die im Schottky-Übergang mit einem Gate liegt, erhöht wird, um eine Potentialbarriere an einer Grenzfläche zwischen einem Metall und einem Halbleiter zu erhöhen. In vielen Fällen wird in einem III-V-Verbindungshalbleiter Aluminium (im Folgenden als "Al" bezeichnet) zugegeben, um die Bandlückenenergie zu erhöhen. Zum Beispiel wird in einer Halbleiterschicht, die hauptsächlich Galliumarsenid (im Folgenden als "GaAs" bezeichnet) enthält, umfassend eine AlGaAs-Schicht verwendet, da unabhängig von der Al-Zusammensetzung eine Gitteranpassung mit GaAs erhalten wird.
In den letzten Jahren wurde eine Halbleiterschicht betrachtet und entwickelt, die hauptsächlich Galliumnitrid (im Folgenden als "GaN" bezeichnet) enthält, um die hohe Durchbruchspannung und die hohe Ausgangsleistung zu ermöglichen. Die Halbleiterschicht, die hauptsächlich GaN enthält, verwendet in vielen Fällen als eine Gate-Kontaktschicht eine AlGaN-Schicht.
Allerdings hat die Verwendung von AlGaAs oder AlGaN als die Gate-Kontaktschicht ein Problem, dass sich wegen einer Ausdehnung einer Oberflächenverarmungsschicht der maximale Drain-Strom verringert. Eine Oberfläche des Verbindungshalbleiters dient allgemein als eine Grenzfläche mit einer Schutzisolationslage, obgleich die Oberfläche hohe Defektniveaus hat, was ein Fermi-Niveau-Pinning oder ein Übergangs verhalten eines Ladungseinfangs/einer Ladungsfreisetzung durch das Niveau veranlasst. Im Ergebnis wird die Oberflächenverarmungsschicht im Fall eines Gleichstroms oder in einem Frequenzband von ≥ 1 MHz ausgedehnt, was den maximalen Drain-Strom verringert.
In einem Transistor auf GaAs-Grundlage hat das GaAs eine Oberflächenniveaudichte, die 10- bis 100-mal so groß wie die von Silicium ist. AlGaAs hat sogar im Grundmaterial hohe Defektniveaus wie etwa DX-Zentren, und Al wird an einer Oberfläche davon wahrscheinlich oxidiert, so dass eine Dichte der einzufangenden Elektronen erheblich höher als die an einer Oberfläche des GaAs ist. Somit wird die Oberflächenverarmungsschicht ausgedehnt, um eine Verringerung des maximalen Drain-Stroms zu veranlassen. Die gleiche Erscheinung tritt in einem Transistor auf GaN-Grundlage auf.
Angesichts des Obigen ist ein Feldeffekttransistor mit einer Struktur vorgeschlagen worden, die mit einer nicht freiliegenden AlGaAs- oder AlGaN-Schicht versehen ist, wobei ein Beispiel dafür ein Feldeffekttransistor mit einer vergrabenen Gate-Struktur ist. Der Feldeffekttransistor mit der vergrabenen Gate-Struktur enthält eine Pufferschicht, eine Kanalschicht, eine Gate-Kontaktschicht und eine Gate-Elektrode. Die aus GaAs ausgebildete Pufferschicht ist auf einem GaAs-Substrat vorgesehen, die aus GaAs ausgebildete Kanalschicht ist auf der Pufferschicht vorgesehen und die aus AlGaAs ausgebildete Gate-Kontaktschicht ist auf der Kanalschicht vorgesehen. Die auf der Gate-Kontaktschicht ausgebildete Gate-Elektrode ist im Schottky-Übergang damit. Zwischen einer Deckschicht für den ohmschen Kontakt, die aus n-GaAs ausgebildet ist, und der Gate-Kontaktschicht ist eine aus GaAs ausgebildete vergrabene Gate-Schicht vorgesehen. In der vergrabenen Gate-Schicht und in dem Schottky-Übergang mit der Gate-Kontaktschicht ist ein Gate vergraben. Um den Widerstand eines ohmschen Gebiets zu verringern, sind die vergrabene Gate-Schicht und die Gate-Kontaktschicht im Allgemeinen jeweils eine n-Dotierungsschicht. Eine Nutzung der vergrabenen Gate-Struktur erhöht den maximalen Drain-Strom (siehe z. B. JP 2001-185558 A und JP 11-251575 A).
Es wurden hier Transistoren jeweils mit einer herkömmlichen Struktur, in der die Gate-Kontaktschicht freilag, und mit der vergrabenen Gate-Struktur vorbereitet. und in Bezug auf die Charakteristiken der Zwei-Anschluss-Durchbruchspannung (d. h. der Gate-Drain-Durchbruchspannung) bewertet. Wenn eine zwischen das Gate und den Drain angelegte Spannung Vdg 1 V, 10 V oder 20 V betrug, war ein Gate-Leckstrom Igd (A/mm) in der herkömmlichen Struktur in dieser Reihenfolge –3·10^–8, –1.5·10^–6 oder –2·10^–2, während er in der vergrabenen Gate-Struktur in dieser Reihenfolge –1,5·10^–8, –5·10^–4 oder –7·10^–2 war. Ferner war die Durchbruchspannung in der herkömmlichen Struktur 21 V, während sie in der vergrabenen Gate-Struktur 31 V war. Wie oben beschrieben wurde, hat die vergrabene Gate-Struktur eine höhere Durchbruchspannung als die Struktur, in der ein Gate nicht vergraben ist. Allerdings hat die vergrabene Gate-Struktur ein Problem, dass der Gate-Leckstrom erhöht wird, wenn der Transistor normal betrieben wird, d. h., wenn die zwischen dem Gate und dem Drain angelegte Spannung 10 V oder 20 V beträgt. Dies liegt daran, dass eine Seitenwand des aus Metall hergestellten Gates mit der vergrabenen Schicht in Kontakt steht und einen großen Leckweg erzeugt. Wie oben beschrieben wurde, gibt es ein Problem, dass ein hoher Gate-Leckstrom veranlasst, dass im Fall eines Hochfrequenzbetriebs ein hoher Gate-Strom fließt, was zu einer Verringerung der Gate-Spannung führt.
Außerdem werden eine Durchbruchspannungs-Leckstrom-Charakteristik (d. h. ein Vdg-Wert zur Zeit von Igd = 0,1 mA/mm), und ein Drain-Strom (Vd = 2 V) bestimmt, wenn eine Dicke der ver grabenen Schicht geändert wird. Der Gate-Leckstrom hängt stark von der Dicke der vergrabenen Schicht ab. Das heißt, je kleiner die Dicke der vergrabenen Schicht ist, desto stärker verringert sich der Leckstrom. Es wird angemerkt, dass eine Entfernung zwischen einer Oberfläche und einer Kanalschicht, wo der Drain-Strom fließt, verkürzt wird, wenn die Dicke der vergrabenen Schicht verringert wird. Im Ergebnis erzeugt die Oberflächenverarmungsschicht die Verringerung des maximalen Drain-Stroms. Somit ist es für die herkömmlich vorgeschlagene vergrabene Gate-Struktur schwierig, den maximalen Drain-Strom zu erhöhen und gleichzeitig die hohe Durchbruchspannung zu erreichen.
Der Erfindung liegt daher die Aufgabe zu Grunde, einen Feldeffekttransistor zu schaffen, der eine hohe Durchbruchspannung und eine hohe Ausgangsleistung erreicht, während eine vergrabene Gate-Struktur angenommen wird, die eine Erhöhung eines maximalen Drain-Stroms bewirkt.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Feldeffekttransistor nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Der Feldeffekttransistor gemäß der Erfindung umfasst wenigstens: ein halbisolierendes Substrat; eine Kanalschicht, die aus einer Epitaxieschicht ausgebildet ist, die einen III-V-Verbindungshalbleiter ohne Aluminium enthält und auf dem halbisolierenden Substrat bereitgestellt ist; eine Gate-Kontaktschicht, die aus der Epitaxieschicht ausgebildet ist und auf der Kanalschicht bereitgestellt ist, wobei die Epitaxieschicht einen III-V-Verbindungshalbleiter enthält, der Aluminium enthält und eine große Bandlückenenergie sowie eine Dotierungskonzentration ≤ 1·1016 cm^–3 besitzt; eine vergrabene Gate-Schicht, die aus der Epitaxieschicht ausgebildet ist und auf der Gate-Kontaktschicht bereitgestellt ist, wobei die Epitaxieschicht den III-V-Verbindungshalbleiter ohne Aluminium enthält und die Dotierungskonzentration ≤ 1·10¹⁶ cm^–3 besitzt; und eine Gate-Elektrode, die in der vergrabenen Gate-Schicht vergraben ist und mit der Gate-Kontaktschicht in Kontakt steht, wobei in der vergrabenen Gate-Schicht eine Aussparung ausgebildet ist, die einer oberen Seitenwand der Gate-Elektrode mit einem Zwischenraum dazwischen gegenüberliegt, wobei ein Teil der vergrabenen Gate-Schicht, wo ein Kontakt mit einer unteren Seitenwand der Gate-Elektrode hergestellt wird, ungeätzt bleibt.
Der Feldeffekttransistor gemäß der Erfindung erzielt die folgenden Wirkungen. Nur eine untere Seitenwand der in der vergrabenen Gate-Schicht vergrabenen Gate-Elektrode steht in Kontakt mit der vergrabenen Gate-Schicht, was einen Gate-Leckstrom unterdrückt. Ferner beeinflusst ein Oberflächenniveau der vergrabenen Gate-Schicht den maximalen Drain-Strom nur durch eine Aussparungsbreite, d. h. durch eine Entfernung zwischen einer oberen Seitenwand der Gate-Elektrode und einer inneren Seitenwand einer Aussparung, die in der vergrabenen Gate-Schicht vorgesehen ist. Dadurch kann eine Verringerung des maximalen Drain-Stroms unterdrückt werden und klein werden.
Außerdem sind die vergrabene Gate-Schicht und die Gate-Kontaktschicht undotiert und haben eine Dotierungskonzentration ≤ 1·1016 cm^–3, wodurch ein Leckstrom klein gemacht und der Gate-Leckstrom unterdrückt werden kann.
Weiter Merkmale und Zweckmäßigkeiten der Erfindung geben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
1 eine Schnittansicht eines Feldeffekttransistors gemäß einer ersten Ausführungsform der Erfindung;
2 eine vergrößerte Schnittansicht eines Randgebiets einer Gate-Elektrode aus 1;
3 eine Schnittansicht eines Feldeffekttransistors gemäß einer zweiten Ausführungsform der Erfindung; und
4 eine Schnittansicht eines Feldeffekttransistors gemäß einer dritten Ausführungsform der Erfindung.
Erste Ausführungsform
1 ist eine Schnittansicht eines Feldeffekttransistors gemäß einer ersten Ausführungsform der Erfindung. 2 ist eine vergrößerte Schnittansicht eines Randgebiets einer Gate-Elektrode.
Ein Verbindungshalbleiter gemäß der Erfindung entspricht einem III-V-Verbindungshalbleiter. Außer GaAs und GaN können als der Verbindungshalbleiter Galliumphasphid (GaP), Galliumantimonid (GaSb), Indiumnitrid (InN) und Indiumphosphid (InP) verwendet werden. Ferner kann als das halbisolierende Substrat ein Substrat verwendet werden, das aus dem GaAs oder aus dem InP besteht.
Im Folgenden wird eine Beschreibung gegeben, in der GaAs als ein Beispiel für den III-V-Verbindungshalbleiter verwendet wird.
Wie in 1 gezeigt ist, enthält ein Feldeffekttransistor 1 gemäß der ersten Ausführungsform der Erfindung eine Pufferschicht 3, eine Kanalschicht 4, eine Gate-Kontaktschicht 5 und eine vergrabene Gate-Schicht 6. Die Pufferschicht 3 ist aus einer undotierten GaAs-Epitaxieschicht ausgebildet, die auf einem halbisolierenden GaAs-Substrat 2 aufgewachsen ist, das als das halbisolierende Substrat dient. Die Kanalschicht 4 ist aus einer undotierten GaAs-Epitaxieschicht ausgebildet, die auf der Pufferschicht 3 aufgewachsen ist. Die Gate-Kontaktschicht 5 ist aus einer undotierten A1GaAs-Epitaxieschicht ausgebildet, die auf der Kanalschicht 4 aufgewachsen ist. Die vergrabene Gate-Schicht 6 ist aus einer undotierten GaAs-Epitaxieschicht ausgebildet, die auf der Gate-Kontaktschicht 5 aufgewachsen ist.
Die undotierte A1GaAs-Epitaxieschicht ist ein Eigenhalbleiter, in dem eine Dotierungskonzentration eines n-Dotierungsmittels ≤ 1·1016 cm^–3 ist.
Jede der undotierten GaAs-Epitaxieschichten ist der Eigenhalbleiter, in dem die Dotierungskonzentration des n-Dotierungsmittels ≤ 1·10¹⁶ cm^–3 ist.
Ferner enthält der Feldeffekttransistor 1 gemäß der ersten Ausführungsform zwei Deckschichten 7a und 7b, eine Source-Elektrode 8, eine Drain-Elektrode 9, eine Gate-Elektrode 10 und eine Passivierungsschicht 11. Die Deckschichten 7a und 7b sind aus n⁺-GaAs-Epitaxieschichten ausgebildet, die auf der vergrabenen Gate-Schicht 6 aufgewachsen, gemustert und durch eine vorgegebene Entfernung voneinander getrennt sind. Die Source-Elektrode 8 ist auf der Deckschicht 7a ausgebildet. Die Drain-Elektrode 9 ist auf der Deckschicht 7b ausgebildet. Die Gate-Elektrode 10 steuert einen in die Kanalschicht 4 zwischen der Source-Elektrode 8 und der Drain-Elektrode 9 fließenden Strom, wobei ein Teil der Gate-Elektrode 10 in der vergrabenen Gate-Schicht 6 vergraben ist. Die Passivierungsschicht 11 bedeckt eine Oberfläche mit Ausnahme der Source-Elektrode 8 und der Drain-Elektrode 9.
Wie in 2 zu sehen ist, ist die vergrabene Gate-Schicht 6 mit einem Durchgangsloch 21 und mit einer Aussparung 23 ver sehen. Ein unteres Ende des Durchgangslochs 21 liegt zu der Gate-Kontaktschicht 5 frei. Die Aussparung 23 umgibt das Durchgangsloch 21, wobei sie einen größeren Querschnitt als das Durchgangsloch 21 hat und einen Bodenabschnitt 22 besitzt, so dass ein Teil der vergrabenen Gate-Schicht 6 zwischen dem Bodenabschnitt 22 und der Gate-Kontaktschicht 5 liegt.
In der Gate-Elektrode 10 steht eine Unterseite davon in Kontakt mit der Gate-Kontaktschicht 5, steht eine untere Seitenwand 24a davon in Kontakt mit der Innenwand des Durchgangslochs 21 und liegt eine obere Seitenwand 24b der Innenwand der Aussparung mit einem Zwischenraum 23 dazwischen gegenüber.
Es wird angemerkt, dass eine Dicke der vergrabenen Gate-Schicht 6, mit der die untere Seitenwand 24a der Gate-Elektrode 10 in Kontakt steht, im Folgenden als "Dicke 26 der vergrabenen Schicht des Aussparungsgebiets" bezeichnet wird. Ferner wird im Folgenden der Zwischenraum zwischen der oberen Seitenwand 24b der Gate-Elektrode 10 und der inneren Seitenwand der Aussparung 23, die einander gegenüberliegen, als "Aussparungsbreite" 27 bezeichnet.
In dem Feldeffekttransistor 1 gemäß der ersten Ausführungsform ist die Dicke 26 der vergrabenen Schicht des Aussparungsgebiets > 0 nm und ≤ 50 nm und ist die Aussparungsbreite 27 > 0 μm und ≤ 0,5 μm.
Nachfolgend wird ein geeigneter Bereich der Dicke 26 der vergrabenen Schicht des Aussparungsgebiets beschrieben.
Wie im Hintergrund der Erfindung beschrieben wurde, hängt ein Gate-Leckstrom stark von einer Dicke der vergrabenen Schicht ab. Der Gate-Leckstrom wird kleiner, während sich die Dicke der vergrabenen Schicht verringert. Genauer betrug bei einem Gate-Leckstrom Igd von 0,1 mA/mm und bei einer Dicke der vergrabenen Schicht von z. B. 20 nm, 40 nm, 50 nm oder 100 nm eine Drain-Gate-Spannung Vdg in dieser Reihenfolge 22 V, 13 V, 10 V und 6 V. Die Drain-Gate-Spannung Vdg erfordert wenigstens das Doppelte einer Betriebsspannung von 5 V, so dass die Dicke der vergrabenen Schicht vorzugsweise ≤ 50 nm ist, was einen Gate-Leckstrom Igd ≤ 0,1 mA/mm zu erreichen ermöglicht, falls die Drain-Gate-Spannung 10 V beträgt. Dies wird auch auf die Dicke 26 der vergrabenen Schicht des Aussparungsgebiets angewendet, so dass die Dicke 26 der vergrabenen Schicht des Aussparungsgebiets vorzugsweise ≤ 50 nm ist.
Wird die Dicke 26 der vergrabenen Schicht des Aussparungsgebiets auf 0 nm eingestellt wird, so dass die Gate-Kontaktschicht 5 freiliegt, wird außerdem eine Dichte der einzufangenden Elektroden erheblich erhöht, da das Al auf einer Oberfläche des AlGaAs, das die Gate-Kontaktschicht 5 bildet, wahrscheinlich oxidiert wird, was eine Ausdehnung einer Oberflächenverarmungsschicht und eine Verringerung eines maximalen Drain-Stroms veranlasst. Somit ist die Dicke 26 einer vergrabenen Schicht des Aussparungsgebiets in Anbetracht eines Prozessspielraums vorzugsweise größer als 10 nm, um das AlGaAs nicht freizulegen.
Nachfolgend wird ein geeigneter Bereich der Aussparungsbreite 27 beschrieben.
In dem ersten, zweiten, dritten und vierten Beispiel wurde jeweils ein Feldeffekttransistor hergestellt und in Bezug auf eine Impuls-Drain-Strom-Charakteristik bewertet, der abgesehen davon, dass die Aussparung 23 eine Aussparungsbreite 27 von 0,4 μm, 0,5 μm, 0,6 μm oder 1,0 μm hatte, derselbe wie der der ersten Ausführungsform war. Die Impuls-Drain-Strom- Charakteristik wurde durch einen wie folgt erhaltenen Prozentsatz dargestellt. An die Gate-Elektrode 10 wurde eine Gate-Spannung mit einer Frequenz von 1 MHz angelegt und zwischen die Source-Elektrode 8 und die Drain-Elektrode 9 wurde eine Source/Drain-Spannung von 2 V angelegt, wodurch ein Impuls-Drain-Stromwert erhalten wurde. Ferner wurde an die Gate-Elektrode 10 eine Gate-Gleichspannung angelegt und zwischen die Source-Elektrode 8 und die Drain-Elektrode 9 eine Source/Drain-Spannung von 2 V angelegt, wodurch ein Drain-Gleichstromwert erhalten wurde. Daraufhin wurde ein Maximalwert des Impuls-Drain-Stroms mit dem Drain-Gleichstromwert verglichen.
Falls die Aussparungsbreite 27 0,4 μm, 0,5 μm, 0,6 μm oder 1,0 μm betrug, war die Impuls-Drain-Strom-Charakteristik in dieser Reihenfolge 86 %, 80 %, 73 % und 65 %. Wie oben erwähnt wurde, verringert sich die Impuls-Drain-Strom-Charakteristik, wenn die Aussparungsbreite 27 erhöht wird. Dies liegt daran, dass die Impuls-Drain-Strom-Charakteristik stark davon beeinflusst wird, ob ein Oberflächenniveau im Vergleich zu dem Drain-Gleichstrom hoch oder tief ist. Außerdem liegt es daran, dass das Oberflächenniveau zunimmt, während die Aussparungsbreite 27 erhöht wird. Da die Impuls-Drain-Strom-Charakteristik allgemein ≥ 80 % sein muss, wird die Aussparungsbreite 27 vorzugsweise auf ≤ 0,5 μm eingestellt.
Damit die Innenwand der Aussparung 23 nicht mit der Seitenwand der Gate-Elektrode 10 ist Kontakt steht, muss die Aussparungsbreite 27 größer als 0 μm sein.
Ferner sind bei einem Feldeffekttransistor, der aus einem Verbindungshalbleiter ausgebildet ist, der als ein Hochleistungsverstärker verwendet wird, der in einem Hochfrequenzband, genauer im K-Band oder höher, arbeitet, die Gate-Elektrode 10 und die Deckschicht 7b in einigen Fällen auf der Seite der Drain-Elektrode 9 um wenigstens angenähert 0,5 μm getrennt. Der Feldeffekttransistor kann ebenfalls mit der Aussparung 23 versehen sein.
Es wurden der Feldeffekttransistor 1 gemäß der ersten Ausführungsform sowie ein Feldeffekttransistor eines ersten Vergleichsbeispiels, der, abgesehen von der vergrabenen Gate-Schicht 6, in der die Dotierungskonzentration des n-Dotierungsmittels 5·1016 cm^–3 beträgt, derselbe wie der gemäß der ersten Ausführungsform ist, hergestellt und es wurde jeweils eine Durchbruchspannung-Leckstrom-Charakteristik erhalten.
Die Durchbruchspannung-Leckstrom-Charakteristik wird dadurch erhalten, dass die zwischen die Drain-Elektrode 9 und die Gate-Elektrode 10 angelegte Drain-Gate-Spannung Vdg gemessen wird, wenn der durch die Gate-Elektrode 10 und die Drain-Elektrode 9 fließende Gate-Leckstrom Igd 0,1 mA/mm beträgt.
In dem Feldeffekttransistor 1 gemäß der ersten Ausführungsform war die Drain-Gate-Spannung Vdg 28 V, wenn der Gate-Leckstrom Igd 0,1 mA/mm betrug. Andererseits war die Drain-Gate-Spannung in dem Feldeffekttransistor des ersten Vergleichsbeispiels Vdg 10 V, wenn der Gate-Leckstrom Igd 0,1 mA/mm betrug. Wie oben beschrieben wurde, ist der Gate-Leckstrom des Feldeffekttransistors 1 gemäß der ersten Ausführungsform stark unterdrückt. Dies liegt daran, dass die Dotierungskonzentration des n-Dotierungsmittels sowohl in der vergrabenen Gate-Schicht 6 als auch in der Gate-Kontaktschicht 5 ≤ 1·1016 cm^–3 ist, die Gebiete der vergrabenen Gate-Schicht 6 und der Gate-Kontaktschicht 5, die mit der Gate-Elektrode 10 in Kontakt stehen, wahrscheinlich verarmt sind und ein Leckweg in Sperrrichtung verringert ist. Dementsprechend wird der von der Gate-Elektrode 10 in die Drain-Elektrode 9 fließende Gate-Leckstrom unterdrückt.
In dem wie oben beschriebenen Feldeffekttransistor 1 steht nur die in der vergrabenen Gate-Schicht 6 vergrabene untere Seitenwand 24a der Gate-Elektrode 10 mit der vergrabenen Gate-Schicht 6 in Kontakt, so dass der Gate-Leckstrom unterdrückt ist und das Oberflächenniveau der vergrabenen Gate-Schicht 6 den maximalen Drain-Strom nur durch die Aussparungsbreite 27 beeinflusst. Somit kann eine Verringerung des maximalen Drain-Stroms unterdrückt werden.
Außerdem sind die vergrabene Gate-Schicht 6 und die Gate-Kontaktschicht 5 undotiert, wobei jede die Dotierungskonzentration ≤ 1·1016 cm^–3 hat, um den Leckweg zu verkleinern und den Gate-Leckstrom zu unterdrücken.
Zweite Ausführungsform
3 ist eine Schnittansicht eines Feldeffekttransistors gemäß einer zweiten Ausführungsform der Erfindung.
Ein Feldeffekttransistor 1B gemäß der zweiten Ausführungsform der Erfindung unterscheidet sich von dem Feldeffekttransistor 1 gemäß der ersten Ausführungsform dadurch, dass der Feldeffekttransistor 1B in Teilen der vergrabenen Gate-Schicht 6, einer Gate-Kontaktschicht 5 und einer Kanalschicht 4 Injektions-/Tempergebiete 30 enthält, während er die Deckschichten 7a und 7b nicht enthält, Die anderen Komponenten des Feldeffekttransistors 1B sind dieselben wie jene des Feldeffekttransistors 1 der ersten Ausführungsform, so dass dieselben Komponenten mit den gleichen Bezugszeichen bezeichnet sind und ihre Beschreibung weggelassen wird.
Wie in 3 gezeigt ist, sind in dem Feldeffekttransistor 1B gemäß der zweiten Ausführungsform in der vergrabenen Gate-Schicht 6 und in den Injektions-/Tempergebieten 30 die Gebiete 6a und 6b ausgebildet. Auf den Gebieten 6a und 6b sind eine Source-Elektrode 8 bzw. eine Drain-Elektrode 9 ausgebildet. Die Injektions-/Tempergebiete 30 sind in Gebieten ausgebildet, in denen die Gebiete 6a und 6b in der vergrabenen Gate-Schicht 6, in der Gate-Kontaktschicht 5 und in der Kanalschicht 4 übereinander liegen.
Die Injektions-/Tempergebiete 30, in die zunächst Silicium als ein n-Dotierungsmittel injiziert wird, werden daraufhin einem Aktivierungstempern ausgesetzt, wodurch ein ohmscher Übergang mit der Source-Elektrode 8 und mit der Drain-Elektrode 9 ausgebildet wird.
Wie oben beschrieben wurde, wird das Silicium in die Gebiete 6a und 6b der vergrabenen Gate-Schicht 6 injiziert, auf denen die Source-Elektrode 8 bzw. die Drain-Elektrode 9 ausgebildet werden, woraufhin das Aktivierungstempern ausgeführt wird und der ohmsche Übergang zwischen der Source-Elektrode 8 und der Kanalschicht 4 und zwischen der Drain-Elektrode 9 und der Kanalschicht 4 ausgeführt wird. Somit wird ein Widerstand nicht erhöht, sondern eher verringert. Insbesondere kann eine Zunahme des Source-Widerstands, die eine Verringerung der Verstärkung verursacht, verhindert werden.
Außerdem sind die Injektions-/Tempergebiete 30 in der Gate-Kontaktschicht 5 vorgesehen, wodurch eine Zunahme des Widerstands verhindert werden kann.
Wie oben beschrieben wurde, wird die vergrabene Gate-Schicht 6 aus einer undotierten GaAs-Epitaxieschicht ausgebildet und wird die Gate-Kontaktschicht 5 aus einer undotierten A1GaAs-Epitaxieschicht ausgebildet, was eine Wirkung der Unterdrückung eines Gate-Leckstroms erzeugen und die Zunahme des Widerstands verhindern kann.
Es wird angemerkt, dass eine Komponente des n-Dotierungsmit tels nicht auf Silicium beschränkt ist.
Außerdem können durch die Bereitstellung der Injektions-/Tempergebiete 30 in der vergrabenen Gate-Schicht 6 die Deckschichten 7a und 7b weggelassen werden, wodurch ein Prozess der Ausbildung der Epitaxieschichten vereinfacht werden kann und Kosten gesenkt werden können.
Es wird angemerkt, dass ein Prozess des Ausbildens der Siliciuminjektion und ein Prozess des Ausbildens der ohmschen Schicht hinzukommen, während ein Ätzprozess der Deckschichten 7a und 7b weggelassen werden kann, so dass die Anzahl der Wafer-Prozesse im Wesentlichen die gleiche ist.
Im Allgemeinen tritt wahrscheinlich in einer Ecke der Aussparung eine Konzentration des elektrischen Felds auf. In einem Gebiet, in dem die Konzentration des elektrischen Felds auftritt, neigen polarisierte Moleküle wie etwa Wasser oder Ionen dazu, sich zu konzentrieren, was leicht zur Reaktion oder Korrosion führt. Ferner wird dann, wenn ein Gebiet mit einer quadratischen Form stark dotiert ist, im Vergleich zu einem Fall eines undotierten Gebiets eine Reaktion gefördert, da ausreichend Elektronen für eine Reaktion vorhanden sind und wahrscheinlich die Konzentration des elektrischen Felds auftritt.
In der zweiten Ausführungsform entspricht nur das undotierte Gebiet in der vergrabenen Gate-Schicht 6 einem Gebiet mit der Ecke der Aussparung, was die Feuchtigkeitsbeständigkeit der Oberfläche verbessern kann.
Dritte Ausführungsform
4 ist eine Schnittansicht eines Feldeffekttransistors gemäß einer dritten Ausführungsform der Erfindung.
Ein Feldeffekttransistor 1C gemäß der dritten Ausführungsform der Erfindung unterscheidet sich von dem Feldeffekttransistor 1B gemäß der zweiten Ausführungsform dadurch, dass der Feldeffekttransistor 1C anstelle der Kanalschicht 4 Elektronenzufuhrschichten 40a und 40b und eine Kanalschicht 4B enthält. Die anderen Komponenten des Feldeffekttransistors 1C sind dieselben wie jene des Feldeffekttransistors 1B der zweiten Ausführungsform, so dass dieselben Komponenten mit den gleichen Bezugszeichen bezeichnet sind und ihre Beschreibung weggelassen wird.
Wie in 4 gezeigt ist, ist der Feldeffekttransistor 1C gemäß der dritten Ausführungsform ein Feldeffekttransistor mit hoher Elektronenmobilität (HEMT). Die Kanalschicht 4B ist aus einer undotierten InGaAs-Epitaxieschicht ausgebildet, in der sich Leitungselektronen bewegen. Ferner enthält der Feldeffekttransistor 1C gemäß der dritten Ausführungsform zusätzlich durch Dotieren mit einem Dotierungsmittel ausgebildete Elektronenzufuhrschichten 40a und 40b, die von der Kanalschicht 4B räumlich getrennte Leitungselektronen bilden.
Ein Injektions-/Tempergebiet 30B gemäß der dritten Ausführungsform wird durch Injizieren von Silicium und Ausführen eines Aktivierungstemperns mit einer Schnelltempertechnik, z. B. mit einer thermischen Schnelltempertechnik, ausgebildet. Es wird angemerkt, dass das Injektions-/Tempergebiet auf den Feldeffekttransistor gemäß der ersten oder der zweiten Ausführungsform angewendet werden kann.
Wie oben beschrieben wurde, wird das Injektions-/Tempergebiet 30B mit der Schnelltempertechnik ausgebildet, so dass Epitaxieschichten geschichtet werden, die dünner als jene des Feldeffekttransistors 1B gemäß der zweiten Ausführungsform sind. Somit kann das Injektions-/Tempergebiet 30B in dem Feldeffekttransistor mit hoher Elektronenmobilität ausgebildet werden, in dem sich eine Breite der Epitaxieschichten selbst während des Dotierungsmittelaktivierungstemperns ändert.

Claims

Feldeffekttransistor, der wenigstens umfasst: ein halbisolierendes Substrat (2); eine Kanalschicht (4), die aus einer Epitaxieschicht ausgebildet ist, die einen III-V-Verbindungshalbleiter ohne Aluminium enthält und auf dem halbisolierenden Substrat (2) bereitgestellt ist; eine Gate-Kontaktschicht (5), die aus der Epitaxieschicht ausgebildet ist und auf der Kanalschicht (4) bereitgestellt ist, wobei die Epitaxieschicht einen III-V-Verbindungshalbleiter enthält, der Aluminium enthält und eine große Bandlückenenergie sowie eine Dotierungskonzentration ≤ 1·1016 cm^–3 besitzt; eine vergrabene Gate-Schicht (6), die aus der Epitaxieschicht ausgebildet ist und auf der Gate-Kontaktschicht (5) bereitgestellt ist, wobei die Epitaxieschicht den III-V-Verbindungshalbleiter ohne Aluminium enthält und die Dotierungskonzentration ≤ 1·1016 cm^–3 besitzt; und eine Gate-Elektrode (10), die in der vergrabenen Gate-Schicht (6) vergraben ist und mit der Gate-Kontaktschicht (5) in Kontakt steht, wobei in der vergrabenen Gate-Schicht (6) eine Aussparung (23) ausgebildet ist, die einer oberen Seitenwand der Gate-Elektrode (10) mit einem Zwischenraum dazwischen gegenüberliegt, wobei ein Teil der vergrabenen Gate-Schicht (6), wo ein Kontakt mit einer unteren Seitenwand der Gate-Elektrode (10) hergestellt wird, ungeätzt bleibt.
Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die vergrabene Gate-Schicht (6) in einem Gebiet zwischen der Aussparung (23) und der Gate-Kontaktschicht (5) eine Dicke von mehr als 0 nm und ≤ 50 nm besitzt und in einem Gebiet, wo die Aussparung (23) nicht bereitgestellt ist, eine Dicke > 50 nm besitzt.
Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Aussparung (23) in einer Richtung parallel zu einer Epitaxiegrenzfläche der vergrabenen Gate-Schicht (6) eine Breite > 0 μm und ≤ 0,5 μm besitzt.
Feldeffekttransistor nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Source-Elektrode (8) und eine Drain-Elektrode (9), die mit einem Gebiet mit Ausnahme der Gate-Elektrode (10) und der Aussparung (23) in der vergrabenen Gate-Schicht (6) in Kontakt stehen, wobei die Kanalschicht(4), die Gate-Kontaktschicht (5) und die vergrabene Gate-Schicht (6) Gebiete besitzen, die an der Source-Elektrode (8) und an der Drain-Elektrode (9) übereinanderliegen, wobei jedes der Gebiete eine n-Halbleiterschicht enthält, in die Atome injiziert sind, die als Donator dienen.
Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, dass die Kanalschicht (4) für einen Feldeffekttransistor mit hoher Elektronenmobilität eine Epitaxieschicht umfasst.