JP2003209125A - 化合物半導体装置とその製造方法、及び高周波モジュール - Google Patents
化合物半導体装置とその製造方法、及び高周波モジュールInfo
- Publication number
- JP2003209125A JP2003209125A JP2002005553A JP2002005553A JP2003209125A JP 2003209125 A JP2003209125 A JP 2003209125A JP 2002005553 A JP2002005553 A JP 2002005553A JP 2002005553 A JP2002005553 A JP 2002005553A JP 2003209125 A JP2003209125 A JP 2003209125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor device
- film
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 150000001875 compounds Chemical class 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 10
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 9
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims abstract description 7
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 128
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 239000003870 refractory metal Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 23
- 238000000137 annealing Methods 0.000 abstract description 18
- 238000000151 deposition Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 30
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102100021943 C-C motif chemokine 2 Human genes 0.000 description 1
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 1
- 102100029777 Eukaryotic translation initiation factor 3 subunit M Human genes 0.000 description 1
- 101000897480 Homo sapiens C-C motif chemokine 2 Proteins 0.000 description 1
- 101000777471 Homo sapiens C-C motif chemokine 4 Proteins 0.000 description 1
- 101001012700 Homo sapiens Eukaryotic translation initiation factor 3 subunit M Proteins 0.000 description 1
- 241001538234 Nala Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】Ｉｎが含まれる化合物半導体層に対して、高い
ショットキ障壁高さが得られるショットキ電極を備えた
化合物半導体装置とその製造方法、及びそれを搭載した
高周波モジュールを提供する。 【解決手段】Ｉｎが含まれる化合物半導体１５上にショ
ットキ電極２０として、下からＺｎ（p型不純物含有層
１９）／Ｔａ（高融点金属層）／低抵抗導電体層を順次
積層して形成し、その後、アニール処理を施してＺｎを
半導体中に拡散させてショットキ電極金属が被着した領
域の半導体層表面のみをｐ型化させる。p型不純物含有
層として、Ｚｎ単体の代わりにＩｎが含まれる化合物半
導体を構成する元素とＺｎの化合物、もしくはＺｎとＴ
ａの合金なども使用でき、また、高融点金属層も、Ｔａ
のみならず、その他Ｉｎが含まれる化合物半導体を構成
する元素とＴａの金属間化合物、もしくはＺｎとＴａの
合金なども使用できる。
ショットキ障壁高さが得られるショットキ電極を備えた
化合物半導体装置とその製造方法、及びそれを搭載した
高周波モジュールを提供する。 【解決手段】Ｉｎが含まれる化合物半導体１５上にショ
ットキ電極２０として、下からＺｎ（p型不純物含有層
１９）／Ｔａ（高融点金属層）／低抵抗導電体層を順次
積層して形成し、その後、アニール処理を施してＺｎを
半導体中に拡散させてショットキ電極金属が被着した領
域の半導体層表面のみをｐ型化させる。p型不純物含有
層として、Ｚｎ単体の代わりにＩｎが含まれる化合物半
導体を構成する元素とＺｎの化合物、もしくはＺｎとＴ
ａの合金なども使用でき、また、高融点金属層も、Ｔａ
のみならず、その他Ｉｎが含まれる化合物半導体を構成
する元素とＴａの金属間化合物、もしくはＺｎとＴａの
合金なども使用できる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｉｎが含まれる化
合物半導体層上にショットキ電極を備えた化合物半導体
装置とその製造方法、及びこれを搭載した高周波モジュ
ールに係り、特にショットキ障壁高さφｂの高いゲート
電極を備えたＩｎが含まれる化合物半導体装置に好適な
化合物半導体装置とその製造方法、及びこれを搭載した
高周波モジュールに関する。
合物半導体層上にショットキ電極を備えた化合物半導体
装置とその製造方法、及びこれを搭載した高周波モジュ
ールに係り、特にショットキ障壁高さφｂの高いゲート
電極を備えたＩｎが含まれる化合物半導体装置に好適な
化合物半導体装置とその製造方法、及びこれを搭載した
高周波モジュールに関する。
【０００２】
【従来の技術】ＧａＡｓやＩｎＰ等の化合物半導体を用
いた電界効果トランジスタの一つとして、例えば高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。
いた電界効果トランジスタの一つとして、例えば高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。
【０００３】これはノンドープチャネル層と、チャネル
層よりもバンドギャップが広くかつ不純物がドープされ
た電子供給層とのヘテロ接合によって形成された二次元
電子ガスを、ノンドープのチャネル層で走行させること
により、チャネル層がドーピングされた通常の電界効果
トランジスタよりも高速性能が得られるものである。
層よりもバンドギャップが広くかつ不純物がドープされ
た電子供給層とのヘテロ接合によって形成された二次元
電子ガスを、ノンドープのチャネル層で走行させること
により、チャネル層がドーピングされた通常の電界効果
トランジスタよりも高速性能が得られるものである。
【０００４】これまでにＡｌＧａＡｓ／ＧａＡｓ系、Ａ
ｌＧａＡｓ／ＩｎＧａＡｓ系等の高電子移動度トランジ
スタ（ＨＥＭＴ）が開発されており、これらを搭載した
パワーモジュール、高周波モジュール等がすでに実用化
されているが、さらなる高性能化と高周波化に対応する
ため、より高い電子移動度を有するＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓ系ＨＥＭＴの開発もなされてきている。
ｌＧａＡｓ／ＩｎＧａＡｓ系等の高電子移動度トランジ
スタ（ＨＥＭＴ）が開発されており、これらを搭載した
パワーモジュール、高周波モジュール等がすでに実用化
されているが、さらなる高性能化と高周波化に対応する
ため、より高い電子移動度を有するＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓ系ＨＥＭＴの開発もなされてきている。
【０００５】これらＨＥＭＴではショットキ接合ゲート
が用いられており、高耐圧なＨＥＭＴを作製するために
は、ゲート電極に逆方向バイアスをかけた時のリーク電
流の低減が大きな鍵となる。
が用いられており、高耐圧なＨＥＭＴを作製するために
は、ゲート電極に逆方向バイアスをかけた時のリーク電
流の低減が大きな鍵となる。
【０００６】これまでのＡｌＧａＡｓ／ＧａＡｓ系、Ａ
ｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴの場合、ゲート電
極はバンドギャップの広いＡｌＧａＡｓ層上に形成され
るため、Ｐｔ等の仕事関数の大きい金属を半導体と接合
させることによって、比較的高いショットキ障壁高さφ
ｂが得られ、これによりリーク電流自体も小さく抑える
ことが可能であった。
ｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴの場合、ゲート電
極はバンドギャップの広いＡｌＧａＡｓ層上に形成され
るため、Ｐｔ等の仕事関数の大きい金属を半導体と接合
させることによって、比較的高いショットキ障壁高さφ
ｂが得られ、これによりリーク電流自体も小さく抑える
ことが可能であった。
【０００７】しかしながら、ＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ系ＨＥＭＴの場合、ゲート電極はＩｎＰと格子整合す
る半導体材料の中において比較的バンドギャップの広い
ＩｎＡｌＡｓ上に形成されるわけであるが、ＩｎＡｌＡ
ｓのバンドギャップはＧａＡｓに格子整合するＡｌＧａ
Ａｓのそれよりも小さいため、ゲート電極として同一金
属を上記それぞれの半導体上に形成すると、ショットキ
障壁高さφｂは、ＩｎＡｌＡｓ上の方がＡｌＧａＡｓ上
よりも圧倒的に小さくなりリーク電流の増大を招く。
ｓ系ＨＥＭＴの場合、ゲート電極はＩｎＰと格子整合す
る半導体材料の中において比較的バンドギャップの広い
ＩｎＡｌＡｓ上に形成されるわけであるが、ＩｎＡｌＡ
ｓのバンドギャップはＧａＡｓに格子整合するＡｌＧａ
Ａｓのそれよりも小さいため、ゲート電極として同一金
属を上記それぞれの半導体上に形成すると、ショットキ
障壁高さφｂは、ＩｎＡｌＡｓ上の方がＡｌＧａＡｓ上
よりも圧倒的に小さくなりリーク電流の増大を招く。
【０００８】このような問題を解決するため、従来Ｉｎ
ＡｌＡｓ等のＩｎが含まれる化合物半導体層に対して高
いショットキ障壁高さφｂが得られるショットキ電極の
形成方法として、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭ
Ｔのショットキ接合が形成されるゲート領域のＩｎＡｌ
Ａｓ層最表面を、例えば不純物拡散によりｐ形化して表
面ポテンシャルを引き上げ、その上にゲート電極となる
Ｔｉ／Ｐｔ／Ａｕからなる積層膜を形成して高いφｂを
確保する方法が用いられている（例えば特開平５−１６
６８４４号公報）。
ＡｌＡｓ等のＩｎが含まれる化合物半導体層に対して高
いショットキ障壁高さφｂが得られるショットキ電極の
形成方法として、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭ
Ｔのショットキ接合が形成されるゲート領域のＩｎＡｌ
Ａｓ層最表面を、例えば不純物拡散によりｐ形化して表
面ポテンシャルを引き上げ、その上にゲート電極となる
Ｔｉ／Ｐｔ／Ａｕからなる積層膜を形成して高いφｂを
確保する方法が用いられている（例えば特開平５−１６
６８４４号公報）。
【０００９】また、上記公開特許公報によれば、ＩｎＡ
ｌＡｓ層をｐ形化させる方法としては、(１)ｐ形ドーパ
ントとなる元素を含む雰囲気にさらして、ＩｎＡｌＡｓ
層中に薄いｐ形層を形成する方法と、(２)ショットキゲ
ート電極形成工程初期にｐ形ドーパントを有する電極材
料を形成する方法が記載されており、この方法によれ
ば、優れたプロセス制御性で高いショットキ障壁高さを
確保できるショットキゲート電極を備えたＩｎＡｌＡｓ
／ＩｎＧａＡｓ系高電子移動度トランジスタを作製でき
ることが記載されている。
ｌＡｓ層をｐ形化させる方法としては、(１)ｐ形ドーパ
ントとなる元素を含む雰囲気にさらして、ＩｎＡｌＡｓ
層中に薄いｐ形層を形成する方法と、(２)ショットキゲ
ート電極形成工程初期にｐ形ドーパントを有する電極材
料を形成する方法が記載されており、この方法によれ
ば、優れたプロセス制御性で高いショットキ障壁高さを
確保できるショットキゲート電極を備えたＩｎＡｌＡｓ
／ＩｎＧａＡｓ系高電子移動度トランジスタを作製でき
ることが記載されている。
【００１０】
【発明が解決しようとする課題】本発明者らは、ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓ系高電子移動度トランジスタ（Ｈ
ＥＭＴ）に対して、上記従来電極の高φｂ化の効果を確
認するため、キャリア濃度が１×１０17ｃｍ-3のｎ−Ｉ
ｎＰ基板を用いて、ＩｎＡｌＡｓ層が形成されている表
面側に従来電極としてＺｎ(５ｎｍ)／Ｔｉ(５０ｎｍ)／
Ｐｔ(５０ｎｍ)／Ａｕ(３００ｎｍ)構造電極（括弧内は
膜厚）を、裏面側にオーミック電極を形成した縦形のシ
ョットキダイオードを作製して、ショットキ障壁高さφ
ｂのアニール温度依存性を評価した。
ｌＡｓ／ＩｎＧａＡｓ系高電子移動度トランジスタ（Ｈ
ＥＭＴ）に対して、上記従来電極の高φｂ化の効果を確
認するため、キャリア濃度が１×１０17ｃｍ-3のｎ−Ｉ
ｎＰ基板を用いて、ＩｎＡｌＡｓ層が形成されている表
面側に従来電極としてＺｎ(５ｎｍ)／Ｔｉ(５０ｎｍ)／
Ｐｔ(５０ｎｍ)／Ａｕ(３００ｎｍ)構造電極（括弧内は
膜厚）を、裏面側にオーミック電極を形成した縦形のシ
ョットキダイオードを作製して、ショットキ障壁高さφ
ｂのアニール温度依存性を評価した。
【００１１】なお、今回行った電極形成方法は、上記従
来技術の(２)の方法に則っている。その結果、図１の特
性線２に示すように、アニール前のφｂは０.５（ｅ
Ｖ）以下の低い値を示したが、アニール処理によって高
φｂ化し、３００℃アニール時においてφｂの最大値＝
０．６１ｅＶを示した。
来技術の(２)の方法に則っている。その結果、図１の特
性線２に示すように、アニール前のφｂは０.５（ｅ
Ｖ）以下の低い値を示したが、アニール処理によって高
φｂ化し、３００℃アニール時においてφｂの最大値＝
０．６１ｅＶを示した。
【００１２】しかし、この値は、単体メタルであるＰｔ
（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ電極）をショットキ接合に用
いて同様の手法により作製し評価したφｂの最大値（＝
０．６０ｅＶ：３００℃アニール時、図１の特性線３に
示す）と比較してほぼ同程度であり、この結果から、従
来電極による高φｂ化の効果は極めて小さいことが判明
した。また、さらなる高温(３５０℃)のアニールによっ
ても、高φｂ化する傾向は示さなかった。
（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ電極）をショットキ接合に用
いて同様の手法により作製し評価したφｂの最大値（＝
０．６０ｅＶ：３００℃アニール時、図１の特性線３に
示す）と比較してほぼ同程度であり、この結果から、従
来電極による高φｂ化の効果は極めて小さいことが判明
した。また、さらなる高温(３５０℃)のアニールによっ
ても、高φｂ化する傾向は示さなかった。
【００１３】以上のことから、従来のＺｎ／Ｔｉ／Ｐｔ
／Ａｕショットキ電極では優れたショットキ特性を得る
ことが出来ないため、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系Ｈ
ＥＭＴの逆方向ゲートリーク電流を低減することが極め
て困難であり、高耐圧なＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴ素子を作製する上で問題であった。
／Ａｕショットキ電極では優れたショットキ特性を得る
ことが出来ないため、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系Ｈ
ＥＭＴの逆方向ゲートリーク電流を低減することが極め
て困難であり、高耐圧なＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴ素子を作製する上で問題であった。
【００１４】したがって、本発明の目的は、上記従来技
術の問題点を解消するためになされたものであり、具体
的にはＩｎが含まれる化合物半導体層に対して、高いシ
ョットキ障壁高さφｂが得られるショットキ電極を有す
る化合物半導体装置とその製造方法、及びこれを搭載し
た高周波モジュールを提供することにある。
術の問題点を解消するためになされたものであり、具体
的にはＩｎが含まれる化合物半導体層に対して、高いシ
ョットキ障壁高さφｂが得られるショットキ電極を有す
る化合物半導体装置とその製造方法、及びこれを搭載し
た高周波モジュールを提供することにある。
【００１５】
【課題を解決するための手段】上記目的は、ＩｎＡｌＡ
ｓ等のＩｎが含まれる化合物半導体上の第１層にp型不
純物含有層を薄く設け、このp型不純物含有層上の第２
層に高融点金属層、さらにこの高融点金属層上に低抵抗
導電体層を順次積層した構造のショットキ電極を設け、
アニール処理を施すことにより達成される。
ｓ等のＩｎが含まれる化合物半導体上の第１層にp型不
純物含有層を薄く設け、このp型不純物含有層上の第２
層に高融点金属層、さらにこの高融点金属層上に低抵抗
導電体層を順次積層した構造のショットキ電極を設け、
アニール処理を施すことにより達成される。
【００１６】なお，上記p型不純物含有層は、Ｚｎ、Ｉ
ｎが含まれる化合物半導体を構成する元素とＺｎの化合
物、およびＺｎとＴａの合金からなる群から選択された
電極材料を含む膜であり、１ｎｍ〜５０ｎｍの膜厚範囲
で形成されることが望ましい。
ｎが含まれる化合物半導体を構成する元素とＺｎの化合
物、およびＺｎとＴａの合金からなる群から選択された
電極材料を含む膜であり、１ｎｍ〜５０ｎｍの膜厚範囲
で形成されることが望ましい。
【００１７】また、上記高融点金属層は、Ｔａ、Ｉｎが
含まれる化合物半導体を構成する元素とＴａの金属間化
合物、およびＺｎとＴａの合金からなる群から選択され
た電極材料を含む膜であり、１ｎｍ〜５０ｎｍの膜厚範
囲で形成されることが望ましい。
含まれる化合物半導体を構成する元素とＴａの金属間化
合物、およびＺｎとＴａの合金からなる群から選択され
た電極材料を含む膜であり、１ｎｍ〜５０ｎｍの膜厚範
囲で形成されることが望ましい。
【００１８】また、上記低抵抗導電体層は、Ａｕ単層
膜、Ａｌ単層膜、Ａｕを最上層とする例えばＴｉ／Ａ
ｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、Ｍｏ
／Ｔｉ／Ｐｔ／Ａｕ等の多層膜、およびＡｌを最上層と
する例えばＴｉ／Ａｌ、Ｍｏ／Ａｌ等の多層膜からなる
群から選択された構造であることが望ましい。
膜、Ａｌ単層膜、Ａｕを最上層とする例えばＴｉ／Ａ
ｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、Ｍｏ
／Ｔｉ／Ｐｔ／Ａｕ等の多層膜、およびＡｌを最上層と
する例えばＴｉ／Ａｌ、Ｍｏ／Ａｌ等の多層膜からなる
群から選択された構造であることが望ましい。
【００１９】
【発明の実施の形態】本発明の一例として、半導体層
（ＩｎＡｌＡｓ）に接して下からp型不純物含有層とし
てＺｎ(５ｎｍ)／高融点金属層としてＴａ(３０ｎｍ)／
低抵抗導電体層としてＴｉ(５０ｎｍ)／Ｐｔ(５０ｎｍ)
／Ａｕ(３００ｎｍ)の３層からなる合計５層構造のショ
ットキ電極を用いて、前述の縦形ショットキダイオード
を作製し、ショットキ障壁高さφｂのアニール温度依存
性を評価した。
（ＩｎＡｌＡｓ）に接して下からp型不純物含有層とし
てＺｎ(５ｎｍ)／高融点金属層としてＴａ(３０ｎｍ)／
低抵抗導電体層としてＴｉ(５０ｎｍ)／Ｐｔ(５０ｎｍ)
／Ａｕ(３００ｎｍ)の３層からなる合計５層構造のショ
ットキ電極を用いて、前述の縦形ショットキダイオード
を作製し、ショットキ障壁高さφｂのアニール温度依存
性を評価した。
【００２０】その結果、本発明においては、従来電極が
最も高いショットキ障壁高さφｂを示した３００℃アニ
ール時において、図１の特性線１に示すようにショット
キ障壁高さφｂ＝０．７０ｅＶであり、上記従来電極を
用いた場合よりもはるかに高いショットキ障壁が得られ
た。
最も高いショットキ障壁高さφｂを示した３００℃アニ
ール時において、図１の特性線１に示すようにショット
キ障壁高さφｂ＝０．７０ｅＶであり、上記従来電極を
用いた場合よりもはるかに高いショットキ障壁が得られ
た。
【００２１】さらに３５０℃アニールによって、φｂ＝
０.７６ｅＶとさらに高いφｂ値が得られることも判明
した。このショットキ障壁高さφｂ値の差は、明らかに
Ｚｎ層（p型不純物含有層）の上層に積層される電極材
料（金属層）の違いによって生じているものであること
が推定できる。
０.７６ｅＶとさらに高いφｂ値が得られることも判明
した。このショットキ障壁高さφｂ値の差は、明らかに
Ｚｎ層（p型不純物含有層）の上層に積層される電極材
料（金属層）の違いによって生じているものであること
が推定できる。
【００２２】ＴｉとＴａの融点を比較した場合、Ｔｉが
約１７００℃であるのに対してＴａは約３０００℃であ
り、Ｔａの方が圧倒的に融点が高く、一般に、金属元素
間の反応に関して、より高融点の金属ほど合金化等の反
応を起こし難いことが知られている。
約１７００℃であるのに対してＴａは約３０００℃であ
り、Ｔａの方が圧倒的に融点が高く、一般に、金属元素
間の反応に関して、より高融点の金属ほど合金化等の反
応を起こし難いことが知られている。
【００２３】また、ショットキ電極の高φｂ化の鍵とな
るｐ型不純物含有層は、この例の場合、当然ながらＺｎ
のみが半導体層中へ拡散するのが望ましい。
るｐ型不純物含有層は、この例の場合、当然ながらＺｎ
のみが半導体層中へ拡散するのが望ましい。
【００２４】しかし、従来のＺｎ／Ｔｉ／Ｐｔ／Ａｕ電
極についてオージェ分析により３００℃アニール後の電
極／半導体間の反応を調べた結果、Ｚｎは半導体層中だ
けではなくＴｉ中へも拡散しており、さらにはＴｉが半
導体中のＺｎ拡散領域に拡散していることも確認され
た。すなわち、アニール処理によってＴｉ−Ｚｎ−半導
体間で相互拡散が起こっている。
極についてオージェ分析により３００℃アニール後の電
極／半導体間の反応を調べた結果、Ｚｎは半導体層中だ
けではなくＴｉ中へも拡散しており、さらにはＴｉが半
導体中のＺｎ拡散領域に拡散していることも確認され
た。すなわち、アニール処理によってＴｉ−Ｚｎ−半導
体間で相互拡散が起こっている。
【００２５】このことから、従来電極の高φｂ化を阻害
する要因として、Ｔｉ中へＺｎが拡散することにより半
導体中へのＺｎ拡散量が減少すること、Ｚｎ拡散領域に
おける過剰なＴｉ／半導体間の相互拡散により、Ｚｎ拡
散によって半導体中に浅く形成されるはずのｐ型層及び
ｐ−ｎ接合界面が破壊され、表面ポテンシャルの引き上
げができなかったためと考えられる。
する要因として、Ｔｉ中へＺｎが拡散することにより半
導体中へのＺｎ拡散量が減少すること、Ｚｎ拡散領域に
おける過剰なＴｉ／半導体間の相互拡散により、Ｚｎ拡
散によって半導体中に浅く形成されるはずのｐ型層及び
ｐ−ｎ接合界面が破壊され、表面ポテンシャルの引き上
げができなかったためと考えられる。
【００２６】さらに、従来電極のその他の作製方法とし
て、半導体をｐ型化したあとにＴｉ／Ｐｔ／Ａｕ電極を
設けた場合でも、ＨＥＭＴ等のデバイス作製プロセスで
通常行われる電極形成後の加熱プロセスにより、ｐ型拡
散領域とTi層との間で上記と同様の拡散・反応が起こる
ため、結果的にはショットキ障壁高さは劣化する。
て、半導体をｐ型化したあとにＴｉ／Ｐｔ／Ａｕ電極を
設けた場合でも、ＨＥＭＴ等のデバイス作製プロセスで
通常行われる電極形成後の加熱プロセスにより、ｐ型拡
散領域とTi層との間で上記と同様の拡散・反応が起こる
ため、結果的にはショットキ障壁高さは劣化する。
【００２７】これに対して、本発明の上記ショットキ電
極について同様にオージェ分析により分析・評価した結
果、ＺｎのＴａ中への拡散はほとんど無く、Ｚｎが良好
に半導体中へ選択的に拡散していることが確認された。
極について同様にオージェ分析により分析・評価した結
果、ＺｎのＴａ中への拡散はほとんど無く、Ｚｎが良好
に半導体中へ選択的に拡散していることが確認された。
【００２８】さらに、Ｚｎ上層のＴａと半導体との反応
も従来のＴｉが直接Ｚｎ層に接している構造の場合と比
較して極めて小さく、ほぼ理想的なショットキ電極構造
が保持されていることも確認された。
も従来のＴｉが直接Ｚｎ層に接している構造の場合と比
較して極めて小さく、ほぼ理想的なショットキ電極構造
が保持されていることも確認された。
【００２９】すなわち、本発明のショットキ電極は、従
来電極よりも高品質なｐ型層を形成できることから、十
分に表面ポテンシャルの引き上げがなされ、高いショッ
トキ障壁高さφｂが得られる。さらに、より高温のアニ
ール処理を行っても電極金属／半導体間の過剰な拡散・
反応を抑制できることから、ショットキ障壁高さφｂは
高いまま保持できる。これによりゲートリーク電流の小
さい高耐圧なＨＥＭＴ素子を得ることができる。
来電極よりも高品質なｐ型層を形成できることから、十
分に表面ポテンシャルの引き上げがなされ、高いショッ
トキ障壁高さφｂが得られる。さらに、より高温のアニ
ール処理を行っても電極金属／半導体間の過剰な拡散・
反応を抑制できることから、ショットキ障壁高さφｂは
高いまま保持できる。これによりゲートリーク電流の小
さい高耐圧なＨＥＭＴ素子を得ることができる。
【００３０】
【実施例】以下、本発明の実施例を図面にしたがって具
体的に説明する。 ＜実施例１＞図２は、本発明の第１の実施例となるＩｎ
ＡｌＡｓ／ＩｎＧａＡｓ ＨＥＭＴ素子５の構造を模式
的に示した断面図である。以下、この図にしたがい、製
造工程の説明と共に素子構造の説明をする。
体的に説明する。 ＜実施例１＞図２は、本発明の第１の実施例となるＩｎ
ＡｌＡｓ／ＩｎＧａＡｓ ＨＥＭＴ素子５の構造を模式
的に示した断面図である。以下、この図にしたがい、製
造工程の説明と共に素子構造の説明をする。
【００３１】周知のＭＢＥ法を用いて半絶縁性ＩｎＰ基
板１０上に、膜厚５００ｎｍのアンドープＩｎＡｌＡｓ
層１１、膜厚２０ｎｍのアンドープＩｎＧａＡｓチャネ
ル層１２、膜厚５ｎｍのアンドープＩｎＡｌＡｓ層１
３、Ｓｉをドーパントとして含むキャリア濃度５×１０
18ｃｍ-3、膜厚２０ｎｍのｎ形ＩｎＡｌＡｓ電子供給層
１４、膜厚１０ｎｍのアンドープＩｎＡｌＡｓカバー層
１５、及びＳｉをドーパントとして含むキャリア濃度５
×１０19ｃｍ-3、膜厚１００ｎｍのｎ型ＩｎＧａＡｓオ
ーミックコンタクト層１６を順次積層して成長させる。
板１０上に、膜厚５００ｎｍのアンドープＩｎＡｌＡｓ
層１１、膜厚２０ｎｍのアンドープＩｎＧａＡｓチャネ
ル層１２、膜厚５ｎｍのアンドープＩｎＡｌＡｓ層１
３、Ｓｉをドーパントとして含むキャリア濃度５×１０
18ｃｍ-3、膜厚２０ｎｍのｎ形ＩｎＡｌＡｓ電子供給層
１４、膜厚１０ｎｍのアンドープＩｎＡｌＡｓカバー層
１５、及びＳｉをドーパントとして含むキャリア濃度５
×１０19ｃｍ-3、膜厚１００ｎｍのｎ型ＩｎＧａＡｓオ
ーミックコンタクト層１６を順次積層して成長させる。
【００３２】次に、アンドープＩｎＡｌＡｓバリア層１
１の途中までエッチングし、素子部をメサ状に分離した
その後、基板全面にシリコン酸化膜等の絶縁膜１７を形
成する。次にｎ型ＩｎＧａＡｓオーミックコンタクト層
１６上の所望の位置を、周知のホトリソグラフィ技術と
絶縁膜ドライエッチング技術を用いて開口した後、周知
のＥＢ蒸着法とリフトオフ技術によりオーミック金属を
被着・リフトオフして電極金属パターンを形成し、アロ
イ化処理を施してソース・ドレイン電極１８を形成す
る。
１の途中までエッチングし、素子部をメサ状に分離した
その後、基板全面にシリコン酸化膜等の絶縁膜１７を形
成する。次にｎ型ＩｎＧａＡｓオーミックコンタクト層
１６上の所望の位置を、周知のホトリソグラフィ技術と
絶縁膜ドライエッチング技術を用いて開口した後、周知
のＥＢ蒸着法とリフトオフ技術によりオーミック金属を
被着・リフトオフして電極金属パターンを形成し、アロ
イ化処理を施してソース・ドレイン電極１８を形成す
る。
【００３３】この後、周知のホトリソグラフィ技術と絶
縁膜エッチング技術を用いて、ゲート形成領域を開口し
た後、リセスエッチングによりゲート領域のｎ型ＩｎＧ
ａＡｓオーミックコンタクト層１６を除去して、アンド
ープＩｎＡｌＡｓカバー層１５を露出させる。
縁膜エッチング技術を用いて、ゲート形成領域を開口し
た後、リセスエッチングによりゲート領域のｎ型ＩｎＧ
ａＡｓオーミックコンタクト層１６を除去して、アンド
ープＩｎＡｌＡｓカバー層１５を露出させる。
【００３４】そして、周知のＥＢ蒸着法とリフトオフ技
術により、下から膜厚５ｎｍのＺｎ／膜厚２０ｎｍのＴ
ａ／膜厚５０ｎｍのＴｉ／膜厚５０ｎｍのＰｔ／膜厚５
００ｎｍのＡｕを順次積層して被着・リフトオフした
後、窒素雰囲気中において３００℃アニール処理を施す
ことにより、Ｚｎがゲート下の半導体最表面に拡散して
ｐ型層１９を備えたゲート電極２０が形成され、図２に
示す断面構造を有するＩｎＡｌＡｓ／ＩｎＧａＡｓ Ｈ
ＥＭＴ素子５が完成する。
術により、下から膜厚５ｎｍのＺｎ／膜厚２０ｎｍのＴ
ａ／膜厚５０ｎｍのＴｉ／膜厚５０ｎｍのＰｔ／膜厚５
００ｎｍのＡｕを順次積層して被着・リフトオフした
後、窒素雰囲気中において３００℃アニール処理を施す
ことにより、Ｚｎがゲート下の半導体最表面に拡散して
ｐ型層１９を備えたゲート電極２０が形成され、図２に
示す断面構造を有するＩｎＡｌＡｓ／ＩｎＧａＡｓ Ｈ
ＥＭＴ素子５が完成する。
【００３５】このようにして、本実施例で得られたＨＥ
ＭＴ素子５は、Ｉｎが含まれる化合物半導体としてＩｎ
ＡｌＡｓ層１５、その上にショットキ電極（ゲート電
極）２０を構成するものとして、Ｚｎ拡散層（薄いp型
不純物含有層の例）、その上にＴａ層（高融点金属層の
例）、さらにその上にＴｉ／Ｐｔ／Ａｕの３層（低抵抗
導体層の例）が順次積層されて構成されている。
ＭＴ素子５は、Ｉｎが含まれる化合物半導体としてＩｎ
ＡｌＡｓ層１５、その上にショットキ電極（ゲート電
極）２０を構成するものとして、Ｚｎ拡散層（薄いp型
不純物含有層の例）、その上にＴａ層（高融点金属層の
例）、さらにその上にＴｉ／Ｐｔ／Ａｕの３層（低抵抗
導体層の例）が順次積層されて構成されている。
【００３６】本実施例で作製したＨＥＭＴ素子５では、
ゲート電極２０がＩｎＰ基板１０よりもバンドギャップ
の広いＩｎＡｌＡｓ層１５上に形成されているため、シ
ョットキ障壁高さφｂ＝０.７７ｅＶという高い値を得
た。 ＜実施例２＞本発明を、ＧａＡｓ基板上に歪緩和層を介
して形成したＩｎＧａＡｓ／ＩｎＡｌＡｓ歪緩和ＨＥＭ
Ｔ素子４１に適用した第２の実施例を図３の断面図を用
いて説明する。
ゲート電極２０がＩｎＰ基板１０よりもバンドギャップ
の広いＩｎＡｌＡｓ層１５上に形成されているため、シ
ョットキ障壁高さφｂ＝０.７７ｅＶという高い値を得
た。 ＜実施例２＞本発明を、ＧａＡｓ基板上に歪緩和層を介
して形成したＩｎＧａＡｓ／ＩｎＡｌＡｓ歪緩和ＨＥＭ
Ｔ素子４１に適用した第２の実施例を図３の断面図を用
いて説明する。
【００３７】ＧａＡｓ基板２１上に厚さ３０ｎｍのアン
ドープＧａＡｓバッファ層２２、厚さ２０ｎｍのアンド
ープＡｌＡｓバッファ層２３、厚さ６００ｎｍのアンド
ープＩｎＡｌＡｓステップグレーデッド層２４（ＩｎＡ
ｓモル比０.１５から０.４５まで変化）、厚さ２００ｎ
ｍのアンドープＩｎＡｌＡｓバリア層２５、厚さ２０ｎ
ｍのアンドープＩｎＧａＡｓチャネル層２６、厚さ２ｎ
ｍのアンドープＩｎＡｌＡｓ層２７、厚さ１２ｎｍのＳ
ｉドープｎ型ＩｎＡｌＡｓキャリア供給層２８（Ｓｉド
ープ量５×１０18ｃｍ-3）、厚さ１０ｎｍのアンドープ
ＩｎＡｌＡｓ層２９、厚さ５ｎｍのアンドープＩｎＰ層
３０、及び厚さ１２０ｎｍのＳｉドープｎ型ＩｎＧａＡ
ｓオーミックコンタクト層３１（Ｓｉドープ量５×１０
19ｃｍ-3）を順次エピタキシャル成長法にて形成する。
ドープＧａＡｓバッファ層２２、厚さ２０ｎｍのアンド
ープＡｌＡｓバッファ層２３、厚さ６００ｎｍのアンド
ープＩｎＡｌＡｓステップグレーデッド層２４（ＩｎＡ
ｓモル比０.１５から０.４５まで変化）、厚さ２００ｎ
ｍのアンドープＩｎＡｌＡｓバリア層２５、厚さ２０ｎ
ｍのアンドープＩｎＧａＡｓチャネル層２６、厚さ２ｎ
ｍのアンドープＩｎＡｌＡｓ層２７、厚さ１２ｎｍのＳ
ｉドープｎ型ＩｎＡｌＡｓキャリア供給層２８（Ｓｉド
ープ量５×１０18ｃｍ-3）、厚さ１０ｎｍのアンドープ
ＩｎＡｌＡｓ層２９、厚さ５ｎｍのアンドープＩｎＰ層
３０、及び厚さ１２０ｎｍのＳｉドープｎ型ＩｎＧａＡ
ｓオーミックコンタクト層３１（Ｓｉドープ量５×１０
19ｃｍ-3）を順次エピタキシャル成長法にて形成する。
【００３８】次に、アンドープＩｎＡｌＡｓバリア層２
５の途中までエッチングし、素子部をメサ状に分離した
後、基板全面にシリコン酸化膜等の絶縁膜３２を形成す
る。
５の途中までエッチングし、素子部をメサ状に分離した
後、基板全面にシリコン酸化膜等の絶縁膜３２を形成す
る。
【００３９】次にｎ型ＩｎＧａＡｓオーミックコンタク
ト層３１上の所望の位置を、周知のホトリソグラフィ技
術と絶縁膜ドライエッチング技術を用いて開口した後、
周知のＥＢ蒸着法とリフトオフ技術によりオーミック金
属を被着・リフトオフして電極金属パターンを形成し、
アロイ化処理を施してソース・ドレイン電極３３を形成
する。
ト層３１上の所望の位置を、周知のホトリソグラフィ技
術と絶縁膜ドライエッチング技術を用いて開口した後、
周知のＥＢ蒸着法とリフトオフ技術によりオーミック金
属を被着・リフトオフして電極金属パターンを形成し、
アロイ化処理を施してソース・ドレイン電極３３を形成
する。
【００４０】この後、周知のホトリソグラフィ技術と絶
縁膜エッチング技術を用いて、ゲート形成領域を開口し
た後、リセスエッチングによりゲート領域のｎ型ＩｎＧ
ａＡｓオーミックコンタクト層３１を除去して、アンド
ープＩｎＰ層３０を露出させる。
縁膜エッチング技術を用いて、ゲート形成領域を開口し
た後、リセスエッチングによりゲート領域のｎ型ＩｎＧ
ａＡｓオーミックコンタクト層３１を除去して、アンド
ープＩｎＰ層３０を露出させる。
【００４１】そして、周知のＥＢ蒸着法とリフトオフ技
術により、下から膜厚５ｎｍのＺｎ／膜厚２０ｎｍのＴ
ａ／膜厚２０ｎｍのＰｔ／膜厚５０ｎｍのＴｉ／膜厚５
０ｎｍのＰｔ／膜厚５００ｎｍのＡｕを順次積層して被
着・リフトオフした後、窒素雰囲気中において３５０℃
アニール処理を施すことにより、Ｚｎがゲート下の半導
体最表面に拡散してｐ型層３４を備えたゲート電極３５
が形成され、図３に示す断面構造を有するＩｎＡｌＡｓ
／ＩｎＧａＡｓ歪緩和ＨＥＭＴ素子４１が完成する。
術により、下から膜厚５ｎｍのＺｎ／膜厚２０ｎｍのＴ
ａ／膜厚２０ｎｍのＰｔ／膜厚５０ｎｍのＴｉ／膜厚５
０ｎｍのＰｔ／膜厚５００ｎｍのＡｕを順次積層して被
着・リフトオフした後、窒素雰囲気中において３５０℃
アニール処理を施すことにより、Ｚｎがゲート下の半導
体最表面に拡散してｐ型層３４を備えたゲート電極３５
が形成され、図３に示す断面構造を有するＩｎＡｌＡｓ
／ＩｎＧａＡｓ歪緩和ＨＥＭＴ素子４１が完成する。
【００４２】このようにして、本実施例で得られたＨＥ
ＭＴ素子４１は、Ｉｎが含まれる化合物半導体としてＩ
ｎＰ層３０、その上にショットキ電極（ゲート電極）３
５を構成するものとして、Ｚｎ拡散層（薄いp型不純物
含有層の例）、その上にＴａ層（高融点金属層の例）、
さらにその上にＰｔ／Ｔｉ／Ｐｔ／Ａｕの４層（低抵抗
導体層の例）が順次積層されて構成されている。
ＭＴ素子４１は、Ｉｎが含まれる化合物半導体としてＩ
ｎＰ層３０、その上にショットキ電極（ゲート電極）３
５を構成するものとして、Ｚｎ拡散層（薄いp型不純物
含有層の例）、その上にＴａ層（高融点金属層の例）、
さらにその上にＰｔ／Ｔｉ／Ｐｔ／Ａｕの４層（低抵抗
導体層の例）が順次積層されて構成されている。
【００４３】本実施例で作製した歪緩和ＨＥＭＴ素子４
１では、ゲート電極３５がＩｎＡｌＡｓよりもバンドギ
ャップの狭いＩｎＰ３０上に形成されているにも拘ら
ず、上記実施例１の時よりも高温アニールを施している
ので、Ｚｎ拡散層３４の活性化はさらに進んでいる。結
果としてショットキ障壁高さφｂ＝０.８０ｅＶと実施
例１よりも高い値が得られた。
１では、ゲート電極３５がＩｎＡｌＡｓよりもバンドギ
ャップの狭いＩｎＰ３０上に形成されているにも拘ら
ず、上記実施例１の時よりも高温アニールを施している
ので、Ｚｎ拡散層３４の活性化はさらに進んでいる。結
果としてショットキ障壁高さφｂ＝０.８０ｅＶと実施
例１よりも高い値が得られた。
【００４４】なお、上記実施例１及び実施例２では、ゲ
ート電極の低抵抗導電体層を、それぞれＴｉ／Ｐｔ／Ａ
ｕ構造、及びＰｔ／Ｔｉ／Ｐｔ／Ａｕ構造としたが、こ
の他Ｍｏ／Ａｕ、Ｐｔ／Ａｕ、Ｍｏ／Ｔｉ／Ｐｔ／Ａ
ｕ、Ｔｉ／Ａｌ、Ｍｏ／Ａｌ等の構造を用いても良いこ
とは言うまでもない。
ート電極の低抵抗導電体層を、それぞれＴｉ／Ｐｔ／Ａ
ｕ構造、及びＰｔ／Ｔｉ／Ｐｔ／Ａｕ構造としたが、こ
の他Ｍｏ／Ａｕ、Ｐｔ／Ａｕ、Ｍｏ／Ｔｉ／Ｐｔ／Ａ
ｕ、Ｔｉ／Ａｌ、Ｍｏ／Ａｌ等の構造を用いても良いこ
とは言うまでもない。
【００４５】また、Ｉｎが含まれる化合物半導体上にゲ
ート電極の第１層として形成するp型不純物含有層も、
上記実施例１、２ではＺｎ単体について例示したが、本
発明においては、Ｚｎ単体に限らず、その他Ｉｎが含ま
れる化合物半導体を構成する元素、例えばＧａ、Ａｌ、
Ａｓ、Ｐ等とＺｎの化合物、もしくはＺｎとＴａの合金
なども使用でき、Ｚｎ単体の場合と同様の効果を得るこ
とができる。
ート電極の第１層として形成するp型不純物含有層も、
上記実施例１、２ではＺｎ単体について例示したが、本
発明においては、Ｚｎ単体に限らず、その他Ｉｎが含ま
れる化合物半導体を構成する元素、例えばＧａ、Ａｌ、
Ａｓ、Ｐ等とＺｎの化合物、もしくはＺｎとＴａの合金
なども使用でき、Ｚｎ単体の場合と同様の効果を得るこ
とができる。
【００４６】また、ゲート電極の第２層として形成する
高融点金属層も、Ｔａのみならず、その他Ｉｎが含まれ
る化合物半導体を構成する元素、例えばＧａ、Ａｌ、Ａ
ｓ、Ｐ等とＴａの金属間化合物、もしくはＺｎとＴａの
合金なども使用でき、Ｔａの場合と同様の効果を得るこ
とができる。 ＜実施例３＞図４は、本発明の第３の実施例となるマイ
クロストリップ形のモノリシックマイクロ波集積回路
（ＭＭＩＣ:Monolithic Microwave Integrated Circui
t）４８の断面構造図を示す。
高融点金属層も、Ｔａのみならず、その他Ｉｎが含まれ
る化合物半導体を構成する元素、例えばＧａ、Ａｌ、Ａ
ｓ、Ｐ等とＴａの金属間化合物、もしくはＺｎとＴａの
合金なども使用でき、Ｔａの場合と同様の効果を得るこ
とができる。 ＜実施例３＞図４は、本発明の第３の実施例となるマイ
クロストリップ形のモノリシックマイクロ波集積回路
（ＭＭＩＣ:Monolithic Microwave Integrated Circui
t）４８の断面構造図を示す。
【００４７】ＧａＡｓ基板４０の表面には、歪緩和ＨＥ
ＭＴ４１、抵抗４２、キャパシタ４３(電極としての伝
送線路の導体４４及びキャパシタ絶縁膜４３aを含む)、
インダクタ４５、伝送線路の導体４４等の各種マイクロ
波回路素子が形成されている。一方、ＧａＡｓ基板裏面
には、バイアホール４６および接地導体４７が形成され
ている。ここで、歪緩和ＨＥＭＴ４１には、実施例２で
示した本発明のショットキ電極を備えた歪緩和ＨＥＭＴ
を用いている。 ＜実施例４＞図５は、本発明の第４の実施例となる車載
用レーダーの回路構成図を示す。車載用レーダーは、電
圧可変発振器５０、増幅器５１、受信器５２、受信アン
テナ端子５３、送信アンテナ端子５４、端子５５から構
成される高周波モジュール５６と、受信アンテナ端子５
３に接続された受信アンテナ５７、送信アンテナ端子５
４に接続された送信アンテナ５８、端子５５に接続され
た信号処理系５９で構成されている。電圧可変発振器５
０、増幅器５１および受信器５２は実施例３のＭＭＩＣ
４８で構成する。なお、受信器５２を構成する６０、６
１は受信器の増幅器、６２は受信器のミクサをそれぞれ
示している。
ＭＴ４１、抵抗４２、キャパシタ４３(電極としての伝
送線路の導体４４及びキャパシタ絶縁膜４３aを含む)、
インダクタ４５、伝送線路の導体４４等の各種マイクロ
波回路素子が形成されている。一方、ＧａＡｓ基板裏面
には、バイアホール４６および接地導体４７が形成され
ている。ここで、歪緩和ＨＥＭＴ４１には、実施例２で
示した本発明のショットキ電極を備えた歪緩和ＨＥＭＴ
を用いている。 ＜実施例４＞図５は、本発明の第４の実施例となる車載
用レーダーの回路構成図を示す。車載用レーダーは、電
圧可変発振器５０、増幅器５１、受信器５２、受信アン
テナ端子５３、送信アンテナ端子５４、端子５５から構
成される高周波モジュール５６と、受信アンテナ端子５
３に接続された受信アンテナ５７、送信アンテナ端子５
４に接続された送信アンテナ５８、端子５５に接続され
た信号処理系５９で構成されている。電圧可変発振器５
０、増幅器５１および受信器５２は実施例３のＭＭＩＣ
４８で構成する。なお、受信器５２を構成する６０、６
１は受信器の増幅器、６２は受信器のミクサをそれぞれ
示している。
【００４８】以下、車載用レーダーの動作を説明する。
電圧可変発振器５０からの76GHzの信号は増幅器５１に
より増幅され、送信アンテナ端子５４を通して送信アン
テナ５８から放射される。対象物から反射して戻ってき
た信号は、受信アンテナ５７で受信され、受信アンテナ
端子５３から受信器５２の増幅器６０で増幅される。さ
らに、この増幅された信号は、受信器５２の増幅器６１
で増幅された電圧可変発振器５０からの76GHzの参照信
号と受信器５２のミクサ６２で混合されて、中間周波数
（IF:Internediate Frequency）信号となる。IF信号
は、端子５５から取り出されて信号処理系５９に入力さ
れ、そこで対象物の相対速度、距離、角度が計算され
る。
電圧可変発振器５０からの76GHzの信号は増幅器５１に
より増幅され、送信アンテナ端子５４を通して送信アン
テナ５８から放射される。対象物から反射して戻ってき
た信号は、受信アンテナ５７で受信され、受信アンテナ
端子５３から受信器５２の増幅器６０で増幅される。さ
らに、この増幅された信号は、受信器５２の増幅器６１
で増幅された電圧可変発振器５０からの76GHzの参照信
号と受信器５２のミクサ６２で混合されて、中間周波数
（IF:Internediate Frequency）信号となる。IF信号
は、端子５５から取り出されて信号処理系５９に入力さ
れ、そこで対象物の相対速度、距離、角度が計算され
る。
【００４９】本実施例の高周波モジュールは実施例３の
ＭＭＩＣ４８を用いているので、高性能かつ信頼性の高
い車載用レーダーを作製できる。
ＭＭＩＣ４８を用いているので、高性能かつ信頼性の高
い車載用レーダーを作製できる。
【００５０】
【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、Ｉｎが含ま
れる化合物半導体層に対して、良好なショットキ特性を
有する電極を備えた化合物半導体装置、及びそれを搭載
した高周波モジュールを再現性良く得ることが出来る。
の目的を達成することができた。すなわち、Ｉｎが含ま
れる化合物半導体層に対して、良好なショットキ特性を
有する電極を備えた化合物半導体装置、及びそれを搭載
した高周波モジュールを再現性良く得ることが出来る。
【図１】本発明と従来のショットキ電極についてショッ
トキ障壁高さφｂのアニール温度依存性を評価した結果
を示す特性曲線図。
トキ障壁高さφｂのアニール温度依存性を評価した結果
を示す特性曲線図。
【図２】本発明の第１の実施例となる化合物半導体装置
の断面図。
の断面図。
【図３】本発明の第２の実施例となる化合物半導体装置
の断面図。
の断面図。
【図４】本発明の第３の実施例となる化合物半導体装置
（ＭＭＩＣ）の断面図。
（ＭＭＩＣ）の断面図。
【図５】本発明の第４の実施例となる車載用レーダの構
成例を示す回路図。
成例を示す回路図。
５…本発明をＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＥＭＴ素
子に適用した化合物半導体装置、１０…半絶縁性ＩｎＰ
基板、 １１…アンドープＩｎＡｌＡｓ
層、１２…アンドープＩｎＧａＡｓチャネル層、１３…
アンドープＩｎＡｌＡｓ層、１４…ｎ型ＩｎＡｌＡｓ電
子供給層、１５…アンドープＩｎＡｌＡｓカバー層、１
６…ｎ型ＩｎＧａＡｓオーミックコンタクト層、１７…
絶縁膜、 １８…ソース・ド
レイン電極、１９…ｐ型層、
２０…ゲート電極 ２１…半絶縁性ＧａＡｓ基板、２２…アンドープＧａＡ
ｓバッファ層、２３…アンドープＡｌＡｓバッファ層、
２４…アンドープＩｎＡｌＡｓステップグレーデッド
層、２５…アンドープＩｎＡｌＡｓバリア層、２６…ア
ンドープＩｎＧａＡｓチャネル層、２７…アンドープＩ
ｎＡｌＡｓ層、２８…ｎ型ＩｎＡｌＡｓ電子供給層、
２９…アンドープＩｎＡｌＡｓ層、３０…アンドー
プＩｎＰ層、３１…ｎ型ＩｎＧａＡｓオーミックコンタ
クト層、３２…絶縁膜、 ３
３…ソース・ドレイン電極、３４…ｐ型層、
３５…ゲート電極 ４０…ＧａＡｓ基板、 ４１…歪緩
和ＨＥＭＴ、４２…抵抗、
４３…キャパシタ、４４…伝送線路の導体、
４５…インダクタ、４６…バイアホール、
４７…接地導体、４８…モノリシッ
クマイクロ波集積回路（ＭＭＩＣ）、５０…電圧可変発
信器、 ５１…増幅器、５２…受信
器、 ５３…受信アンテナ端
子、５４…送信アンテナ端子、 ５５…
端子、５６…高周波モジュール、 ５７
…受信アンテナ、５８…送信アンテナ、
５９…信号処理系、６０…受信器の増幅器、
６１…受信器の増幅器、６２…受信器の
ミクサ。
子に適用した化合物半導体装置、１０…半絶縁性ＩｎＰ
基板、 １１…アンドープＩｎＡｌＡｓ
層、１２…アンドープＩｎＧａＡｓチャネル層、１３…
アンドープＩｎＡｌＡｓ層、１４…ｎ型ＩｎＡｌＡｓ電
子供給層、１５…アンドープＩｎＡｌＡｓカバー層、１
６…ｎ型ＩｎＧａＡｓオーミックコンタクト層、１７…
絶縁膜、 １８…ソース・ド
レイン電極、１９…ｐ型層、
２０…ゲート電極 ２１…半絶縁性ＧａＡｓ基板、２２…アンドープＧａＡ
ｓバッファ層、２３…アンドープＡｌＡｓバッファ層、
２４…アンドープＩｎＡｌＡｓステップグレーデッド
層、２５…アンドープＩｎＡｌＡｓバリア層、２６…ア
ンドープＩｎＧａＡｓチャネル層、２７…アンドープＩ
ｎＡｌＡｓ層、２８…ｎ型ＩｎＡｌＡｓ電子供給層、
２９…アンドープＩｎＡｌＡｓ層、３０…アンドー
プＩｎＰ層、３１…ｎ型ＩｎＧａＡｓオーミックコンタ
クト層、３２…絶縁膜、 ３
３…ソース・ドレイン電極、３４…ｐ型層、
３５…ゲート電極 ４０…ＧａＡｓ基板、 ４１…歪緩
和ＨＥＭＴ、４２…抵抗、
４３…キャパシタ、４４…伝送線路の導体、
４５…インダクタ、４６…バイアホール、
４７…接地導体、４８…モノリシッ
クマイクロ波集積回路（ＭＭＩＣ）、５０…電圧可変発
信器、 ５１…増幅器、５２…受信
器、 ５３…受信アンテナ端
子、５４…送信アンテナ端子、 ５５…
端子、５６…高周波モジュール、 ５７
…受信アンテナ、５８…送信アンテナ、
５９…信号処理系、６０…受信器の増幅器、
６１…受信器の増幅器、６２…受信器の
ミクサ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 太田 博
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
(72)発明者 大内 潔
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 三島 友義
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
Ｆターム(参考） 5F038 AC00 AZ04 DF01 DF02 EZ20
5F102 FA00 GA16 GA17 GJ06 GK04
GK05 GK08 GL04 GM04 GM07
GN05 GQ01 GR04 GS02 GT01
GT02 GT03 GV07 HC11 HC15
HC19 HC21
Claims (11)
- 【請求項１】化合物半導体基板上に順次積層して形成さ
れた、Ｉｎが含まれる化合物半導体上に接して設けられ
たショットキ電極を有する化合物半導体装置において、
前記Ｉｎが含まれる化合物半導体上に第１層としてp型
不純物含有層、前記p型不純物含有層上に第２層として
高融点金属層、及び前記高融点金属層上に低抵抗導電体
層を順次積層してショットキ電極を設けたことを特徴と
する化合物半導体装置。 - 【請求項２】上記p型不純物含有層は、Ｚｎ、上記Ｉｎ
が含まれる化合物半導体を構成する元素とＺｎの金属間
化合物、及びＺｎとＴａの合金からなる群から選択され
たp型不純物材料を含む膜であることを特徴とする請求
項１に記載の化合物半導体装置。 - 【請求項３】上記高融点金属層は、Ｔａ、上記Ｉｎが含
まれる化合物半導体を構成する元素とＴａの金属間化合
物、及びＺｎとＴａの合金からなる群から選択された金
属材料からなる膜であることを特徴とする請求項１もし
くは２のいずれか一に記載の化合物半導体装置。 - 【請求項４】上記低抵抗導電体層は、Ａｕ単層膜，Ａｌ
単層膜、Ａｕを最上層とする金属多層膜、及びＡｌを最
上層とする金属多層膜からなる群から選択された構造で
あることを特徴とする請求項１乃至３のいずれか一に記
載の化合物半導体装置。 - 【請求項５】上記p型不純物含有層の膜厚は、１ｎｍ〜
５０ｎｍであることを特徴とする請求項１乃至４のいず
れか一に記載の化合物半導体装置。 - 【請求項６】上記高融点金属層の膜厚は、１ｎｍ〜５０
ｎｍであることを特徴とする請求項１乃至５のいずれか
一に記載の化合物半導体装置。 - 【請求項７】上記ショットキ電極は、電界効果形トラン
ジスタのゲート電極であることを特徴とする請求項１乃
至６のいずれか一に記載の化合物半導体装置。 - 【請求項８】上記電界効果形トランジスタは、マイクロ
波集積回路に搭載されていることを特徴とする請求項１
乃至７のいずれか一に記載の化合物半導体装置。 - 【請求項９】電圧可変発振器と、送信アンテナ端子と、
前記電圧可変発振器と前記送信アンテナ端子の間に接続
された増幅器と、受信アンテナ端子と、前記電圧可変発
振器と前記受信アンテナ端子の間に接続された受信器
と、前記受信器のミクサの中間周波数信号の端子を有す
る高周波モジュールにおいて、前記電圧可変発振器、増
幅器および受信器は、請求項８に記載のマイクロ波集積
回路で構成されていることを特徴とする高周波モジュー
ル。 - 【請求項１０】請求項９記載の高周波モジュールの受信
アンテナ端子に接続された受信アンテナ、上記送信アン
テナ端子に接続された送信アンテナおよび上記端子に接
続された信号処理系を有していることを特徴とする車載
用レーダー。 - 【請求項１１】Ｉｎが含まれる化合物半導体上の所望の
領域上に、前記所望の領域との間にショットキ接続を形
成する材料からなるp型不純物含有層、高融点金属層、
低抵抗導電体層を順次積層して金属積層膜を形成する工
程と、前記金属積層膜を熱処理する工程とを少なくとも
備えたことを特徴とする化合物半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005553A JP2003209125A (ja) | 2002-01-15 | 2002-01-15 | 化合物半導体装置とその製造方法、及び高周波モジュール |
| US10/298,655 US20030132496A1 (en) | 2002-01-15 | 2002-11-19 | Compound semiconductor device, method for producing thereof and high frequency module using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005553A JP2003209125A (ja) | 2002-01-15 | 2002-01-15 | 化合物半導体装置とその製造方法、及び高周波モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209125A true JP2003209125A (ja) | 2003-07-25 |
Family
ID=19191122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005553A Withdrawn JP2003209125A (ja) | 2002-01-15 | 2002-01-15 | 化合物半導体装置とその製造方法、及び高周波モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030132496A1 (ja) |
| JP (1) | JP2003209125A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205665B1 (en) * | 2005-10-03 | 2007-04-17 | Neah Power Systems, Inc. | Porous silicon undercut etching deterrent masks and related methods |
| JP5217301B2 (ja) * | 2007-08-28 | 2013-06-19 | 富士通株式会社 | 化合物半導体装置とその製造方法 |
| US8697505B2 (en) * | 2011-09-15 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a semiconductor structure |
| CN107078062B (zh) * | 2014-11-04 | 2020-09-18 | 索尼公司 | 半导体器件、天线开关电路和无线通信装置 |
| CN106158984B (zh) * | 2015-04-24 | 2019-04-12 | 中央大学 | 二极管元件及其制造方法 |
| US9508550B2 (en) * | 2015-04-28 | 2016-11-29 | International Business Machines Corporation | Preparation of low defect density of III-V on Si for device fabrication |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
| CN111403281A (zh) * | 2020-03-23 | 2020-07-10 | 南方科技大学 | 一种半导体器件电极的制作方法及半导体欧姆接触结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3376078B2 (ja) * | 1994-03-18 | 2003-02-10 | 富士通株式会社 | 高電子移動度トランジスタ |
-
2002
- 2002-01-15 JP JP2002005553A patent/JP2003209125A/ja not_active Withdrawn
- 2002-11-19 US US10/298,655 patent/US20030132496A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030132496A1 (en) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1659622B1 (en) | Field effect transistor and method of manufacturing the same | |
| US9082749B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20010013604A1 (en) | Compound semiconductor device and process for fabricating the same | |
| JP2013251544A (ja) | その場バリア酸化法と構成 | |
| JP2007335586A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US11929407B2 (en) | Method of fabricating high electron mobility transistor | |
| US9559096B2 (en) | Devices and methodologies related to structures having HBT and FET | |
| TWI655773B (zh) | 異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法 | |
| JP2003209125A (ja) | 化合物半導体装置とその製造方法、及び高周波モジュール | |
| JPH0590301A (ja) | 電界効果型トランジスタ | |
| JP2004241471A (ja) | 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール | |
| US20080258242A1 (en) | Low contact resistance ohmic contact for a high electron mobility transistor and fabrication method thereof | |
| WO2022208868A1 (ja) | 半導体装置およびその製造方法 | |
| JP2000100829A (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
| JP2002343802A (ja) | 半導体装置およびそれを搭載した電子装置 | |
| JP2000174261A (ja) | 化合物半導体装置 | |
| JP3092293B2 (ja) | 電界効果トランジスタ | |
| JP2006186336A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2002313815A (ja) | 電界効果トランジスタ及び高周波モジュール | |
| JPH06267992A (ja) | 半導体装置およびその製造方法 | |
| KR100707325B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조방법 | |
| US20220005939A1 (en) | Semiconductor device and fabrication method thereof | |
| JPH06151468A (ja) | 電界効果トランジスタおよびそれを用いた増幅回路 | |
| JP2000294767A (ja) | 電界効果トランジスタ | |
| JP2006319122A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |