CN111403281A - 一种半导体器件电极的制作方法及半导体欧姆接触结构 - Google Patents

一种半导体器件电极的制作方法及半导体欧姆接触结构 Download PDF

Info

Publication number
CN111403281A
CN111403281A CN202010207017.XA CN202010207017A CN111403281A CN 111403281 A CN111403281 A CN 111403281A CN 202010207017 A CN202010207017 A CN 202010207017A CN 111403281 A CN111403281 A CN 111403281A
Authority
CN
China
Prior art keywords
metal layer
epitaxial wafer
photoresist
alloy
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010207017.XA
Other languages
English (en)
Inventor
于洪宇
蒋玉龙
范梦雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai GA Future Technology Co.,Ltd.
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202010207017.XA priority Critical patent/CN111403281A/zh
Priority to PCT/CN2020/093855 priority patent/WO2021189658A1/zh
Publication of CN111403281A publication Critical patent/CN111403281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Abstract

本发明实施例公开了一种半导体器件电极的制作方法及半导体欧姆接触结构。该半导体器件电极的制作方法包括:在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极图案;通过在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;其中,x>0且y≥0;去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案;对形成有源漏极欧姆电极图案的外延片进行热退火工艺处理;本发明实施例的技术方案,解决了在达到低欧姆接触电阻值的情况下,无法同时兼顾欧姆电极的表面形貌以及边缘敏锐度的问题,实现了在降低欧姆接触阻值的大小时,兼顾改善欧姆电极的表面粗糙程度及边缘敏锐度,从而提高GaN半导体器件的输出特性、热稳定性和器件良率,进而更加适用于短沟道射频器件。

Description

一种半导体器件电极的制作方法及半导体欧姆接触结构
技术领域
本发明实施例涉及半导体器件技术领域,尤其涉及一种半导体器件电极的制作方法及半导体欧姆接触结构。
背景技术
AlGaN(InAlN)/GaN高电子迁移率晶体管(HEMT)因采用具有高电子迁移率的二维电子气形成导电沟道而得名,因此AlGaN(InAlN)/GaN HEMTs高电子迁移率晶体管器件在大功率器件以及高频器件应用中具有很大的前景。
欧姆接触是影响AlGaN(InAlN)/GaN HEMTs器件最终输出参数的重要指标,直接影响到器件的欧姆电极的输出电流、导通电阻、击穿电压、热可靠性等,而高质量的欧姆接触主要包括低欧姆接触电阻值、欧姆接触层平滑的表面形貌以及欧姆电极的边缘敏锐度。常规的欧姆接触膜层Ti/Al/X/Au中,会存在欧姆电极的表面粗糙程度偏大以及欧姆电极的边缘横向扩散的问题,不利于器件的热稳定性且会影响器件良率,无法在达到低欧姆接触电阻值的情况下,同时兼顾欧姆电极的表面形貌以及边缘敏锐度的问题,也不利于短沟道器件工艺。
发明内容
本发明实施例提供一种半导体器件电极的制作方法及半导体欧姆接触结构,以实现在降低欧姆接触阻值的大小时,兼顾改善欧姆电极的表面粗糙程度及边缘敏锐度,从而提高GaN半导体器件的输出特性、热稳定性和器件良率。
第一方面,本发明实施例提供了一种半导体器件电极的制作方法,该半导体器件电极的制作方法包括:在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极图案;在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;其中,x>0且y≥0;去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案;对形成有源漏极欧姆电极图案的外延片进行热退火工艺处理。
可选地,在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层包括:在外延片具有光刻胶图案的一侧,利用磁控溅射工艺依次形成TaxAly合金金属层和Au金属层。
可选地,TaxAly合金金属层和Au金属层的厚度为20nm-200nm。
可选地,热退火的气体氛围包括氮气、氨气、氮氢混合气体或氢氩混合气体。
可选地,热退火的温度为700℃-1000℃;热退火的时间为10s-100s。
可选地,在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极之前还包括:依次使用丙酮和异丙醇对外延片进行表面清洁处理。
可选地,在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层之前还包括:去除外延片具有光刻胶图案的一侧的表面氧化物。
可选地,去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案包括:将在具有光刻胶图案的一侧依次形成有TaxAly合金金属层和Au金属层的外延片,以有机溶剂70℃-90℃水浴浸没的方法去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案。
第二方面,本发明实施例还提供了一种半导体欧姆接触结构,该半导体欧姆接触结构由上述第一方面所述的任一方法制作而成,该半导体欧姆接触结构包括:AlGaN(InAlN)/GaN外延片、位于外延片一侧的TaxAly合金金属层和位于TaxAly合金金属层一侧的Au金属层,其中,外延片的一侧为靠近AlGaN(InAlN)的一侧,TaxAly合金金属层的一侧为远离外延片的一侧,x>0且y≥0。
可选地,TaxAly合金金属层和Au金属层的厚度为20nm-200nm。
本发明实施例提供的半导体器件电极的制作方法;在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极图案;通过在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案;对形成有源漏极欧姆电极图案的外延片进行热退火工艺处理;解决了在达到低欧姆接触电阻值的情况下,无法同时兼顾欧姆电极的表面形貌以及边缘敏锐度的问题,实现了在降低欧姆接触阻值的大小时,兼顾改善欧姆电极的表面粗糙程度及边缘敏锐度,从而提高GaN半导体器件的输出特性、热稳定性和器件良率。
附图说明
图1为本发明实施例一提供的一种半导体器件电极的制作方法的示意图;
图2为本发明实施例提供的在外延片上形成光刻胶图案且图案定义出源漏极欧姆电极图案的光刻胶图案结构示意图;
图3为本发明实时例在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层的结构示意图;
图4为本发明实施例提供的形成的源漏极欧姆电极的结构示意图;
图5为本发明实施例二提供的一种半导体器件电极的制作方法的示意图;
图6为本发明实施例提供的一种半导体欧姆接触结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种半导体器件电极的制作方法的示意图,如图1所示,该半导体器件电极的制作方法包括:
S100步骤,在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极图案。
具体地,图2为本发明实施例提供的在外延片上形成光刻胶图案且图案定义出源漏极欧姆电极图案的光刻胶图案结构示意图,如图2所示,外延片从下至上依次包括底层1、位于底层1一侧的中间层2、位于中间层2一侧的中间层3以及顶层4,其中,底层1为Si衬底层、中间层2为GaN缓冲层、中间层3为GaN层、顶层4为AlGaN层或InAlN层,顶层4的上表面为AlGaN(InAlN)层远离GaN层的一面。在顶层4的上表面依次进行匀胶、前烘、光刻、显影、后烘的工艺步骤,得到如图2所示的位于顶层4的上表面的光刻胶图案层5,且光刻胶图案层5定义出源漏极欧姆电极图案,源漏极欧姆电极图案的具体花样可根据实际需要进行设计,定义出源漏极欧姆电极图案指的是光刻胶图案层5上的图案能够完全体现出源漏极欧姆电极的图案,在去除掉光刻胶图案层5之后,遗留在顶层4的上表面的图案即为源漏极欧姆电极图案。
S200步骤,在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;其中,x>0且y≥0。
具体地,光刻胶图案层5的上表面为远离顶层4的一面。外延片具有光刻胶图案层5的一侧指的是,顶层4的上表面中未被光刻胶图案层5覆盖的部分以及光刻胶图案层5的上表面。图3为本发明实时例在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层的结构示意图,依次形成如图3中所示的TaxAly合金金属层6和Au金属层7;其中,x>0且y≥0,例如TaxAly合金金属层中Ta:Al的原子比例可以介于1:10-10:1之间,并且介于该比例区间的任意比例均可以实现本发明实施例的技术效果,因此本发明实施例对此比例区间不作具体限定。
可选地,TaxAly合金金属层和Au金属层的厚度为20nm-200nm。具体地,形成的TaxAly合金金属层的厚度可以介于20nm-200nm之间,包括20nm和200nm,形成的Au金属层的厚度也可以介于20nm-200nm之间,包括20nm和200nm。若金属层的厚度小于20nm,金属本身的寄生电阻会比较大,厚度较大的金属层更有利于金属本身寄生电阻的下降;而当金属层的厚度大于200nm,则在对其进行后续的高温退火处理时,厚度过大的金属层会由于高温的作用使得其自身边缘变得粗糙,影响最终器件的稳定性及可靠性。
可选地,参考图3,在外延片具有光刻胶图案层5的一侧依次形成TaxAly合金金属层和Au金属层包括,在外延片具有光刻胶图案层的一侧利用磁控溅射工艺依次形成TaxAly合金,6和Au金属层7。具体地,将具有光刻胶图案层5的外延片放入磁控溅射设备真空传输室内,对外延片具有光刻胶图案层5的一侧进行镀膜工艺,依次采用TaxAly合金靶材溅射淀积TaxAly合金金属层6、采用Au金属靶材溅射淀积Au金属层7。其中,磁控溅射过程中使用的溅射气体可以为Ar气,溅射功率可介于100W-300W之间,包括100W和300W。
S300步骤,去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案。
具体地,将外延片上的光刻胶以及光刻胶上的合金与金属全部去除,该合金与金属包括了光刻胶上的TaxAly合金金属层6、Au金属层7以及在依次形成TaxAly合金金属层和Au金属层过程中新生成的其它合金和金属等杂质,去除之后,形成源漏极欧姆电极图案。继续参考图3,将图3中的光刻胶图案层5以及位于光刻胶图案层5一侧的TaxAly合金金属层6、Au金属层7全部去除,遗留下的图案层即为源漏极欧姆电极膜层。
S400步骤,对形成有源漏极欧姆电极图案的外延片进行热退火工艺处理。
具体地,图4为本发明实施例提供的形成的源漏极欧姆电极的结构示意图,对形成有源漏极欧姆电极图案的外延片进行快速热退火处理,快速热退火之后,最终得到位于外延片的顶层4的上表面的如图4所示的源漏极欧姆电极。
可选地,热退火的气体氛围包括氮气、氨气、氮氢混合气体或氢氩混合气体。具体地,快速热退火过程中热退火的气体氛围可以选择氮气、氨气、氮氢混合气体或氢氩混合气体中的一种。
可选地,热退火的温度为700℃-1000℃;热退火的时间为10s-100s。具体地,快速热退火过程中热退火的的温度可以为700℃-1000℃,相应地,热退火的时间可以为10s-100s。
本发明实施例提供的一种半导体器件电极的制作方法,在外延片靠近AlGaN(InAlN)的一侧依次形成TaxAly合金金属层和Au金属层两层膜结构TaxAly/Au,代替传统的四层膜结构Ti/Al/X/Au,也代替甚至具有五层的多层膜结构,使得在源漏极欧姆电极的制作过程中,仅需引入TaxAly合金及Au金属,若采用磁控溅射工艺依次形成TaxAly合金金属层和Au金属层,则仅需引入TaxAly合金靶材及Au金属靶材,相对于多层膜结构源漏极欧姆电极的制作过程,提高了源漏极欧姆电极形成过程的稳定性,避免交叉感染,更有利于产业化。传统的四层膜结构Ti/Al/X/Au在热退火的过程中,Al层和Au层会发生互扩散的现象形成Al-Au合金从而增加了源漏极欧姆电极的表面粗糙度,本发明实施例中,形成TaxAly合金金属层的过程中,Ta、Al两种金属在淀积初始状态就充分均匀地混合,能够避免在热退火过程中金属之间过度的合金化而导致的粗糙度问题,且相对于Al-Au合金,Ta-Al具有更稳定的结合,因此能够在退火过程中抑制Al外扩散,从而起到降低源漏极欧姆电极的表面粗糙度的作用,同时源漏极欧姆电极边缘区域的敏锐度得以提高,从而提高了器件的热稳定性、热可靠性及器件的良率,Au金属层则能够隔绝氧的侵入。最后,采用TaxAly合金可以使得Ta、Al两种金属在热退火初始阶段就充分发挥各自作用,同时与外延片发生固相反应,更有利于欧姆接触电阻值的减小。据此,本发明实施例实现了在降低欧姆接触阻值的大小时,兼顾改善欧姆电极的表面粗糙程度及边缘敏锐度,从而提高GaN半导体器件的输出特性、热稳定性和器件良率,进而更加适用于短沟道射频器件,另外,仅需形成两层膜结构TaxAly/Au,减小了工艺的复杂程度,提高了源漏极欧姆电极制作过程中的稳定性,更有利于产业化。
实施例二
在上述实施例的基础上,图5为本发明实施例二提供的一种半导体器件电极的制作方法的示意图,如图5所示,该半导体器件电极的制作方法包括:
可选地,在S100步骤之前的S10步骤,依次使用丙酮和异丙醇对外延片进行表面清洁处理。
具体地,对外延片的表面依次使用丙酮超声清洗5-15mins,异丙醇清洗5-15mins,去离子水冲洗5-15mins,最后用氮气吹干的表面清洁处理。
S100步骤,在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,图案定义出源漏极欧姆电极图案。
可选地,在S200步骤之前的S20步骤,去除外延片具有光刻胶图案的一侧的表面氧化物。
具体地,将外延片具有光刻胶图案层5的一侧浸没于稀释盐酸溶液中1mins-5mins,然后用去离子水冲洗5-15mins,最后氮气吹干,以去除外延片具有光刻胶图案层5的一侧表面氧化物;其中,稀盐酸的浓度比例可以是HCl:H2O=1:4。
S200步骤,在外延片具有光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;其中,x>0且y≥0。
可选地,S300步骤包括步骤S30,将在具有光刻胶图案的一侧依次形成有TaxAly合金金属层和Au金属层的外延片,以有机溶剂70℃-90℃水浴浸没的方法去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案。
具体地,可以将如图3中所示的具有光刻胶图案层5的一侧依次形成有TaxAly合金金属层和Au金属层的外延片,以有机溶剂70℃-90℃水浴浸没的方法去除光刻胶以及光刻胶上的合金与金属。
S300步骤,去除光刻胶以及光刻胶上的合金与金属,形成源漏极欧姆电极图案。
S400步骤,对形成有源漏极欧姆电极图案的外延片进行热退火工艺处理。
本发明实施例提供的一种半导体器件电极的制作方法,依次通过:对AlGaN(InAlN)/GaN外延片的表面依次使用丙酮超声清洗5-15mins,异丙醇清洗5-15mins,去离子水冲洗5-15mins,最后用氮气吹干的表面清洁处理。在外延片的顶层4的上表面依次进行匀胶、前烘、光刻、显影、后烘的工艺步骤,得到如图2所示的位于顶层4的上表面的光刻胶图案层5,且光刻胶图案层5定义出源漏极欧姆电极图案。将外延片具有光刻胶图案层5的一侧浸没于稀释盐酸溶液中1mins-5mins,然后用去离子水冲洗5-15mins,最后氮气吹干,以去除外延片具有光刻胶图案层5的一侧表面氧化物。在外延片具有光刻胶图案层的一侧利用磁控溅射工艺依次形成TaxAly合金金属层和Au金属层。将具有光刻胶图案层5的一侧依次形成有TaxAly合金金属层和Au金属层的外延片,以有机溶剂70℃-90℃水浴浸没的方法去除光刻胶以及光刻胶上的合金与金属。对形成有源漏极欧姆电极图案的外延片进行快速热退火处理,快速热退火之后,最终得到位于外延片的顶层4的上表面的源漏极欧姆电极。
据此,本发明实施例的技术方案,一方面直接采用TaxAly/Au膜层替代传统Ti/Al/X/Au多层膜结构,减小了工艺的复杂性,提高了磁控溅射淀积腔室的稳定性,避免交叉污染。另一方面在膜层淀积初始阶段Ta、Al两种金属充分均匀地混合,有利于降低由于热退火而导致的合金化所引起的源漏极欧姆电极的表面粗糙度问题,相对于Al-Au,Ta-Al具有更好的热稳定性,能够抑制Al层的外扩散,因此即使在很高的热退火温度下,源漏极欧姆电极的表面仍能够维持良好的表面形貌且其边缘区域很难横向扩散,提高了器件的输出特性、热稳定性以及器件良率,工艺步骤简单可靠,更有利于提高产业化效率。不仅如此,采用TaxAly合金欧姆接触层可以使得Ta、Al两种金属在退火初始阶段就充分发挥各自作用,同时与衬底发生固相反应,更有利于欧姆接触电阻的减小。从而,本发明实施例提供的一种半导体器件电极的制作方法,能够在降低欧姆接触值大小的同时,兼顾改善源漏极欧姆电极的表面形貌以及边缘区域敏锐度,提高器件的输出特性、热稳定性和器件良率,更有利于AlGaN(InAlN)/GaN功率及射频器件的产业化。
最后,经实验反复多次验证,Ta5Al1合金金属层的厚度为60nm且Au金属层的厚度为60nm时,在热退火过程中,热退火气氛可为N2,热退火时间可为60s,热退火温度可为900℃;Ta10Al1合金金属层的厚度为60nm且Au金属层的厚度为60nm时,在热退火过程中,热退火气氛可为3%H2/Ar,热退火时间可为45s,热退火温度可为920℃;Ta1Al1合金金属层的厚度为60nm且Au金属层的厚度为60nm时,在热退火过程中,热退火气氛可为3%H2/Ar,热退火时间可为80s,热退火温度可为870℃;Ta1Al5合金金属层的厚度为60nm且Au金属层的厚度为60nm时,在热退火过程中,热退火气氛可为N2,热退火时间可为30s,热退火温度可为950℃;Ta1Al10合金金属层的厚度为60nm且Au金属层的厚度为60nm时,在热退火过程中,热退火气氛可为NH3,热退火时间可为40s,热退火温度可为750℃。
实施例三
图6为本发明实施例提供的一种半导体欧姆接触结构的结构示意图,该半导体欧姆接触结构能够运用到涉及高电子迁移率晶体管的大功率器件或高频器件中,该半导体欧姆接触结构可以由上述实施例所述的任一半导体器件电极的制作方法制作而成,该半导体欧姆接触结构包括:AlGaN(InAlN)/GaN外延片10、位于外延片一侧的TaxAly合金金属层20和位于TaxAly合金金属层一侧的Au金属层30,其中,外延片的一侧为靠近AlGaN(InAlN)的一侧,TaxAly合金金属层的一侧为远离外延片的一侧,x>0且y≥0。
可选地,参考图6,TaxAly合金金属层20和Au金属层30的厚度为20nm-200nm。
本发明实施例提供的一种半导体欧姆接触结构,即TaxAly/Au双层金属薄膜结构,能够降低欧姆接触值大小的同时,兼顾改善源漏极欧姆电极的表面形貌以及边缘区域敏锐度,进而提高了器件的输出特性、热稳定性和器件良率,非常有利于AlGaN(InAlN)/GaN功率及射频器件的产业化。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种半导体器件电极的制作方法,其特征在于,包括:
在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,所述图案定义出源漏极欧姆电极图案;
在所述外延片具有所述光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层;其中,x>0且y≥0;
去除光刻胶以及所述光刻胶上的合金与金属,形成所述源漏极欧姆电极图案;
对形成有所述源漏极欧姆电极图案的所述外延片进行热退火工艺处理。
2.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,所述在所述外延片具有所述光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层包括:
在所述外延片具有所述光刻胶图案的一侧,利用磁控溅射工艺依次形成所述TaxAly合金金属层和所述Au金属层。
3.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,所述TaxAly合金金属层和所述Au金属层的厚度为20nm-200nm。
4.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,所述热退火的气体氛围包括氮气、氨气、氮氢混合气体或氢氩混合气体。
5.根据权利要求4所述的半导体器件电极的制作方法,其特征在于,所述热退火的温度为700℃-1000℃;所述热退火的时间为10s-100s。
6.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,在所述在AlGaN(InAlN)/GaN外延片上形成光刻胶图案,所述图案定义出源漏极欧姆电极之前还包括:
依次使用丙酮和异丙醇对所述外延片进行表面清洁处理。
7.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,在所述在所述外延片具有所述光刻胶图案的一侧依次形成TaxAly合金金属层和Au金属层之前还包括:去除所述外延片具有所述光刻胶图案的一侧的表面氧化物。
8.根据权利要求1所述的半导体器件电极的制作方法,其特征在于,所述去除光刻胶以及所述光刻胶上的合金与金属,形成所述源漏极欧姆电极图案包括:
将在具有所述光刻胶图案的一侧依次形成有所述TaxAly合金金属层和所述Au金属层的所述外延片,以有机溶剂70℃-90℃水浴浸没的方法去除所述光刻胶以及所述光刻胶上的所述合金与所述金属,形成所述源漏极欧姆电极图案。
9.一种半导体欧姆接触结构,其特征在于,由权利要求1-8所述的任一方法制作而成,所述半导体欧姆接触结构包括:
AlGaN(InAlN)/GaN外延片、位于所述外延片一侧的TaxAly合金金属层和位于所述TaxAly合金金属层一侧的Au金属层,其中,所述外延片的一侧为靠近AlGaN(InAlN)的一侧,所述TaxAly合金金属层的一侧为远离所述外延片的一侧,x>0且y≥0。
10.根据权利要求9所述的半导体欧姆接触结构,其特征在于,所述TaxAly合金金属层和所述Au金属层的厚度为20nm-200nm。
CN202010207017.XA 2020-03-23 2020-03-23 一种半导体器件电极的制作方法及半导体欧姆接触结构 Pending CN111403281A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010207017.XA CN111403281A (zh) 2020-03-23 2020-03-23 一种半导体器件电极的制作方法及半导体欧姆接触结构
PCT/CN2020/093855 WO2021189658A1 (zh) 2020-03-23 2020-06-02 半导体器件电极的制作方法及半导体欧姆接触结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010207017.XA CN111403281A (zh) 2020-03-23 2020-03-23 一种半导体器件电极的制作方法及半导体欧姆接触结构

Publications (1)

Publication Number Publication Date
CN111403281A true CN111403281A (zh) 2020-07-10

Family

ID=71413989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010207017.XA Pending CN111403281A (zh) 2020-03-23 2020-03-23 一种半导体器件电极的制作方法及半导体欧姆接触结构

Country Status (2)

Country Link
CN (1) CN111403281A (zh)
WO (1) WO2021189658A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016370A1 (zh) * 2021-08-10 2023-02-16 华为技术有限公司 一种半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132496A1 (en) * 2002-01-15 2003-07-17 Hitachi, Ltd. Compound semiconductor device, method for producing thereof and high frequency module using thereof
CN105304717A (zh) * 2015-10-08 2016-02-03 安阳工学院 一种氮化铟(InN)基场效应晶体管及其制备方法
CN108198856A (zh) * 2018-02-28 2018-06-22 中国电子科技集团公司第十三研究所 GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN109742021A (zh) * 2018-12-26 2019-05-10 芜湖启迪半导体有限公司 一种氮化镓基欧姆接触结构及其制备方法
CN110797397A (zh) * 2019-11-12 2020-02-14 南方科技大学 一种AlGaN/GaN欧姆接触电极及其制备方法和用途

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586948B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5789967B2 (ja) * 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
CN107275199B (zh) * 2017-06-14 2019-08-02 成都海威华芯科技有限公司 一种变比例钛铝共晶的GaNHEMT欧姆接触工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132496A1 (en) * 2002-01-15 2003-07-17 Hitachi, Ltd. Compound semiconductor device, method for producing thereof and high frequency module using thereof
CN105304717A (zh) * 2015-10-08 2016-02-03 安阳工学院 一种氮化铟(InN)基场效应晶体管及其制备方法
CN108198856A (zh) * 2018-02-28 2018-06-22 中国电子科技集团公司第十三研究所 GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN109742021A (zh) * 2018-12-26 2019-05-10 芜湖启迪半导体有限公司 一种氮化镓基欧姆接触结构及其制备方法
CN110797397A (zh) * 2019-11-12 2020-02-14 南方科技大学 一种AlGaN/GaN欧姆接触电极及其制备方法和用途

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016370A1 (zh) * 2021-08-10 2023-02-16 华为技术有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
WO2021189658A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
JP5183913B2 (ja) 半導体装置の製造方法
KR102056407B1 (ko) 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
CN110797397A (zh) 一种AlGaN/GaN欧姆接触电极及其制备方法和用途
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN111554742A (zh) 一种GaN HEMT器件的制备方法
CN108198856B (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
JP2003059946A (ja) GaN系半導体装置
CN111640797A (zh) 半导体器件的制作方法
CN105762194A (zh) 一种石墨烯场效应晶体管及其制造方法
CN111403281A (zh) 一种半导体器件电极的制作方法及半导体欧姆接触结构
CN111128710A (zh) GaN HEMT无金低粗糙度欧姆接触电极的制备方法
CN111128709A (zh) 基于Cu的GaN HEMT无金欧姆接触电极的制备方法
CN113725287B (zh) 低温无金欧姆接触GaN基HEMT器件及其制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN112820774A (zh) 一种GaN器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
KR101450263B1 (ko) 쇼트키 다이오드 및 그 제조방법
CN110137075B (zh) 一种离子注入氧化实现自对准石墨烯晶体管的制造方法
WO2016150075A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN105826250A (zh) 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
JPH07273129A (ja) ショットキーゲート型電界効果トランジスタおよびその製造方法
CN111463129B (zh) 基于原位钝化及氧化工艺的GaN器件及其制备方法
CN117913128A (zh) GaN HEMT欧姆金属电极及制备方法
JP4897943B2 (ja) GaN系材料層への電極形成方法、および、GaN系半導体素子の製造方法
CN114927566A (zh) 基于Ti/Al/Ni/Cu的GaN基HEMT无金欧姆接触电极及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210508

Address after: Room 901-9024, Hengqin international business center, no.3000 Huandao East Road, Hengqin New District, Zhuhai, Guangdong 519000

Applicant after: Zhuhai GA Future Technology Co.,Ltd.

Address before: 518000 No. 1088, Xili, Xue Yuan Avenue, Nanshan District, Shenzhen, Guangdong.

Applicant before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200710