CN111554742A - 一种GaN HEMT器件的制备方法 - Google Patents

一种GaN HEMT器件的制备方法 Download PDF

Info

Publication number
CN111554742A
CN111554742A CN202010393703.0A CN202010393703A CN111554742A CN 111554742 A CN111554742 A CN 111554742A CN 202010393703 A CN202010393703 A CN 202010393703A CN 111554742 A CN111554742 A CN 111554742A
Authority
CN
China
Prior art keywords
ohmic contact
electrode
layer
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010393703.0A
Other languages
English (en)
Inventor
蒋洋
于洪宇
汪青
范梦雅
何佳琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai GA Future Technology Co.,Ltd.
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202010393703.0A priority Critical patent/CN111554742A/zh
Publication of CN111554742A publication Critical patent/CN111554742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开了一种GaN HEMT器件的制备方法，包括提供外延基底，外延基底包括衬底以及在衬底上依次层叠设置的沟道层以及势垒层；采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极；在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层，在钝化层背离外延基底的一侧形成源极、漏极、栅极开孔并沉积金属电极，金属电极包括源极金属电极、漏极金属电极和栅极金属电极。该方法能够精确控制刻蚀深度，改善欧姆接触区域的刻蚀形貌，提升欧姆接触质量，提升输出饱和电流，提升器件性能。

Description

一种GaN HEMT器件的制备方法
技术领域
本发明实施例涉及半导体技术，尤其涉及一种GaN HEMT器件的制备方法。
背景技术
GaN(氮化镓)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件具有电子迁移率高、输出电流大以及击穿电压高等特点，广泛应用于高频大功率场合。
GaN HEMT器件是一种三端器件，其结构以AlGaN/GaN异质结为主，通过栅极下面的肖特基势垒控制AlGaN/GaN异质结中二维电子气(2DEG)的浓度，实现对源极和漏极之间的电流的控制。示例性的，图1是一种常开型GaN HEMT器件的结构示意图，示出了GaN HEMT器件的主要膜层结构。参见图1，其膜层结构自下而上依次为衬底(Si)01、沟道层(GaN)03以及势垒层(AlGaN)05，势垒层05上方设置有栅极金属电极071，栅极金属电极071与沟道层中的有源区相对，栅极金属电极071相对两侧的势垒层05中还设置有金属电极(051和052)，两金属电极分别与沟道层03中的源极区域(以下简称源极)和漏极区域(以下简称漏极)接触。为实现电信号的高效传输，通常将金属电极与源极之间以及金属电极与漏极之间形成低接触电阻的欧姆接触。因此，欧姆接触的质量将直接影响器件的输出饱和电流、导通电阻、击穿电压等性能指标。
如图1所示，在形成源极的欧姆接触电极和漏极的欧姆接触电极(051和052)时，需要对势垒层进行刻蚀处理，以露出源极和漏极处的沟道层，再制备金属电极，使金属电极与源极和漏极形成欧姆接触。目前，刻蚀工艺常采用氯基气体刻蚀。但是，此刻蚀方法主要通过控制刻蚀时间实现刻蚀深度的控制，由于刻蚀时间往往难以准确把控，导致刻蚀深度难以准确控制，如果刻蚀未尽则无法形成良好的欧姆接触，降低欧姆接触质量，增加器件的导通电阻，降低输出饱和电流。此外，等离子体会在刻蚀过程中对样品表面造成损伤，导致欧姆接触区域的表面形貌粗糙，进而降低欧姆接触质量，增加器件的导通电阻，降低输出饱和电流。
发明内容
本发明实施例提供一种GaN HEMT器件的制备方法，该方法能够精确控制刻蚀深度，改善欧姆接触区域的刻蚀形貌，实现提升欧姆接触质量，提升输出饱和电流，提升器件性能的效果。
为达到上述目的，本发明实施例提供了一种GaN HEMT器件的制备方法，包括：
提供外延基底；外延基底包括衬底以及在衬底上依次层叠设置的沟道层以及势垒层；
采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；源极欧姆接触凹槽露出沟道层中的源极，漏极欧姆接触凹槽露出沟道层中的漏极；
在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极；源极欧姆接触电极与源极接触，漏极欧姆接触电极与漏极接触；
在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层；钝化层包括源极开孔、漏极开孔以及栅极开孔，源极开孔在源极欧姆接触电极上的垂直投影位于源极欧姆接触电极内，漏极开孔在漏极欧姆接触电极上的垂直投影位于漏极欧姆接触电极内，栅极开孔在势垒层上的垂直投影位于源极欧姆接触电极和漏极欧姆接触电极之间；
在钝化层背离外延基底的一侧形成金属电极；金属电极包括源极金属电极、漏极金属电极和栅极金属电极，源极金属电极通过源极开孔与源极欧姆接触电极连接，漏极金属电极通过漏极开孔与漏极欧姆接触电极连接，栅极金属电极通过栅极开孔与势垒层连接。
可选的，采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽，包括：
在势垒层背离衬底一侧形成图形化的第一光刻胶层；第一光刻胶层未覆盖势垒层中与源极和漏极相对应的区域；
以第一光刻胶层为掩膜，氧化势垒层，形成氧化结构；
去除氧化结构，形成源极欧姆接触凹槽和漏极欧姆接触凹槽。
可选的，氧化势垒层，包括：采用氧等离子体氧化势垒层；
去除氧化结构，包括：采用稀盐酸去除氧化结构。
可选的，采用氧等离子体氧化势垒层时的氧化工艺参数包括：上电极功率为100W～450W，下电极功率为20W～80W，氧气流量为20sccm～80sccm，腔室压强为5mToor～20mToor，氧化时间为1min～5min；
稀盐酸中盐酸与水的体积比为1:3～1:5。
可选的，在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极，包括：
在第一光刻胶层、源极欧姆接触凹槽以及漏极欧姆接触凹槽背离衬底一侧形成接触电极层；
去除第一光刻胶层以及第一光刻胶层上的接触电极层，并进行退火处理，形成源极欧姆接触电极和漏极欧姆接触电极。
可选的，接触电极层包括Ti5Al1合金层以及TiN金属帽层，Ti5Al1合金层以及TiN金属帽层沿背离衬底方向层叠设置。
可选的，在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层，包括：
在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成初始钝化层；
在初始钝化层背离衬底一侧形成图形化的第二光刻胶层，第二光刻胶层未覆盖初始钝化层中与源极欧姆接触电极、漏极欧姆接触电极以及源极欧姆接触电极与漏极欧姆接触电极之间的势垒层相对应的部分区域；
以第二光刻胶层为掩膜，刻蚀初始钝化层，形成图形化的钝化层。
可选的，在钝化层背离外延基底的一侧形成金属电极，包括：
在钝化层上形成图形化的第三光刻胶层，第三光刻胶层在衬底上的垂直投影位于钝化层在衬底上的垂直投影内；
在第三光刻胶层、源极开孔、漏极开孔以及栅极开孔背离衬底一侧形成金属电极层；
去除第三光刻胶层以及第三光刻胶层上的金属电极层，形成金属电极。
可选的，外延基底还包括缓冲层和空间隔离层，缓冲层设置于衬底与沟道层之间，空间隔离层设置于沟道层与势垒层之间；制备方法中，在采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽之前，还包括：
图形化势垒层、空间隔离层、沟道层以及缓冲层，形成器件隔离槽。
本发明实施例还提供了一种GaN HEMT器件的制备方法，包括：
提供外延基底；外延基底包括衬底以及在衬底上依次层叠设置的沟道层、势垒层以及p型半导体层；
图形化p型半导体层，形成p型半导体栅极；
图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；源极欧姆接触凹槽和漏极欧姆接触凹槽形成于p型半导体栅极的相对两侧，且源极欧姆接触凹槽露出沟道层中的源极，漏极欧姆接触凹槽露出沟道层中的漏极；
在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极；源极欧姆接触电极与源极接触，漏极欧姆接触电极与漏极接触；
在势垒层、源极欧姆接触电极、p型半导体栅极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层；钝化层包括源极开孔、漏极开孔以及栅极开孔，源极开孔在源极欧姆接触电极上的垂直投影位于源极欧姆接触电极内，漏极开孔在漏极欧姆接触电极上的垂直投影位于漏极欧姆接触电极内，栅极开孔在p型半导体栅极上的垂直投影位于p型半导体栅极内；
在钝化层背离外延基底的一侧形成金属电极；金属电极包括源极金属电极、漏极金属电极和栅极金属电极，源极金属电极通过源极开孔与源极欧姆接触电极连接，漏极金属电极通过漏极开孔与漏极欧姆接触电极连接，栅极金属电极通过栅极开孔与p型半导体栅极连接；
其中，“图形化p型半导体层，形成p型半导体栅极”和“图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽”中的至少之一包括氧化刻蚀工艺。
本发明实施例通过氧化刻蚀工艺在势垒层中形成源极欧姆接触凹槽和漏极欧姆接触凹槽，该氧化刻蚀工艺分两步进行，首先氧化势垒层中与源极和漏极相对应的区域，形成氧化物，然后去除氧化物，以形成凹槽。氧化过程中，形成的氧化层会覆盖在势垒层表面，防止进一步的氧化，因此，势垒层所能被氧化的深度是有限的，不会随着氧化时间的延长而增加，从而可实现氧化深度的控制，而刻蚀过程则仅对被氧化的势垒层进行刻蚀，从而可以避免损伤被氧化的区域以外的膜层，得到形貌良好源极欧姆接触凹槽和漏极欧姆接触凹槽。该氧化刻蚀方法解决了采用氯基气体刻蚀时所存在的刻蚀深度难以控制以及刻蚀损伤等问题，实现了精确控制刻蚀深度，改善欧姆接触区域刻蚀形貌的效果，从而达到了提升欧姆接触质量，提升输出饱和电流，提升器件性能的目的。
附图说明
图1是一种常开型GaN HEMT器件的结构示意图；
图2是本发明实施例提供的一种GaN HEMT器件的制备方法的流程示意图；
图3-图8是本发明实施例提供的一种常开型GaN HEMT器件的制备流程示意图；
图9是本发明实施例提供的另一种GaN HEMT器件的制备方法的流程示意图；
图10-图16是本发明实施例提供的一种常关型GaN HEMT器件的制备流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
GaN HEMT器件包括常开型器件和常关型器件，无论常开型器件还是常关型器件均需要先在势垒层上形成凹槽，进而沉积金属以形成源极和漏极的欧姆接触电极。本发明实施例以常开型和常关型GaN HEMT器件为例，介绍其制备方法，此方法能够精确控制刻蚀深度，改善刻蚀形貌，从而提升欧姆接触质量。
图2是本发明实施例提供的一种GaN HEMT器件的制备方法，该方法适用于常开型GaN HEMT器件的制备。图3-图8是本发明实施例提供的一种常开型GaN HEMT器件的制备流程示意图，下面结合图2-图8介绍常开型GaN HEMT器件的制备流程。如图2所示，该制备方法包括如下步骤：
S101、提供外延基底；外延基底包括衬底以及在衬底上依次层叠设置的沟道层以及势垒层；
参见图3，可选的，外延基底除衬底01、沟道层03和势垒层05以外，还可以包括缓冲层02和空间隔离层04，缓冲层02设置于衬底01与沟道层03之间，空间隔离层04设置于沟道层03与势垒层05之间。其中，势垒层05和沟道层03构成了GaN HEMT器件的半导体异质结，在栅极电压的作用下，半导体异质结界面处可形成高电子迁移率的二维电子气，二维电子气在沟道层中的源极和漏极之间传输以形成电流。空间隔离层04的设置是为了将二维电子气限制于沟道层03靠近势垒层05的一侧。缓冲层02的设置是为了减小器件工作过程中的电流泄漏。
示例性的，衬底材料可以为Si，缓冲层材料可以为GaN，沟道层材料可以为GaN，空间隔离层材料可以为AlN，势垒层材料可以为AlGaN。
需要说明的是，为便于后续描述，图3-图8示例性地示出了GaN HEMT器件包括缓冲层和空间隔离层的制备流程。本领域技术人员可根据实际需求选择性地设置缓冲层和空间隔离层，本发明实施例对此不作限定。
S102、采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；源极欧姆接触凹槽露出沟道层中的源极，漏极欧姆接触凹槽露出沟道层中的漏极；
参见图5，经过氧化刻蚀处理后，势垒层05中形成了源极欧姆接触凹槽0510和漏极欧姆接触凹槽0520。
其中，氧化刻蚀工艺是本发明实施例提供的一种新型刻蚀工艺，具体是指一种先进行氧化处理再进行刻蚀处理的工艺。通过氧化处理可以将势垒层05中的待刻蚀区域(即0510和0520所指区域)形成氧化物结构，然后去除该氧化物结构以形成凹槽。氧化处理过程中，形成的氧化层会覆盖在势垒层表面，防止进一步的氧化，因此，势垒层所能被氧化的深度是有限的，不会随着氧化时间的延长而增加，如此可避免通过控制时间控制刻蚀深度的不准确性，实现刻蚀深度的精确控制。示例性的，刻蚀过程可采用湿法刻蚀。刻蚀处理过程可仅去除氧化物结构，不会对其他区域造成损伤，从而避免了氯基气体在刻蚀过程中因刻蚀损伤导致欧姆接触区域刻蚀形貌不佳的问题。后续将示例性介绍氧化过程和刻蚀过程所采用的工艺参数，在此不作过多说明。
S103、在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极；源极欧姆接触电极与源极接触，漏极欧姆接触电极与漏极接触；
参见图6，源极欧姆接触电极051与源极形成欧姆接触，漏极欧姆接触电极052与漏极形成漏极接触。后续详细介绍源极欧姆接触电极和漏极欧姆接触电极的形成，在此不做过多说明。
S104、在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层；钝化层包括源极开孔、漏极开孔以及栅极开孔，源极开孔在源极欧姆接触电极上的垂直投影位于源极欧姆接触电极内，漏极开孔在漏极欧姆接触电极上的垂直投影位于漏极欧姆接触电极内，栅极开孔在势垒层上的垂直投影位于源极欧姆接触电极和漏极欧姆接触电极之间；
参见图7，钝化层06形成于GaN HEMT器件的表面，可起到保护器件的作用。后续详细介绍钝化层的形成，在此不做过多说明。通过在钝化层中形成栅极开孔061、源极开孔062和漏极开孔063，为后续形成GaN HEMT器件的外部电极引脚做准备。
S105、在钝化层背离外延基底的一侧形成金属电极；金属电极包括源极金属电极、漏极金属电极和栅极金属电极，源极金属电极通过源极开孔与源极欧姆接触电极连接，漏极金属电极通过漏极开孔与漏极欧姆接触电极连接，栅极金属电极通过栅极开孔与势垒层连接。
参见图8，栅极金属电极071、源极金属电极072以及漏极金属电极073为GaN HEMT器件的外部电极引脚，通过此引脚将GaN HEMT器件电连接于工作电路之中。后续详细介绍栅极金属电极、源极金属电极以及漏极金属电极的形成，在此不做过多说明。
需要说明的是，在GaN HEMT器件的实际生产过程中，栅极开孔、源极开孔以及漏极开孔并非同时形成的，栅极金属电极、源极金属电极以及漏极金属电极也并非同时形成的，而且，栅极金属电极、源极金属电极以及漏极金属电极可采用不同的金属材料。实际生产过程中，通常先在钝化层上形成源极开孔和漏极开孔，然后形成源极金属电极和漏极金属电极。待GaN HEMT器件经过性能测试后，才在钝化层上形成栅极开孔再形成栅极金属电极，以得到最终产品。为便于描述，后续均以栅极金属电极、源极金属电极以及漏极金属电极为同时制备为例进行说明。
本发明实施例通过氧化刻蚀工艺在势垒层中形成源极欧姆接触凹槽和漏极欧姆接触凹槽，该氧化刻蚀工艺分两步进行，首先氧化势垒层中与源极和漏极相对应的区域，形成氧化物，然后去除氧化物，以形成凹槽。氧化过程中，形成的氧化层会覆盖在势垒层表面，防止进一步的氧化，因此势垒层所能被氧化的深度是有限的，不会随着氧化时间的延长而增加，从而可实现氧化深度的控制，而刻蚀过程则仅对被氧化的势垒层进行刻蚀，从而可以避免损伤被氧化的区域以外的膜层，得到形貌良好源极欧姆接触凹槽和漏极欧姆接触凹槽。该氧化刻蚀方法解决了采用氯基气体刻蚀时所存在的刻蚀深度难以控制以及刻蚀损伤等问题，实现了精确控制刻蚀深度，改善欧姆接触区域刻蚀形貌的效果，从而达到了提升欧姆接触质量，提升输出饱和电流，提升器件性能的目的。
在上述实施例的基础上，下面结合图3-图8对常开型GaN HEMT器件的制备方法做进一步详细介绍。
可选的，在采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽(S102)之前，还包括：图形化势垒层、空间隔离层、沟道层以及缓冲层，形成器件隔离槽。
参见图4，器件隔离槽011用于将各器件进行隔离。制备工艺完成后，沿器件隔离槽切割外延基底即可得到多个GaN HEMT器件。
示例性的，形成器件隔离槽可包括如下步骤：第一步，将外延基底依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干，以去除样品表面杂质；第二步，在清洗好的样品上依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义器件隔离图形；第三步，将第二步处理好的样品放置于ICP-RIE(感应耦合等离子体)刻蚀设备的传输腔中，在BCl3/Cl2刻蚀气体中刻蚀掉隔离部分的势垒层、空间隔离层以及沟道层(还可以刻蚀掉隔离部分的缓冲层)，以形成器件隔离槽，刻蚀深度可为300nm～500nm。
可选的，S102中，采用氧化刻蚀工艺图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽，可采用如下步骤实现：
第一步，在势垒层背离衬底一侧形成图形化的第一光刻胶层；第一光刻胶层未覆盖势垒层中与源极和漏极相对应的区域；
其中，第一光刻胶层的形貌与图5所示图形化的势垒层05相同，其作用是作为掩膜，露出待刻蚀区域的势垒层，并且保护待刻蚀区域以外的势垒层。示例性的，可先将上述形成器件隔离槽的样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干，以去除杂质。然后，在清洗好的样品上依次进行匀胶，前烘，光刻，显影，后烘等步骤，形成图形化的第一光刻胶层，以定义(露出)源极和漏极的欧姆接触区域。
第二步，以第一光刻胶层为掩膜，氧化势垒层，形成氧化结构；
可选的，可采用氧等离子体氧化势垒层。进一步可选的，采用氧等离子体氧化势垒层时的氧化工艺参数包括：上电极功率(ICP power)为100W～450W，下电极功率(RF power)为20W～80W，氧气流量为20sccm～80sccm，腔室压强为5mToor～20mToor，氧化时间为1min～5min。
示例性的，氧化欧姆接触区域的势垒层时，可采用ICP-RIE设备进行，在氧化过程中只需要通入氧气即可。通过调节上述ICP设备的参数可实现不同氧化深度的控制。具体的，加载上电极功率可将氧气离化为氧等离子体，上电极功率的大小决定了氧等离子体的浓度。加载下电极功率可在腔室内形成内建电场，加速氧等离子体下落到样品表面，下电极功率的大小决定了氧等离子体下落的速度和渗透进势垒层的深度。腔室压强可以用于调节刻蚀的均匀性。在氧化过程中，通过调控氧气流量和上电极功率，可以调控氧等离子体的浓度。当氧等离子浓度达到饱和时，表面一定深度的势垒层会被氧化，形成的氧化层覆盖在势垒层表面会阻挡更深层的势垒层被氧化，氧等离子体无法在内建电场的作用下继续渗透氧化更深处的势垒层，从而实现了氧化的自停止效应，使势垒层所能被氧化的深度是有限的，不会随着氧化时间的延长而增加，从而避免了通过控制刻蚀时间来控制刻蚀深度的不确定性，实现了控制氧化深度的目的。
第三步，去除氧化结构，形成源极欧姆接触凹槽和漏极欧姆接触凹槽。
可选的，可采用稀盐酸去除该氧化结构。由于势垒层经氧等离子体氧化后，形成了具有一定深度及形貌的氧化结构，当样品浸没于稀盐酸中时，稀盐酸仅会与氧化结构发生反应，不会损伤氧化结构以外的膜层，从而可以避免采用氯基气体刻蚀所带来的刻蚀损伤，改善了欧姆接触凹槽的形貌。进一步可选的，稀盐酸中盐酸与水的体积比为1:3～1:5，反应时间可以为3min～5min，反应结束后，可用去离子水冲洗15min，并用氮气吹干，以去除杂质。
需要说明的是，氧等离子体氧化过程和盐酸去除氧化结构的过程可多次重复，直至将AlGaN势垒层完全刻蚀掉。如此，可进一步提高刻蚀深度的可控性。
可选的，S103中，在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极，可采用如下步骤实现：
第一步，在第一光刻胶层、源极欧姆接触凹槽以及漏极欧姆接触凹槽背离衬底一侧形成接触电极层；
示例性的，在S102形成欧姆接触凹槽后，可立即将处理好的样品立即放入磁控溅射蒸镀设备传输腔，避免样品进一步氧化，影响欧姆接触效果。利用磁控溅射蒸镀设备进行镀膜，以得到接触电极层。
第二步，去除第一光刻胶层以及第一光刻胶层上的接触电极层，并进行退火处理，形成源极欧姆接触电极和漏极欧姆接触电极。
示例性的，可先将上述蒸镀有接触电极层的样品浸没于二甲基亚砜溶液中，通过60℃～80℃的水浴加热的方式剥离掉第一光刻胶层以及第一光刻胶层上的接触电极层，然后依次经过异丙醇冲洗10min，去离子水冲洗10min，氮气吹干，以去除杂质。如图6所示，金属剥离完成后，可形成源极欧姆接触电极051和漏极欧姆接触电极052。通过对金属剥离后的样品在1000sccm氮气氛围中进行热退火，退火温度可设置在500℃～650℃之间，可得到较好的欧姆接触效果。
可选的，接触电极层包括Ti5Al1合金层以及TiN金属帽层，Ti5Al1合金层以及TiN金属帽层沿背离衬底方向层叠设置。
本发明实施例采用Ti/Al合金以及TiN构成无金欧姆接触电极。Ti/Al合金中的Ti可以在退火时与AlGaN反应生成TiN，在势垒层中留下了很多N空位，提高了势垒层中的二维电子气浓度，同时Ti/Al合金中的Al可以防止AlGaN中的Al扩散出来，可以有效维持沟道层的二维电子气浓度。此外，Ti/Al的比例也是影响欧姆接触质量的重要因素，优选地，本实施例中Ti/Al比例为5:1，实验表明此比例构成的合金层可以最大限度地提升器件的欧姆接触效果。
可选的，S104中，在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层，可采用如下步骤实现：
第一步，在势垒层、源极欧姆接触电极以及漏极欧姆接触电极背离衬底一侧形成初始钝化层；
示例性的，样品退火完成后，可将样品放置于等离子增强型化学气相沉积设备中蒸镀一层初始钝化层，以保护器件。初始钝化层的材料可选用Si3N4，其厚度可以为150nm。在形成初始钝化层后，需要在初始钝化层上设置开孔，以为后续制备器件的外部金属引脚做准备。
第二步，在初始钝化层背离衬底一侧形成图形化的第二光刻胶层，第二光刻胶层未覆盖初始钝化层中与源极欧姆接触电极、漏极欧姆接触电极以及源极欧姆接触电极与漏极欧姆接触电极之间的势垒层相对应的部分区域；
其中，第二光刻胶层的形貌与图7中图形化的钝化层06的形貌相同，其作用是作为掩膜，以露出初始钝化层的待刻蚀区域，并保护待刻蚀区域以外的初始钝化层。示例性的，可先将上述形成初始钝化层的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，形成图形化的第二光刻胶层，以定义栅极、源极和漏极的开孔图形。
第三步，以第二光刻胶层为掩膜，刻蚀初始钝化层，形成图形化的钝化层。
参见图7，示例性的，可将样品放置于ICP-RIE刻蚀设备的传输腔中，在SF6/Ar刻蚀气体中刻蚀掉表面Si3N4钝化层，形成栅极开孔061、源极开孔062和漏极开孔063。然后，将样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干，以去除杂质，为后续工艺做准备。
可选的，S105中，在钝化层背离外延基底的一侧形成金属电极，可采用如下步骤实现：
第一步，在钝化层上形成图形化的第三光刻胶层，第三光刻胶层在衬底上的垂直投影位于钝化层在衬底上的垂直投影内；
示例性的，可将S104形成开孔的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，以形成图形化的第三光刻胶层，以定义栅极、源极和漏极的金属电极图形。第三光刻胶层与图7中钝化层06的形貌相似，本实施例通过设置第三光刻胶层在在衬底上的垂直投影位于钝化层在衬底上的垂直投影内，可使第三光刻胶的开孔面积大于钝化层的开孔面积，以保证金属电极的至少部分位于钝化层上，提高金属电极的牢固性。
第二步，在第三光刻胶层、源极开孔、漏极开孔以及栅极开孔背离衬底一侧形成金属电极层；
示例性的，在形成开孔后，可将样品放入电子束蒸镀设备中沉积金属电极层，金属电极层的材料沿背离衬底方向可依次为Ti、Al、Ti和Au，各金属层的厚度可依次为20nm、110nm、40nm和50nm。
第三步，去除第三光刻胶层以及第三光刻胶层上的金属电极层，形成金属电极。
示例性的，在形成金属电极层后，可将样品浸没于二甲基亚砜溶液中，通过60℃～80℃的水浴加热方式实现金属剥离，以去除第三光刻胶层以及第三光刻胶层上的金属电极层。剥离完成后，将样品依次经过异丙醇冲洗10min，去离子水冲洗10min，氮气吹干，以去除杂质。如图8所示，金属剥离后，栅极金属电极071、源极金属电极072以及漏极金属电极073作为外部引脚暴露在器件外部，用于连接工作电路，钝化层06则对器件进行保护。
图9是本发明实施例提供的另一种GaN HEMT器件的制备方法，该方法适用于常关型GaN HEMT器件的制备。图10-图16是本发明实施例提供的一种常关型GaN HEMT器件的制备流程示意图，下面结合图9-图16介绍常关型GaN HEMT器件的制备流程。
首先需要说明的是，实现常关型GaN HEMT的方法有很多种，例如插入p-GaN型栅，凹槽栅技术和氟离子注入技术。本发明实施例及其附图以在常开型器件的基础上插入p型半导体栅极(例如p-GaN)形成常关型器件为例，介绍其制备方法。由于常关型器件和常开型器件的结构存在多个相同的膜层结构，因此，相同膜层结构的材料及其处理工艺可参见上述对常开型器件的描述，后续将不再赘述。
如图9所示，该制备方法包括如下步骤：
S201、提供外延基底；外延基底包括衬底以及在衬底上依次层叠设置的沟道层、势垒层以及p型半导体层；
该步骤结构示意图如图10所示。示例性的，p型半导体层08的材料可以为p-GaN。
S202、图形化p型半导体层，形成p型半导体栅极；
该步骤结构示意图如图12所示。通过对p型半导体层08进行刻蚀处理，可在与沟道层03的有源区相对应的部分形成p型半导体栅极081，以耗尽势垒层05和沟道层03之间的二维电子气，实现器件的关断，形成常关型GaN HEMT器件。
由于p型半导体层位于势垒层之上，如果刻蚀过度，则会导致势垒层减薄，进而导致二维电子气的浓度下降，使得器件的输出饱和电流下降。因此，对于p型半导体栅极的图形化可采用上述氧化刻蚀工艺进行，以精确控制刻蚀深度，避免刻蚀损伤。
S203、图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；源极欧姆接触凹槽和漏极欧姆接触凹槽形成于p型半导体栅极的相对两侧，且源极欧姆接触凹槽露出沟道层中的源极，漏极欧姆接触凹槽露出沟道层中的漏极；
该步骤结构示意图如图13所示，图形化势垒层05后，可形成源极欧姆接触凹槽0510和漏极欧姆接触凹槽0520。
S204、在源极欧姆接触凹槽内形成源极欧姆接触电极，同时在漏极欧姆接触凹槽内形成漏极欧姆接触电极；源极欧姆接触电极与源极接触，漏极欧姆接触电极与漏极接触；
该步骤结构示意图如图14所示，源极欧姆接触凹槽内形成有源极欧姆接触电极051，漏极欧姆接触凹槽内形成有漏极欧姆接触电极052。
S205、在势垒层、源极欧姆接触电极、p型半导体栅极以及漏极欧姆接触电极背离衬底一侧形成图形化的钝化层；钝化层包括源极开孔、漏极开孔以及栅极开孔，源极开孔在源极欧姆接触电极上的垂直投影位于源极欧姆接触电极内，漏极开孔在漏极欧姆接触电极上的垂直投影位于漏极欧姆接触电极内，栅极开孔在p型半导体栅极上的垂直投影位于p型半导体栅极内；
该步骤结构示意图如图15所示，图形化的钝化层06包括栅极开孔061、源极开孔062以及漏极开孔063。
S206、在钝化层背离外延基底的一侧形成金属电极；金属电极包括源极金属电极、漏极金属电极和栅极金属电极，源极金属电极通过源极开孔与源极欧姆接触电极连接，漏极金属电极通过漏极开孔与漏极欧姆接触电极连接，栅极金属电极通过栅极开孔与p型半导体栅极连接。
该步骤结构示意图如图16所示，在钝化层06的开孔内分别形成有栅极金属电极071、源极金属电极072以及漏极金属电极073。
在上述步骤中，“图形化p型半导体层，形成p型半导体栅极”和“图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽”中的至少之一包括氧化刻蚀工艺。
优选的，“图形化p型半导体层，形成p型半导体栅极”和“图形化势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽”均采用氧化刻蚀工艺进行，以精确控制刻蚀深度，避免刻蚀损伤。
下面，结合图10-图16，提供一种常关型GaN HEMT器件的完整制备工艺流程。该制备工艺流程包括如下步骤：
1.将外延基底依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干，去除样品表面杂质。图10示出了外延基底的结构，示例性的，外延基底自下而上依次包括Si衬底01，GaN缓冲层02、GaN沟道层03、AlN空间隔离层04、AlGaN势垒层06以及p型半导体(p-GaN)层08。
2.在清洗好的样品上依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义器件隔离区域。
3.将步骤2处理好的样品放置于ICP-RIE刻蚀设备的传输腔中，在BCl3/Cl2刻蚀气体中刻蚀掉隔离部分的p-GaN/AlGaN/GaN层，刻蚀深度为300nm～500nm。刻蚀后的结构如图11所示。
4.将步骤3中刻蚀后样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干。
5.在清洗好的样品上依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义p-GaN栅极区域。
6.将步骤5处理好的样品放置于ICP-RIE刻蚀设备的传输腔中，利用氧化刻蚀方法进行p-GaN刻蚀工艺，形成p-GaN栅极。首先将p-GaN氧化成Ga2O3,氧化过程中只通入40sccmO2。优选的，设定ICP power为100W，RF power为40W，腔室压强15mTorr，氧化时间3min。
7.再将氧化后的样品浸没于稀释的盐酸溶液(HCl：H2O＝1：4)中3min去除样品表面的氧化层，然后用去离子水冲洗15min，最后氮气吹干。
8.重复步骤6和7，直到p-GaN层被完全刻蚀掉。p-GaN层刻蚀后的结构如图12所示。
9.将步骤8中刻蚀后样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干。
10.在清洗好的样品上依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义源极和漏极的欧姆接触图形。
11.将步骤10处理好的样品放置于ICP-RIE刻蚀设备的传输腔中，利用氧化刻蚀方法进行AlGaN势垒层的刻蚀(欧姆接触的recess工艺)。首先，氧化欧姆接触部分的AlGaN层，氧化过程中只通入40sccm O2。优选的，设定ICPpower为100W，RF power为40W，腔室压强15mTorr，氧化时间3min。
12.将步骤11处理好的样品浸没于稀释的盐酸溶液(HCl：H2O＝1：4)中3min去除样品表面的氧化层，然后用去离子水冲洗15min，最后氮气吹干。
13.重复步骤11和12，直到AlGaN势垒层被完全刻蚀掉。AlGaN势垒层刻蚀后的结构如图13所示。
14.将步骤13处理好的样品立即放入磁控溅射蒸镀设备传输腔，避免样品进一步氧化，影响欧姆接触效果。镀膜工艺中，依次蒸镀60nm～80nm的Ti5Al1合金层和60nmTiN金属帽层。
15.将步骤14蒸镀好欧姆金属的样品浸没于二甲基亚砜溶液中，通过60℃～80℃的水浴加热方式实现金属剥离。剥离完成后，依次经过异丙醇冲洗10min，去离子水冲洗10min，氮气吹干。
16.对金属剥离后的样品在1000sccm N2氛围中进行热退火，退火温度可设置在500℃～650℃之间，以便得到最好的欧姆接触效果。形成欧姆接触电极后的结构如图14所示。
17.样品退火完成后将样品放置于等离子增强型化学气相沉积设备中蒸镀上一层150nm的Si3N4钝化层。
18.将步骤17处理好的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义源极和漏极的开孔图形。
19.将步骤18处理好的样品放置于ICP-RIE刻蚀设备的传输腔中，在SF6/Ar刻蚀气体中刻蚀掉表面Si3N4，形成源极开孔和漏极开孔。
20.将步骤19中刻蚀后样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干。
21.将步骤20处理好的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义源极和漏极的金属电极图形。
22.将步骤21处理好的样品放入电子束蒸镀设备中，沉积与欧姆接触电极连接的金属电极Ti/Al/Ti/Au(20nm/110nm/40nm/50nm)。
23.将步骤22蒸镀好金属电极的样品浸没于二甲基亚砜溶液中，通过60℃～80℃的水浴加热方式实现金属剥离。剥离完成后，依次经过异丙醇冲洗10min，去离子水冲洗10min，氮气吹干。
24.将步骤23处理好的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义栅极的开孔图形。
25.将步骤24处理好的样品放置于ICP-RIE刻蚀设备的传输腔中，在SF6/Ar刻蚀气体中刻蚀掉表面Si3N4，形成栅极开孔。
26.将步骤25中刻蚀后样品依次经过丙酮超声清洗5min，异丙醇超声清洗10min，去离子水冲洗10min，氮气吹干。
27.将步骤26处理好的样品依次进行匀胶，前烘，光刻，显影，后烘等步骤，定义栅极的金属电极图形。
28.将步骤27处理好的样品放入电子束蒸镀设备中沉积栅极的金属电极Ti/Au(40nm/100nm)。
29.将步骤28蒸镀好栅极金属的样品浸没于二甲基亚砜溶液中，通过60℃～80℃的水浴加热方式实现金属剥离。剥离完成后，依次经过异丙醇冲洗10min，去离子水冲洗10min，氮气吹干。
需要说明的是，上述具体工艺介绍了先形成源极金属电极072和漏极金属电极073(步骤17～23)再形成栅极金属电极的071(步骤24～29)的制备工艺。附图可参照图15和图16，具体的，钝化层形成开孔后的结构如图15所示，开孔内形成金属电极后的结构如图16所示。
由于常关型器件包括了常开型器件中的所有膜层结构，因此，本领域技术人员可参照上述制备流程得到常开型器件的完整制备流程，本发明实施例不再赘述。
本发明实施例提供的常开型器件和常关型器件的制备方法与传统制备方法相比，在p-GaN层的刻蚀和AlGaN势垒层的刻蚀中应用了一种新的氧化刻蚀方法。这种氧化刻蚀方法不仅可以极大的减小刻蚀过程中引入的刻蚀损伤，还可以精确控制刻蚀深度，有利于后续欧姆接触工艺的形成，并且经过recess工艺可以实现低温退火工艺，得到较宽的工艺窗口，对设备和工艺的要求也更低。同时本发明实施例提出了一种Ti5Al1/TiN的无金欧姆接触结构，有利于维持甚至提高二维电子气浓度。通过氧化刻蚀和无金欧姆接触工艺的相结合可以进一步提升器件的输出特性，例如提升器件的开启电压以及击穿电压，同时也可以提高器件的可靠性和稳定性。特别地，对于射频器件来说，欧姆接触的性能提升对于器件整体性能提升占有很大比重，氧化刻蚀和新型无金欧姆接触工艺也可以广泛应用于射频器件的制备工艺中。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种GaN HEMT器件的制备方法，其特征在于，包括：
提供外延基底；所述外延基底包括衬底以及在所述衬底上依次层叠设置的沟道层以及势垒层；
采用氧化刻蚀工艺图形化所述势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；所述源极欧姆接触凹槽露出所述沟道层中的源极，所述漏极欧姆接触凹槽露出所述沟道层中的漏极；
在所述源极欧姆接触凹槽内形成源极欧姆接触电极，同时在所述漏极欧姆接触凹槽内形成漏极欧姆接触电极；所述源极欧姆接触电极与所述源极接触，所述漏极欧姆接触电极与所述漏极接触；
在所述势垒层、所述源极欧姆接触电极以及所述漏极欧姆接触电极背离所述衬底一侧形成图形化的钝化层；所述钝化层包括源极开孔、漏极开孔以及栅极开孔，所述源极开孔在所述源极欧姆接触电极上的垂直投影位于所述源极欧姆接触电极内，所述漏极开孔在所述漏极欧姆接触电极上的垂直投影位于所述漏极欧姆接触电极内，所述栅极开孔在所述势垒层上的垂直投影位于所述源极欧姆接触电极和所述漏极欧姆接触电极之间；
在所述钝化层背离所述外延基底的一侧形成金属电极；所述金属电极包括源极金属电极、漏极金属电极和栅极金属电极，所述源极金属电极通过所述源极开孔与所述源极欧姆接触电极连接，所述漏极金属电极通过所述漏极开孔与所述漏极欧姆接触电极连接，所述栅极金属电极通过所述栅极开孔与所述势垒层连接。
2.根据权利要求1所述的制备方法，其特征在于，采用氧化刻蚀工艺图形化所述势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽，包括：
在所述势垒层背离所述衬底一侧形成图形化的第一光刻胶层；所述第一光刻胶层未覆盖所述势垒层中与源极和漏极相对应的区域；
以所述第一光刻胶层为掩膜，氧化所述势垒层，形成氧化结构；
去除所述氧化结构，形成所述源极欧姆接触凹槽和所述漏极欧姆接触凹槽。
3.根据权利要求2所述的制备方法，其特征在于，所述氧化所述势垒层，包括：采用氧等离子体氧化所述势垒层；
所述去除所述氧化结构，包括：采用稀盐酸去除所述氧化结构。
4.根据权利要求3所述的制备方法，其特征在于，采用氧等离子体氧化所述势垒层时的氧化工艺参数包括：上电极功率为100W～450W，下电极功率为20W～80W，氧气流量为20sccm～80sccm，腔室压强为5mToor～20mToor，氧化时间为1min～5min；
所述稀盐酸中盐酸与水的体积比为1:3～1:5。
5.根据权利要求2所述的制备方法，其特征在于，在所述源极欧姆接触凹槽内形成源极欧姆接触电极，同时在所述漏极欧姆接触凹槽内形成漏极欧姆接触电极，包括：
在所述第一光刻胶层、所述源极欧姆接触凹槽以及所述漏极欧姆接触凹槽背离所述衬底一侧形成接触电极层；
去除所述第一光刻胶层以及所述第一光刻胶层上的所述接触电极层，并进行退火处理，形成所述源极欧姆接触电极和所述漏极欧姆接触电极。
6.根据权利要求5所述的制备方法，其特征在于，所述接触电极层包括Ti5Al1合金层以及TiN金属帽层，所述Ti5Al1合金层以及所述TiN金属帽层沿背离衬底方向层叠设置。
7.根据权利要求1所述的制备方法，其特征在于，在所述势垒层、所述源极欧姆接触电极以及所述漏极欧姆接触电极背离所述衬底一侧形成图形化的钝化层，包括：
在所述势垒层、所述源极欧姆接触电极以及所述漏极欧姆接触电极背离所述衬底一侧形成初始钝化层；
在所述初始钝化层背离所述衬底一侧形成图形化的第二光刻胶层，所述第二光刻胶层未覆盖所述初始钝化层中与所述源极欧姆接触电极、所述漏极欧姆接触电极以及所述源极欧姆接触电极与所述漏极欧姆接触电极之间的势垒层相对应的部分区域；
以所述第二光刻胶层为掩膜，刻蚀所述初始钝化层，形成所述图形化的钝化层。
8.根据权利要求1所述的制备方法，其特征在于，在所述钝化层背离所述外延基底的一侧形成金属电极，包括：
在所述钝化层上形成图形化的第三光刻胶层，所述第三光刻胶层在所述衬底上的垂直投影位于所述钝化层在所述衬底上的垂直投影内；
在所述第三光刻胶层、所述源极开孔、所述漏极开孔以及所述栅极开孔背离所述衬底一侧形成金属电极层；
去除所述第三光刻胶层以及所述第三光刻胶层上的所述金属电极层，形成所述金属电极。
9.根据权利要求1所述的制备方法，其特征在于，所述外延基底还包括缓冲层和空间隔离层，所述缓冲层设置于所述衬底与所述沟道层之间，所述空间隔离层设置于所述沟道层与所述势垒层之间；所述制备方法中，在采用氧化刻蚀工艺图形化所述势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽之前，还包括：
图形化所述势垒层、所述空间隔离层、所述沟道层以及所述缓冲层，形成器件隔离槽。
10.一种GaN HEMT器件的制备方法，其特征在于，包括：
提供外延基底；所述外延基底包括衬底以及在所述衬底上依次层叠设置的沟道层、势垒层以及p型半导体层；
图形化所述p型半导体层，形成p型半导体栅极；
图形化所述势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽；所述源极欧姆接触凹槽和所述漏极欧姆接触凹槽形成于所述p型半导体栅极的相对两侧，且所述源极欧姆接触凹槽露出所述沟道层中的源极，所述漏极欧姆接触凹槽露出所述沟道层中的漏极；
在所述源极欧姆接触凹槽内形成源极欧姆接触电极，同时在所述漏极欧姆接触凹槽内形成漏极欧姆接触电极；所述源极欧姆接触电极与所述源极接触，所述漏极欧姆接触电极与所述漏极接触；
在所述势垒层、所述源极欧姆接触电极、所述p型半导体栅极以及所述漏极欧姆接触电极背离所述衬底一侧形成图形化的钝化层；所述钝化层包括源极开孔、漏极开孔以及栅极开孔，所述源极开孔在所述源极欧姆接触电极上的垂直投影位于所述源极欧姆接触电极内，所述漏极开孔在所述漏极欧姆接触电极上的垂直投影位于所述漏极欧姆接触电极内，所述栅极开孔在所述p型半导体栅极上的垂直投影位于所述p型半导体栅极内；
在所述钝化层背离所述外延基底的一侧形成金属电极；所述金属电极包括源极金属电极、漏极金属电极和栅极金属电极，所述源极金属电极通过所述源极开孔与所述源极欧姆接触电极连接，所述漏极金属电极通过所述漏极开孔与所述漏极欧姆接触电极连接，所述栅极金属电极通过所述栅极开孔与所述p型半导体栅极连接；
其中，“图形化所述p型半导体层，形成p型半导体栅极”和“图形化所述势垒层，形成源极欧姆接触凹槽和漏极欧姆接触凹槽”中的至少之一包括氧化刻蚀工艺。
CN202010393703.0A 2020-05-11 2020-05-11 一种GaN HEMT器件的制备方法 Pending CN111554742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010393703.0A CN111554742A (zh) 2020-05-11 2020-05-11 一种GaN HEMT器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010393703.0A CN111554742A (zh) 2020-05-11 2020-05-11 一种GaN HEMT器件的制备方法

Publications (1)

Publication Number Publication Date
CN111554742A true CN111554742A (zh) 2020-08-18

Family

ID=72008050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010393703.0A Pending CN111554742A (zh) 2020-05-11 2020-05-11 一种GaN HEMT器件的制备方法

Country Status (1)

Country Link
CN (1) CN111554742A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820774A (zh) * 2020-12-30 2021-05-18 南方科技大学 一种GaN器件及其制备方法
CN113053742A (zh) * 2021-03-12 2021-06-29 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113506821A (zh) * 2021-09-09 2021-10-15 深圳市时代速信科技有限公司 半导体器件
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20140264454A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
CN104282548A (zh) * 2014-09-12 2015-01-14 电子科技大学 一种iii-v族化合物半导体材料的刻蚀方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20140264454A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
CN104282548A (zh) * 2014-09-12 2015-01-14 电子科技大学 一种iii-v族化合物半导体材料的刻蚀方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820774A (zh) * 2020-12-30 2021-05-18 南方科技大学 一种GaN器件及其制备方法
CN113053742A (zh) * 2021-03-12 2021-06-29 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113506821A (zh) * 2021-09-09 2021-10-15 深圳市时代速信科技有限公司 半导体器件
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法

Similar Documents

Publication Publication Date Title
CN111554742A (zh) 一种GaN HEMT器件的制备方法
WO2005117091A1 (en) Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
CN111640797A (zh) 半导体器件的制作方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN105810607A (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
WO2023035714A1 (zh) 场效应管、其制备方法及电子电路
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN112820774A (zh) 一种GaN器件及其制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
JP2005243719A (ja) 電界効果型トランジスタ及びその製造方法
CN111403281A (zh) 一种半导体器件电极的制作方法及半导体欧姆接触结构
CN113314416B (zh) 一种GaN-HEMT器件上倾角结构的制备方法
CN111244165A (zh) 一种栅极结构的制备方法以及栅极结构
KR100400718B1 (ko) 티(ｔ)형 게이트 형성 방법
KR100248399B1 (ko) 화합물 반도체 소자의 제작방법
CN116884991A (zh) 一种增强型GaN高电子迁移率晶体管及制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN112466941A (zh) 一种E/D-mode GaN HEMT集成器件的制备方法
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
KR100243648B1 (ko) 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법
JP2998353B2 (ja) 半導体装置の製造方法
CN114171387A (zh) 基于p型栅的增强型hemt及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210428

Address after: Room 901-9024, Hengqin international business center, no.3000 Huandao East Road, Hengqin New District, Zhuhai, Guangdong 519000

Applicant after: Zhuhai GA Future Technology Co.,Ltd.

Address before: 1088 No. 518000 Guangdong city of Shenzhen province Nanshan District Xili Xueyuan Road

Applicant before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818