KR100243648B1 - 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 - Google Patents
선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100243648B1 KR100243648B1 KR1019960069793A KR19960069793A KR100243648B1 KR 100243648 B1 KR100243648 B1 KR 100243648B1 KR 1019960069793 A KR1019960069793 A KR 1019960069793A KR 19960069793 A KR19960069793 A KR 19960069793A KR 100243648 B1 KR100243648 B1 KR 100243648B1
- Authority
- KR
- South Korea
- Prior art keywords
- ohmic
- layer
- electrode
- present
- compound semiconductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 229940116641 vaginal film Drugs 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000003672 processing method Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- IWVKTOUOPHGZRX-UHFFFAOYSA-N methyl 2-methylprop-2-enoate;2-methylprop-2-enoic acid Chemical compound CC(=C)C(O)=O.COC(=O)C(C)=C IWVKTOUOPHGZRX-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
Abstract
본 발명은 전계효과형 갈륨비소 소자 제조 기술중 오믹 특성을 개선하기 위해서 오믹층의 재성장에 의한 오믹접촉전극의 제조 방법을 기술하기 위한 것이다. 본 발명의 오믹접촉전극 제조 방법은 고농도로 오믹층을 재성장함으로써 열처리후 접촉저항특성을 개선시킬 수 있고, 소자의 전기적 특성을 향상시킬 수 있다. 본 발명은 산화막과 질학막의 이중절연막을 식각마스크로하여 기판의 오믹영역을 건식식각하는 방법과 MOCVD방법으로 식각된 오믹영역을 선택적으로 재셩장하여 n형 InGaAs오믹층을 형성하는 방법 그리고 금속층 증착 및 그 열처리방법으로 구성되어 있다.
본 발명에 의하여 오믹전극을 실시하면 종래의 방법에 비하여 오믹전극을 용이하게 형성할 수 있고, 오믹접촉전극의 접촉저항값을 낮출 수 있어 소자의 전기적 특성을개선할 수 있는 장점을 가진다.
Description
본 발명은 고전자 이동도 트랜지스터(HEMT), 금속-반도체 전계효과 트랜지스터(MESFET) 등의 전계효과형 화합물 반도체 소자에 관한 것으로, 특히, 낮은 접촉저항값의 오믹전극을 갖는화합물 반도체 소자의 제조 방법에 관한 것이다.
전계효과형 화합물 반도체 소자의 오믹전극을 제조하는 종래의 방법에서는AuGa/Ni/Au 충의 다층구조로 된 오믹금속층을 열처리함으로써 AuGa/Ni/Au 오믹금속층의 Ga이 기판내부의 AlGaAs충을 지나 InGaAs채널층까지 확산하도록하여 오믹접촉특성을 얻는 방법을 채택하고 있다. 이 때 Ga이 기판내부의 InGaAs 채널층까지 확산되지 않으면 오믹접촉저항이 높아지는 문제가 있다. 또한 열처리후에 오믹금속층의 표면이 부풀어 오르는 소위 "balling-up'' 현상이 일어나 표면상태가 매우 거칠게 되고 오믹 접촉저항도 높아지는 문제가 발생한다.
제 1 도는 종래에 사용한 갈륨비소 고전자 이동도 트랜지스터(HEMT), 금속반도체 전계효과 트랜지스터(MESFET)등과 같은 전계효과형 화합물 반도체 소자의 제조방법을 간단히 나타내었다.
먼저, 도 1A에 도시된 바와 같이 반절연 같륨비소 기판(1) 상에 버퍼층(2),서브 채널(3), 채널층(4), 스페이서층(5), 쇼트키층(6), N형 GaAs 오믹층(7)이 차례로 형성한후, 소오스 전극 및 드레인 전극의 오믹전극을 형성하기 위한 감광막의 패턴(8)을 형성한다.
이어서, 도 2B도와 같이, 열저항 가열 진공 증착기로 합금형태로 된 AuGe 금속을 1000∼2000A 두꼐 그리고 Ni 금속을 400∼1000A 두꼐로 비교적 두껍게 증착한 다음에 Au금속을 차례로 증착하여 AuGe/Ni/Au로 구성된 오믹금속층(9)을 형성하게 되면은 불연속적인 AuGe/Ni/Au막이 형성묀다.
그리고, 도 1C도에 도시된 바와 같이, 감광막 패턴(8)을 제거하게 되면, 상기 감광막의 패턴(8) 상에 형성묀 오믹금속층(9)이 리프트 오프되어 제거되고, 소오스 전극과 드레인 전극(9)만이 남아 있게 묀다. 상기 전극을 형성한후, 약 430℃정도의 온도에서 20초 정도 열처리를 수행한다.
계속하여, 도 1D와 같이, 전계효과형 화합물반도체 소자의 T형 게이트를 형성하기 위한 PMMA/P(MMA-MAA)감광막 패턴(10)을 형성하고 게이트 금속전극(11)을증착한다.
끝으로, 도 1E도와 같이, 리프트 오프방법으로 상기 감광막 패턴(10)을 제거하여 미세한 T형 게이트를 갖는 HEMT과 MESFET 등의 전계효과형 화합물반도체 소자가 완셩된다.
상기 종래의 오믹금속전극은 AuGe/Ni/Au 오믹금속층의 Ge이 기판내부의InGaAs 채널층까지 제대로 확산되지 않는 문제가 발생하여 오믹접촉저항이 높아진다. 또한 열처리후에 오믹금속층의 표면이 부풀어 오르는 소위 "balling-up"현상이 일어나 표면 상태가 매우 거칠게 되고 오믹 접촉저항도 높아지는 문제가 발생한다.
본 발명은 오믹금속전극을 제작했을 경우 AuGe/Ni/Au 오믹금속층의 Ge이 기판내부의 InGaAs 채널층까지 제대로 확산되도록하여 오믹접촉저항을 낮추고, 오믹금속층의 표면이 부풀어 오르는 볼링업현상을 제거함으로서 소자의 전기적 특성을향상 시킬수 있는 화합물 반도체 소자의 오믹전극 제조방법을 제공하는데 그 목적이 있다.
도 1A 내지 도 1D는 종래에 사용한 전계효과형 화합물 반도체소자(HEMT 또는 MESFET)의 오믹전극 제조 공정 단면도.
도 2A 내지 도 2F는 본 발명에 의한 전계효과형 화합물 반도체소자(HEMT 또는 MESFET)의 오믹전극 제조 공정 단면도이다.
* 도면의 주요부분에 대한부호의 설명
1,21:반절연 갈륨비소 기판 2,22:버퍼층
3,23:서브 채널 4,24:채널층
5,25:스페이서충 6,26:쇼트키층
7,27:N형 GaAs오믹층 8:오믹전극 포토레지스트패턴
9,34:HENT 소자의 오믹 금속전극 10,35:T형 게이트패턴
11,36:HEMT소자의 T형 게이트 전극
33: 재성장한 N형 InGaAs오믹층
본 발명은, 기판 상에 버퍼층, 채널층, 스페이서층, 쇼트키층 및 제 1 오믹층이 차례로 형성된 화합물 반도체 트랜지스터를 제조하는 방법에 있어서, 상기 제1 오믹층 상에 식각마스크 패턴을 형성하여 상기 제 1 오믹층, 쇼트키층, 스페이서중, 채널층을 선택식각하여 상기 버퍼층을 노출시키는 단계, 상기 버퍼층 상의 식각된 부위에 MOCVD방법으로 제 2 오믹층을 상기 제 1 오믹층 높이 까지 성장시키는 단계, 상기 제 2 오믹층 및 제 1 오믹층의 일부면 상에 오믹 금속전극올 형성하는 단계, 및 상기 쇼트키층과 접하는 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 침부된 도면 도 2A 내지 도 2F를 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
먼저, 도 2A에 도시된 바와 같이, 반절연 갈륨비소 기판(21) 상에 버퍼층(22), 서브 채널(23), 채널층(24), 스페이서층(25), 쇼트키충(26), N형 GaAs오믹층(27)을 차례로 형성한후, 상기 N형 GaAs오믹층(27) 상에 산화막과 질화막층으로 구성된 이중절연막 마스크 패턴(32)을 형성한다.
이어서, 도 2B도에 도시된 바와 같이, 산화막과 질학막층으로 구성된 이중절연막 마스크 패턴(32)을 식각 마스크로 사용하여 기판손상이 적은 ECR 건식 식각방법으로 N형 GaAs 오믹층(27), 쇼트키층(26), 스페이서층(25), 채널층(24), 서브 채널층(23)을 차례로 수적하게 건식식각하여 상기 버퍼층(22)을 노출 시킨다.
계속하여, 도 2C와 같이 상기 식각된 부위에 MOCVD방법으로 n형의 InGaAs 의 오믹층을 선택적으로 재성장하여 n형 InxGa1-xAs오믹층(33)을 형성하는데 In의 조성비가 0.15 내지 0.6이되도륵 한다.
그리고, 도 2D와 같이 이중절연막 마스크 패턴 (32)을 습시으로 제거하고 오믹전극을 형성하기 위한 감광막 패턴(도시되지 않음)을 형성한 다음 전자선 진공증착기로 Pd를 20∼70A 두께, Ni를 50∼100A 두꼐, Ge을 200∼500A두꼐, Au를 1000∼2000A 두꼐로 각각 증착하여 리프트 오프후 Pd/Ni/Ge/Au로 구성된 고농도의 소오스/드레인의 오믹금속층(34)을 형성한 후 약 300∼400℃에서 급속열처리를 수행한다.
이어서, 도 2E도에 도시된 바와 같이 전계효과형 화합물반도체 소자의 T형게이트를 형성하기 위한 PMMA/P(MMA-MAA)감광막 패턴(35)을 형성하고 게이트 금속전극(36)을 증착한다.
끝으로, 도 2F도에 도시된 바와 같이, 리프트 오프방법으로 상기 감광막 패턴(35)을 제거하면 미세한 T형 게이트를 갖는 HEMT과 MESFET 등의 전계효과형 화합물반도체 소자가 완성된다.
상기와 같은 오믹접촉전극 제조 방법은 종레의 방법에 비해서 오믹영역을 식각한 후 다시 MOCVD방법으로 n형의 InGaAs의 오믹층을 선택적으로 재성장함으로써n형 InGaAs의 오믹층이 기판의 채널층와 직접 접촉됨으로써 화합물반도체 소자의 오믹접촉특성을 개선할 수 있다.
본 발명에 의한 전계효과형 소자의 오믹전극은 종래의 방법에 비해서 오믹영역을 식각한 후 다시 MOCVD방법으로 n형의 InGaAs 의 오믹층을 선택적으로 재성장함으로써 n형 InGaAs의 오믹층이 기판의 체널층와 적접 접촉됨으로써 화합물 반도체 소자의 오믹접촉특성을 개선할 수 있고 오믹 금속의 표면을 매끄럽게하여 소자의 서브마이크론급 미세 게이트 패턴형성을 용이하게 할 수 있는 장점이 있다.
◆
Claims (8)
- 기판 상에 버퍼층, 채널층, 스페이서층, 쇼트키층 및 제 1 오믹층이 차례로형성된 화합물 반도체 트랜지스터를 제조하는 방법에 있어서, 상기 제 1 오믹층 상에 식각마스크 패턴을 형성하여 상기 제 1 오믹층, 쇼트키층, 스페이서층, 채널층을 선택식각하여 상기 버퍼층을 노출시키는 단계, 상기 버퍼층 상의 식각된 부위에 MOCVD 방법으로 제 2 오믹층을 상기 제 1 오믹층 높이 까지 성장시키는 단계, 상기 제 2 오믹층 및 제 1 오믹층의 일부면 상에 오믹 금속전극을 형성하는 단계, 및 상기 쇼트키층과 접하는 게이트 전극을 형성하는 단계를 포함하여 이루어지는 방법.
- 제 1항에 있어서, 상기 화합물 반도체 트랜지스터는 전계효과 트랜지스터(MESFET) 인것을 특징으로 하는 방법.
- 제 l항에 있어서, 상기 화합물 반도체 트랜지스터는 고전자이동도 트랜지스터(HEMT) 인것을 특정으로 하는 방법.
- 제 1항에 있어서, 상기 제 2 오믹층은 InxGa1-xAs층 인것을 특징으로 하는 방법.
- 제 4 항에 있어서, 상기 In의 조성비는 0.15 내지 0·6인 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 오믹 금속전극은 Pd/Ni/Ge/Au의 금속합금인 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 오믹 금속전극 형성후 300∼400℃에서 급속열처리를 수행하는 단계를더 포함하여 이루어지는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 제 1 오믹층, 쇼트키충, 스페이서층, 채널층의 선택식각은 ECR건식식각을 통해 이루어지는 것을 특정으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069793A KR100243648B1 (ko) | 1996-12-21 | 1996-12-21 | 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069793A KR100243648B1 (ko) | 1996-12-21 | 1996-12-21 | 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050945A KR19980050945A (ko) | 1998-09-15 |
| KR100243648B1 true KR100243648B1 (ko) | 2000-03-02 |
Family
ID=19490122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069793A KR100243648B1 (ko) | 1996-12-21 | 1996-12-21 | 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243648B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050012B1 (ko) * | 2019-05-09 | 2019-11-28 | 경북대학교 산학협력단 | 트랜지스터 및 트랜지스터 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057216B2 (en) | 2003-10-31 | 2006-06-06 | International Business Machines Corporation | High mobility heterojunction complementary field effect transistors and methods thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292743A (ja) * | 1990-04-10 | 1991-12-24 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH04206839A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1996
- 1996-12-21 KR KR1019960069793A patent/KR100243648B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292743A (ja) * | 1990-04-10 | 1991-12-24 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPH04206839A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050012B1 (ko) * | 2019-05-09 | 2019-11-28 | 경북대학교 산학협력단 | 트랜지스터 및 트랜지스터 제조방법 |
| WO2020226453A1 (ko) * | 2019-05-09 | 2020-11-12 | 경북대학교 산학협력단 | 트랜지스터 및 트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980050945A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| KR100311169B1 (ko) | 헤테로 구조 절연 게이트 전계효과 트랜지스터와 그 형성방법 | |
| JP2599381B2 (ja) | Ｆｅｔデバイスの製造方法 | |
| US5036017A (en) | Method of making asymmetrical field effect transistor | |
| EP0378894A2 (en) | Fabrication of GaAs integrated circuits | |
| KR100262940B1 (ko) | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| US5374835A (en) | Field effect transistor using compound semiconductor | |
| KR100243648B1 (ko) | 선택적 재성장에 의한 고전자 이동도 트랜지스터 제조방법 | |
| KR100289328B1 (ko) | 이단계게이트리세스공정을이용한화합물반도체소자의제조방법 | |
| US5231040A (en) | Method of making a field effect transistor | |
| US5885847A (en) | Method of fabricating a compound semiconductor device | |
| US6326317B1 (en) | Method for fabricating metal oxide semiconductor field effect transistor (MOSFET) | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| US5824575A (en) | Semiconductor device and method of manufacturing the same | |
| KR950000158B1 (ko) | 듀얼게이트금속반도체전계효과트랜지스터및그제조방법 | |
| KR100383663B1 (ko) | 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법 | |
| KR100324208B1 (ko) | 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법 | |
| KR100248399B1 (ko) | 화합물 반도체 소자의 제작방법 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| JP2998353B2 (ja) | 半導体装置の製造方法 | |
| KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
| KR0135146B1 (ko) | 증식형-공핍형 전계효과트랜지스터 제조방법 | |
| JPH10125698A (ja) | 半導体装置およびその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071024 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |