CN105762194A - 一种石墨烯场效应晶体管及其制造方法 - Google Patents

一种石墨烯场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN105762194A
CN105762194A CN201610304217.0A CN201610304217A CN105762194A CN 105762194 A CN105762194 A CN 105762194A CN 201610304217 A CN201610304217 A CN 201610304217A CN 105762194 A CN105762194 A CN 105762194A
Authority
CN
China
Prior art keywords
graphene
layer
effect transistor
field effect
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610304217.0A
Other languages
English (en)
Other versions
CN105762194B (zh
Inventor
金智
王少青
毛达诚
史敬元
彭松昂
张大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610304217.0A priority Critical patent/CN105762194B/zh
Publication of CN105762194A publication Critical patent/CN105762194A/zh
Application granted granted Critical
Publication of CN105762194B publication Critical patent/CN105762194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种石墨烯场效应晶体管及其制造方法,该制造方法包括以下步骤:利用顶栅金属作为掩膜保护顶栅金属下方的栅介质,对栅介质层进行刻蚀,去除栅源、栅漏之间石墨烯有源区上覆盖的栅介质;再以顶栅电极为掩膜,对石墨烯进行刻蚀,破坏石墨烯材料的晶格结构,形成缺陷;之后在上述形成的器件上形成一金属薄膜层,在金属薄膜层上制备源电极和漏电极;对完成后的器件进行退火。本发明方法不仅可以减小栅源和栅漏之间的间距,有效地避免器件加工工艺对石墨烯的污染,而且通过对接触区石墨烯材料进行部分刻蚀,可以得到较小的接触电阻率,从而提高石墨烯晶体管的性能。

Description

一种石墨烯场效应晶体管及其制造方法
技术领域
本发明属于场效应晶体管制造领域,具体涉及一种石墨烯场效应晶体管及其制造方法。
背景技术
由于超高的载流子迁移率和饱和漂移速度,石墨烯近年来吸引了人们的广泛关注,有望应用于未来的高速电子和射频领域。目前,石墨烯场效应晶体管的电流截止频率fT虽然已经达到427GHz,但仍远小于其理想值。其中一个重要因素就是寄生电阻过大。接触区电阻和通路区电阻对石墨烯器件频率特性的影响随着栅长的减小而更加明显。因此减小接触电阻和通路区电阻,是提高其射频性能的关键。同时,石墨烯作为典型的二维材料,在器件加工过程中容易受环境和残留光刻胶的影响,从而对石墨烯材料造成掺杂和污染,是影响石墨烯器件的另一个主要因素。
发明内容
有鉴于此,本发明的主要目的在于提供一种石墨烯场效应晶体管及其制造方法,以便减小其寄生电阻。
为达到上述目的,作为本发明的一个方面,本发明提供了一种石墨烯场效应晶体管的制造方法,包括以下步骤:
在衬底上依次形成石墨烯层、栅介质层和顶栅金属电极层;
利用所述顶栅金属电极层作为掩膜,对上述形成的器件上表面进行蚀刻,去除所述顶栅金属电极层覆盖区域之外的栅介质层;
继续以所述顶栅金属电极层为掩膜,对沟道区的石墨烯层进行刻蚀,破坏所述石墨烯层中石墨烯材料的晶格结构,形成缺陷;
在上述形成的器件上形成一金属薄膜层,在所述金属薄膜层上制备源电极和漏电极;
对完成的器件进行退火处理。
其中,在所述衬底上还形成有绝缘层,所述石墨烯层位于所述绝缘层上,作为导电通道,所述栅介质层覆盖在所述石墨烯层上,所述顶栅金属电极层通过光刻法形成在所述栅介质层上。
其中,所述栅介质层通过下述工艺来实现:
通过电子束蒸发铝或钇,随后在空气中自然氧化或者通过退火加热的方法氧化,作为种子层;以及
生长栅介质。
其中,所述生长栅介质的步骤中采用的栅介质材料为Al2O3、HfO2、Y2O3、TiO2、Si3N4或SiO2,或者上述两种以上材料的混合物;
作为优选,所述生长栅介质的步骤是通过物理气相沉积PVD、等离子增强化学气相沉积PECVD或原子层沉积ALD来实现的。
其中,所述对沟道区的石墨烯层进行蚀刻的步骤是利用低能量的氧等离子体轰击石墨烯表面来实现的,使石墨烯接触区产生缺陷,增多石墨烯与接触金属的导电通道,降低接触电阻。
其中,所述对沟道区的石墨烯层进行蚀刻的步骤是通过Matrix、tymax、RIE刻蚀机或UV仪器来实现的。
其中,在栅源、栅漏间的石墨烯层上形成的所述金属薄膜层采用能够被化学溶液腐蚀的金属,优选为Au、Ti、Ni、Pd、Cu、Cr中的一种或者两种以上的合金;形成方法优选包括电子束蒸发、热蒸发或溅射。
其中,所述金属薄膜层的厚度小于所述栅介质的厚度,以防止源电极、漏电极与栅电极短路。
其中,所述退火是在快速退火炉或管式炉中进行的;退火气氛优选为氮气、氮气/氢气或氢气/氩气,温度优选为250~450℃之间;快速退火炉设置的时间优选为3~10min;管式炉设置的时间优选为30min~2h。
作为本发明的另一个方面,本发明还提供了一种通过如上所述的石墨烯场效应晶体管的制造方法制造的石墨烯场效应晶体管。
从上述技术方案可以看出,本发明具有以下有益效果:
(1)采用前栅工艺,石墨烯形成后即生长栅介质,避免光刻胶和石墨烯的直接接触,有效地避免器件加工工艺对石墨烯的污染,提高了器件的直流和射频性能;
(2)利用栅电极做掩膜,腐蚀栅介质,省去栅介质的图形化工艺步骤;
(3)利用栅电极做掩膜,对接触区进行一定程度的刻蚀,使石墨烯产生一定程度的缺陷,增加石墨烯的导电通道,可以降低石墨烯与金属之间的接触电阻率,提高石墨烯晶体管的性能;
(4)利用栅电极做掩膜,蒸镀金属薄层,达到自对准目的;减小了栅源和栅漏之间的间距,减小了通路区电阻,从而有效地增加了器件的开态电流,提高器件的跨导和截止频率;
(5)利用金属薄膜为掩膜,图形化源、漏电极区,使得整个工艺过程中,石墨烯材料未与光刻胶直接接触,有效地避免了器件加工工艺对石墨烯的污染;利用快速热退火,对完成后的石墨烯晶体管进行退火,改善接触界面。
(6)本发明的方法是在常规工艺流程中进行细微调整,不需要重新开发工艺面,具备良好的可行性;工艺流程简单,可与现有的工艺流程很好兼容。
附图说明
图1是根据本发明方法制备石墨烯场效应晶体管的流程图;
图2至图7是对应图1中的步骤S11至S15的结构变化示意图。
其中,附图标记含义如下:半导体衬底10、绝缘层11、导电通道12、源电极13、漏电极14、栅介质层15、栅金属16、自对准金属薄膜17。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
本发明公开了一种石墨烯场效应晶体管的制造方法,包括以下步骤:
在衬底上依次形成石墨烯层、栅介质层和顶栅金属电极层;
利用所述顶栅金属电极层作为掩膜,对上述形成的器件上表面进行蚀刻,去除所述顶栅金属电极层覆盖区域之外的栅介质层;
继续以所述顶栅金属电极层为掩膜,对沟道区的石墨烯层进行刻蚀,破坏所述石墨烯层中石墨烯材料的晶格结构,形成缺陷;
在上述形成的器件上形成一金属薄膜层,在所述金属薄膜层上制备源电极和漏电极;
对完成的器件进行退火处理。
上述方案中,在衬底上依次形成石墨烯层、栅介质层和顶栅金属电极层等结构实际上形成了一石墨烯顶栅FET器件;其中,导电通道由石墨烯材料构成,形成于绝缘层上,栅介质层覆盖在导电通道上,栅电极位于栅介质层上;金属薄膜层位于栅介质两侧的导电通道和栅电极上;源电极和漏电极分别形成于导电通道的两端。
上述方案中,栅介质层是通过两步工艺实现的:电子束蒸发铝、钇等活泼金属,随后在空气中自然氧化或者通过退火加热的方法氧化,作为种子层;随后生长栅介质。栅介质材料采用Al2O3、HfO2、Y2O3、TiO2、Si3N4或SiO2,或者上述两种材料的混合物。栅介质可以由物理气相沉积(PVD)、等离子增强化学气相沉积(PECVD)或原子层沉积(ALD)得到。
上述方案中,利用栅电极为掩膜,对石墨烯进行刻蚀的步骤是利用低能量的氧等离子体轰击石墨烯表面来实现的,使石墨烯接触区产生缺陷,增多石墨烯与接触金属的导电通道,降低接触电阻。该部分刻蚀也可以通过Matrix、tymax、RIE刻蚀机或UV仪器来实现。
上述方案中,蒸镀的金属薄膜为可以被化学溶液腐蚀的金属,如Au、Ti、Ni、Pd、Cu、Cr中的一种或者两种以上的合金;蒸镀金属的方法包括电子束蒸发、热蒸发或溅射。
上述方案中,蒸镀的金属薄膜的厚度小于栅介质的厚度。
上述方案中,源电极、漏电极的形成是在以金属薄膜作为掩膜的前提下,通过图形化来形成。
上述方案中,器件完成后的退火是在快速退火炉或者管式炉中进行的。退火气氛选择氮气、氮气/氢气或氢气/氩气,温度选择250~450℃之间。快速退火炉设置时间为3~10min;管式炉设置时间为30min~2h。
下面结合附图对本发明的一个优选实施例进行阐述说明。
本发明公开了一种减小顶栅石墨烯场效应晶体管寄生电阻的方法,包括以下步骤:
1)在半导体衬底(Si)10上形成绝缘层(SiO2)11;
2)在绝缘层(SiO2)11上形成石墨烯导电层(这里为单层石墨烯)12;
3)在石墨烯层12上形成栅介质层15;栅介质层采用Al金属自然氧化+ALD原子层沉积Al2O3介质;
4)旋涂光刻胶,曝光后显影出栅图形,形成栅电极(栅电极采用Pd/Au20nm/100nm)16;
5)以栅电极16为掩膜,刻蚀掉暴露出来的栅介质;
6)利用栅电极16为掩膜对接触区的石墨烯进行部分刻蚀;其中,刻蚀采用RIE刻蚀,功率为20W,时间为30s;
7)在表面沉积一层自对准金属薄膜17;其中,自对准金属薄膜采用Ni4nm;
8)旋涂光刻胶,曝光后显影出源漏图形,形成源电极13和漏电极14;其中源、漏电极都采用Pd/Au20nm/100nm。
9)利用光刻胶掩膜,腐蚀掉多余的金属掩膜,并刻蚀其下方的石墨烯,形成器件间的隔离(金属掩膜的腐蚀采用HCl溶液)。
10)对完成后的器件进行快速退火处理,退火采用快速热退火RTA,温度300℃,N2气氛,10min。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种石墨烯场效应晶体管的制造方法,其特征在于,包括以下步骤:
在衬底上依次形成石墨烯层、栅介质层和顶栅金属电极层;
利用所述顶栅金属电极层作为掩膜,对上述形成的器件上表面进行蚀刻,去除所述顶栅金属电极层覆盖区域之外的栅介质层;
继续以所述顶栅金属电极层为掩膜,对沟道区的石墨烯层进行刻蚀,破坏所述石墨烯层中石墨烯材料的晶格结构,形成缺陷;
在上述形成的器件上形成一金属薄膜层,在所述金属薄膜层上制备源电极和漏电极;
对完成的器件进行退火处理。
2.根据权利要求1所述的石墨烯场效应晶体管的制造方法方法,其特征在于,在所述衬底上还形成有绝缘层,所述石墨烯层位于所述绝缘层上,作为导电通道,所述栅介质层覆盖在所述石墨烯层上,所述顶栅金属电极层通过光刻法形成在所述栅介质层上。
3.根据权利要求1所述的石墨烯场效应晶体管的制造方法,其特征在于,所述栅介质层通过下述工艺来实现:
通过电子束蒸发铝或钇,随后在空气中自然氧化或者通过退火加热的方法氧化,作为种子层;以及
生长栅介质。
4.根据权利要求3所述的石墨烯场效应晶体管的制造方法,其特征在于,所述生长栅介质的步骤中采用的栅介质材料为Al2O3、HfO2、Y2O3、TiO2、Si3N4或SiO2,或者上述两种以上材料的混合物;
作为优选,所述生长栅介质的步骤是通过物理气相沉积PVD、等离子增强化学气相沉积PECVD或原子层沉积ALD来实现的。
5.根据权利要求1所述的石墨烯场效应晶体管的制造方法,其特征在于,所述对沟道区的石墨烯层进行蚀刻的步骤是利用低能量的氧等离子体轰击石墨烯表面来实现的,使石墨烯接触区产生缺陷,增多石墨烯与接触金属的导电通道,降低接触电阻。
6.根据权利要求1所述的石墨烯场效应晶体管的制造方法,其特征在于,所述对沟道区的石墨烯层进行蚀刻的步骤是通过Matrix、tymax、RIE刻蚀机或UV仪器来实现的。
7.根据权利要求1所述的石墨烯场效应晶体管的制造方法,其特征在于,在栅源、栅漏间的石墨烯层上形成的所述金属薄膜层采用能够被化学溶液腐蚀的金属,优选为Au、Ti、Ni、Pd、Cu、Cr中的一种或者两种以上的合金;形成方法优选包括电子束蒸发、热蒸发或溅射。
8.根据权利要求7所述的石墨烯场效应晶体管的制造方法,其特征在于,所述金属薄膜层的厚度小于所述栅介质的厚度,以防止源电极、漏电极与栅电极短路。
9.根据权利要求1所述的石墨烯场效应晶体管的制造方法,其特征在于,
所述退火是在快速退火炉或管式炉中进行的;退火气氛优选为氮气、氮气/氢气或氢气/氩气,温度优选为250~450℃之间;快速退火炉设置的时间优选为3~10min;管式炉设置的时间优选为30min~2h。
10.一种通过如权利要求1至9任意一项所述的石墨烯场效应晶体管的制造方法制造的石墨烯场效应晶体管。
CN201610304217.0A 2016-05-10 2016-05-10 一种石墨烯场效应晶体管及其制造方法 Active CN105762194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610304217.0A CN105762194B (zh) 2016-05-10 2016-05-10 一种石墨烯场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610304217.0A CN105762194B (zh) 2016-05-10 2016-05-10 一种石墨烯场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN105762194A true CN105762194A (zh) 2016-07-13
CN105762194B CN105762194B (zh) 2019-03-12

Family

ID=56322683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610304217.0A Active CN105762194B (zh) 2016-05-10 2016-05-10 一种石墨烯场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN105762194B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275219A (zh) * 2017-05-27 2017-10-20 中国科学院微电子研究所 一种石墨烯器件的制造方法
CN107662321A (zh) * 2016-07-27 2018-02-06 东莞前沿技术研究院 阻隔膜的制备方法、阻隔膜、囊体与浮空器
CN110100303A (zh) * 2017-11-28 2019-08-06 华为技术有限公司 一种石墨烯晶体管的制备方法
CN110759334A (zh) * 2019-12-06 2020-02-07 上海集成电路研发中心有限公司 一种石墨烯沟道结构及其制作方法
CN114199426A (zh) * 2021-12-03 2022-03-18 宁波诺丁汉新材料研究院有限公司 柔性传感层、柔性传感器的制备方法及柔性传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593006A (zh) * 2012-03-21 2012-07-18 中国科学院微电子研究所 一种减小金属与碳基材料的接触电阻的方法
CN102623310A (zh) * 2012-03-31 2012-08-01 中国科学院微电子研究所 一种制备金属与石墨烯欧姆接触的方法
US20130134391A1 (en) * 2011-11-29 2013-05-30 International Business Machines Corporation Reducing Contact Resistance for Field-Effect Transistor Devices
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
CN103346088A (zh) * 2013-06-08 2013-10-09 中国科学院微电子研究所 一种减小石墨烯顶栅fet器件寄生电阻的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134391A1 (en) * 2011-11-29 2013-05-30 International Business Machines Corporation Reducing Contact Resistance for Field-Effect Transistor Devices
CN102593006A (zh) * 2012-03-21 2012-07-18 中国科学院微电子研究所 一种减小金属与碳基材料的接触电阻的方法
CN102623310A (zh) * 2012-03-31 2012-08-01 中国科学院微电子研究所 一种制备金属与石墨烯欧姆接触的方法
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
CN103346088A (zh) * 2013-06-08 2013-10-09 中国科学院微电子研究所 一种减小石墨烯顶栅fet器件寄生电阻的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107662321A (zh) * 2016-07-27 2018-02-06 东莞前沿技术研究院 阻隔膜的制备方法、阻隔膜、囊体与浮空器
CN107275219A (zh) * 2017-05-27 2017-10-20 中国科学院微电子研究所 一种石墨烯器件的制造方法
CN107275219B (zh) * 2017-05-27 2020-07-28 中国科学院微电子研究所 一种石墨烯器件的制造方法
CN110100303A (zh) * 2017-11-28 2019-08-06 华为技术有限公司 一种石墨烯晶体管的制备方法
CN110100303B (zh) * 2017-11-28 2021-04-20 华为技术有限公司 一种石墨烯晶体管的制备方法
CN110759334A (zh) * 2019-12-06 2020-02-07 上海集成电路研发中心有限公司 一种石墨烯沟道结构及其制作方法
CN114199426A (zh) * 2021-12-03 2022-03-18 宁波诺丁汉新材料研究院有限公司 柔性传感层、柔性传感器的制备方法及柔性传感器

Also Published As

Publication number Publication date
CN105762194B (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
CN105762194A (zh) 一种石墨烯场效应晶体管及其制造方法
JP5552440B2 (ja) トランジスタの製造方法
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
US10170506B2 (en) LTPS array substrate and method for producing the same
CN105789032A (zh) 一种石墨烯场效应晶体管及其制造方法
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
WO2022021685A1 (zh) 一种SiC基欧姆接触制备方法
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
WO2013013586A1 (zh) 薄膜晶体管、其制造方法及包括该薄膜晶体管的阵列基板
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
US20180122840A1 (en) Ltps array substrate and method for producing the same
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
WO2021134423A1 (zh) 一种薄膜晶体管的制备方法
KR100488958B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
CN112054053B (zh) 一种具有超高散热性能的SiC基欧姆接触制备方法
CN109148372B (zh) 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
CN106206745B (zh) 一种高迁移率金属氧化物tft的制作方法
JP2013105873A (ja) 薄膜トランジスタ
US20190115227A1 (en) Transistor and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant