CN103346088A - 一种减小石墨烯顶栅fet器件寄生电阻的方法 - Google Patents

Abstract

本发明公开了一种减小石墨烯顶栅FET器件寄生电阻的方法，该方法是利用顶栅金属作为掩膜保护顶栅金属下栅介质，对石墨烯顶栅FET器件进行腐蚀，去除栅源、栅漏间石墨烯沟道区上覆盖的栅介质，然后蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上形成金属石墨烯接触，消除栅源、栅漏之间距离引入的沟道通路电阻。本发明采用自对准工艺蒸镀源漏金属，避免了栅源、栅漏间的距离产生的通路寄生电阻，从而有效地增加了石墨烯顶栅FET器件的开态电流，提高了器件的跨导和截止频率。

Description

一种减小石墨烯顶栅FET器件寄生电阻的方法

技术领域

本发明涉及石墨烯顶栅FET器件制备技术领域，尤其涉及一种减小石墨烯顶栅FET器件寄生电阻的方法，该方法是利用自对准方法来减小石墨烯顶栅FET器件的寄生电阻，从而提高器件信号电流、跨导、增益和截止频率。

背景技术

以石墨烯为材料的纳米电子学，由于石墨烯超高的载流子迁移率和载流子饱和漂移速度，被认为具有极大的应用前景，极富潜力可以替代硅材料。在石墨烯顶栅FET器件的发展过程中，寄生电阻对器件的开关电流比、跨导、本征增益和截止频率等电学特性都具有重要影响。寄生电阻主要包括接触金属体电阻、金属石墨烯接触电阻以及栅源、栅漏之间的石墨烯沟道通路电阻。其中，栅源、栅漏之间的沟道通路电阻由栅源、栅漏间距和石墨烯面电阻决定，而栅源、栅漏间距则由于光刻套准精度的限制，在减小到一定长度后难以继续缩短。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种减小石墨烯顶栅FET器件寄生电阻的方法，以减小石墨烯顶栅FET器件的寄生电阻，从而提高器件信号电流、跨导、增益和截止频率。

(二)技术方案

为达到上述目的，本发明提供了一种减小石墨烯顶栅FET器件寄生电阻的方法，该方法是利用顶栅金属作为掩膜保护顶栅金属下栅介质，对石墨烯顶栅FET器件进行腐蚀，去除栅源、栅漏间石墨烯沟道区上覆盖的栅介质，然后蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上形成金属石墨烯接触，消除栅源、栅漏之间距离引入的沟道通路电阻。

上述方案中，所述石墨烯顶栅FET器件包括绝缘衬底、导电通道、源电极、漏电极、栅介质层和栅电极，其中导电通道由石墨烯材料构成，形成于绝缘衬底上，源电极和漏电极分别形成于导电通道的两端，栅介质层覆盖在导电通道上，栅电极位于栅介质层之上，且栅介质层采用氧化硅、氧化铝、氧化铪、氧化锆或氧化钛构成。

上述方案中，所述栅介质层采用氧化硅、氧化铝、氧化铪、氧化钛或氧化锆。

上述方案中，所述对石墨烯顶栅FET器件进行腐蚀，采用的腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、氢氧化钾溶液或四甲基氢氧化铵。

上述方案中，所述蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上，蒸镀的金属包括钛和金、镍和金、钯和金、铬和金、铂和金。

上述方案中，所述蒸镀金属的方法包括电子束蒸发、热蒸发或溅射。

上述方案中，所述蒸镀金属的厚度小于栅介质层的厚度。

(三)有益效果

从上述技术方案中可以看出，本发明具有以下有益效果：

1、本发明提供的减小石墨烯顶栅FET器件寄生电阻的方法，采用自对准方法，通过减小栅源、栅漏间距离来减小沟道通路电阻，从而有效的增加了器件的开态电流，提高了器件的跨导和截止频率。

2、本发明提供的减小石墨烯顶栅FET器件寄生电阻的方法，是对已制备的石墨烯顶栅FET器件进行处理，工艺简单，具有良好的可行性。

附图说明

图1至图3是依照本发明实施例的减小石墨烯顶栅FET器件寄生电阻的工艺流程图；

图4是依照本发明实施例的减小石墨烯顶栅FET器件寄生电阻前后的器件转移特性曲线。

其中，绝缘衬底10、导电通道11、源金属12、漏金属13、栅介质14、栅金属15、蒸镀金属16。所述导电通道11设置于绝缘衬底10上，所述导电通道11由石墨烯构成，所述源电极12和漏电极13分别设置于导电沟道11的两端，所述栅介质14设置于导电通道11上，所述栅金属15设置于栅介质14上。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提供了一种减小石墨烯顶栅FET器件寄生电阻的方法，该方法是利用顶栅金属作为掩膜保护顶栅金属下栅介质，对石墨烯顶栅FET器件进行腐蚀，去除栅源、栅漏间石墨烯沟道区上覆盖的栅介质，然后蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上形成金属石墨烯接触，消除栅源、栅漏之间距离引入的沟道通路电阻。本发明是通过自对准的方法蒸镀金属以减小栅源、栅漏间距离，从而减小石墨烯沟道通路电阻，可以增大器件的跨导、开关电流比、截止频率和器件的本征增益。

其中，所述石墨烯顶栅FET器件包括绝缘衬底、导电通道、源电极、漏电极、栅介质层和栅电极，其中导电通道由石墨烯材料构成，形成于绝缘衬底上，源电极和漏电极分别形成于导电通道的两端，栅介质层覆盖在导电通道上，栅电极位于栅介质层之上，且栅介质层采用氧化硅、氧化铝、氧化铪、氧化锆或氧化钛构成。所述栅介质层采用氧化硅、氧化铝、氧化铪、氧化钛或氧化锆。所述对石墨烯顶栅FET器件进行腐蚀，采用的腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、氢氧化钾溶液或四甲基氢氧化铵。所述蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上，蒸镀的金属包括钛和金、镍和金、钯和金、铬和金、铂和金。所述蒸镀金属的方法包括电子束蒸发、热蒸发或溅射。所述蒸镀金属的厚度小于栅介质层的厚度。

图1至图3示出了依照本发明实施例的减小石墨烯顶栅FET器件寄生电阻的工艺流程图，在本实施例中，以二氧化硅作为绝缘衬底，石墨烯作为导电通道，氧化铝作为栅介质，金属钛/金作为蒸镀金属，该方法具体包括以下步骤：

步骤1：制备石墨烯顶栅FET器件：器件结构如图1所示，源、漏、栅电极均为20/50nm钛/金(Ti/Au＝20/50nm)，栅介质为20nm的氧化铝，源漏间距为4um，栅长为2um，栅源、栅漏间距均为1um。

步骤2：腐蚀栅介质：将制备好的石墨烯顶栅FET器件浸入1∶3的稀磷酸中浸泡50分钟，去除栅源、栅漏间石墨烯沟道上的氧化铝栅介质，如图2所示，然后用去离子水清洗吹干。

步骤3：蒸镀金属：电子束蒸发5/5nm钛/金(Ti/Au＝5/5nm)，如图3所示，蒸发金属将覆盖在栅源、栅漏间石墨烯沟道上形成金属石墨烯接触，完成减小石墨烯顶栅FET器件寄生电阻的工艺流程。

经过上述步骤1至3，图4示出了依照本发明实施例处理前后的石墨烯顶栅FET器件转移特性曲线。

通过上述实施例可以看出，通过腐蚀栅源、栅漏间栅介质后蒸镀金属覆盖原栅源、栅漏区，可以有效地缩短栅源、栅漏间距离，进而减小栅源、栅漏间石墨烯沟道产生的通路电阻，从而增加器件的跨导，开关电流比，截止频率和器件的本征增益。

在上述实施例中，是以二氧化硅作为绝缘衬底，石墨烯作为导电通道，金属钛/金作为源、漏、栅电极，氧化铝作为栅介质，稀磷酸作为腐蚀液，金属钛/金作为蒸镀金属。在实际应用中，栅介质可以用氧化硅、氧化铝、氧化铪、氧化锆或氧化钛；腐蚀溶液可以采用氢氟酸、盐酸、硫酸、磷酸、氢氧化钾溶液或四甲基氢氧化铵；源、漏、栅电极以及蒸镀金属均可以采用钛和金、镍和金、钯和金、铬和金、铂和金叠层，蒸镀金属的方法可以采用电子束蒸发、热蒸发或溅射。蒸镀金属的厚度要求小于栅介质层的厚度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，该方法是利用顶栅金属作为掩膜保护顶栅金属下栅介质，对石墨烯顶栅FET器件进行腐蚀，去除栅源、栅漏间石墨烯沟道区上覆盖的栅介质，然后蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上形成金属石墨烯接触，消除栅源、栅漏之间距离引入的沟道通路电阻。

2.根据权利要求1所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述石墨烯顶栅FET器件包括绝缘衬底、导电通道、源电极、漏电极、栅介质层和栅电极，其中导电通道由石墨烯材料构成，形成于绝缘衬底上，源电极和漏电极分别形成于导电通道的两端，栅介质层覆盖在导电通道上，栅电极位于栅介质层之上，且栅介质层采用氧化硅、氧化铝、氧化铪、氧化锆或氧化钛构成。

3.根据权利要求2所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述栅介质层采用氧化硅、氧化铝、氧化铪、氧化钛或氧化锆。

4.根据权利要求1所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述对石墨烯顶栅FET器件进行腐蚀，采用的腐蚀液包括氢氟酸、盐酸、磷酸、硫酸、硝酸、氢氧化钾溶液或四甲基氢氧化铵。

5.根据权利要求1所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述蒸镀一层金属覆盖栅源、栅漏间石墨烯材料上，蒸镀的金属包括钛和金、镍和金、钯和金、铬和金、铂和金。

6.根据权利要求5所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述蒸镀金属的方法包括电子束蒸发、热蒸发或溅射。

7.根据权利要求5所述的减小石墨烯顶栅FET器件寄生电阻的方法，其特征在于，所述蒸镀金属的厚度小于栅介质层的厚度。

Images