CN107431021B - 氮化物半导体场效应晶体管 - Google Patents

氮化物半导体场效应晶体管 Download PDF

Info

Publication number
CN107431021B
CN107431021B CN201580078398.3A CN201580078398A CN107431021B CN 107431021 B CN107431021 B CN 107431021B CN 201580078398 A CN201580078398 A CN 201580078398A CN 107431021 B CN107431021 B CN 107431021B
Authority
CN
China
Prior art keywords
insulating film
nitride semiconductor
recess
drain electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580078398.3A
Other languages
English (en)
Other versions
CN107431021A (zh
Inventor
仲山宽
小山顺一郎
藤田耕一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107431021A publication Critical patent/CN107431021A/zh
Application granted granted Critical
Publication of CN107431021B publication Critical patent/CN107431021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在氮化物半导体场效应晶体管中，第一绝缘膜(109)的凹部(122)侧的端与凹部(122)的开口缘132相隔距离(D2)，另一方面，第二绝缘膜(110)的凹部(122)侧的端与第一绝缘膜(109)的凹部(122)侧的端相隔距离(D12)。漏极电极(106)的凹部(122)外的部分，朝向栅极电极(108)侧呈屋檐状突出，并且以从凹部(122)跨及氮化物半导体层压体(104)、第一绝缘膜(109)及第二绝缘膜(110)的各表面上的方式形成，且与氮化物半导体层压体(104)、第一绝缘膜(109)及第二绝缘膜(110)的各表面接触。

Description

氮化物半导体场效应晶体管
技术领域
本发明关于具备有氮化物半导体层压体(laminate)的氮化物半导体场效应晶体管，该氮化物半导体层压体具有异质界面(hetero interface)。
背景技术
习知以往作为氮化物半导体场效应晶体管，有专利文献1(日本特开2014-29991号公报)所揭示者。该氮化物半导体场效应晶体管，具备具有异质界面的氮化物半导体层压体。在该氮化物半导体层压体的表面，设有朝向异质界面凹入的凹部。此外，在上述氮化物半导体层压体的表面上，以与凹部的开口缘相隔预先决定的距离的方式形成有绝缘膜。在该绝缘膜和凹部的开口缘之间以与氮化物半导体层压体的表面相接的方式从氮化物半导体层压体的凹部跨及绝缘膜的表面上形成有漏极电极(drain electrode)。
通过如上述构成，使在与氮化物半导体层压体邻接的漏极电极端接通(on)时的最大电场强度降低，提高接通耐压(withstand voltage)。
现有技术文献
专利文献
专利文献1：日本特开2014-29991号公报
发明内容
发明所要解决的课题
然而，在上述习知的氮化物半导体场效应晶体管中，存在有如下的问题，即，对于开关(switching)动作时的高电压情形时的崩塌(collapse)，未充分改善。一般而言，所谓的崩塌是在将晶体管从关闭(off)切换成接通(on)的开关动作时，漏极电流减少的现象，但在本发明作为课题的开关动作时的高电压的条件下，产生与至目前为止已知的崩塌现象不同的现象。
亦即，上述高电压情形时的崩塌，是在开关动作时，于漏极电极附近以一瞬间但为高电场的方式流通大电流，因该大电流的能量而导致电子陷阱(electron trap)的产生或半导体结晶的劣化，发明者们认为这是使崩塌现象产生的原因。
因此，发明者们为了改善上述高电压情形时的崩塌，针对图9的参考例的构造进行了检讨。在该构造中，在由硅(Si)构成的基板901上形成氮化物半导体层压体904。而且，在氮化物半导体层压体904上，以从晶体管的栅极电极(gate electrode)(无图示)延伸至氮化物半导体层压体904的凹部913的开口缘914的方式形成第一绝缘膜909。而且，在第一绝缘膜909上，以不覆盖第一绝缘膜909的凹部913侧的端部表面的方式，形成第二绝缘膜910。进一步地，从第一绝缘膜909的凹部913侧的端部表面上跨及第二绝缘膜910的凹部913侧的端部表面上，形成晶体管的漏极电极906的场板(field plate)部911。借此，场板部911，与第一绝缘膜909的凹部913侧的端部表面接触，并且也与第二绝缘膜910的凹部913侧的端部表面接触。
然而，在上述构造中，新产生接通电阻(on resistance)不稳定且存在偏差的课题。
因此，本发明的课题，在于提供一种即便是在开关动作时的高电压情形中也能够改善崩塌、且接通电阻偏差小的氮化物半导体场效应晶体管。
用于解决课题的手段
为了解决上述课题，本发明的氮化物半导体场效应晶体管，其特征在于具备：
氮化物半导体层压体，具有异质界面，并且具有自表面朝向所述异质界面凹入的凹部；
源极电极(source electrode)，配置于所述氮化物半导体层压体的表面上；
漏极电极，在所述氮化物半导体层压体的表面上，以相对于所述源极电极隔有间隔的方式配置，且一部分进入所述凹部内；
栅极电极，配置于所述源极电极与所述漏极电极之间；
第一绝缘膜，形成于所述氮化物半导体层压体的表面上，至少含有硅及氮作为构成元素；及
第二绝缘膜，形成于所述第一绝缘膜上；
所述第一绝缘膜的所述凹部侧的端，与所述凹部的开口缘相隔预先设定的距离，另一方面，所述第二绝缘膜的所述凹部侧的端，与所述第一绝缘膜的所述凹部侧的端相隔预先设定的距离；
所述漏极电极的所述凹部外的部分，朝向所述栅极电极侧呈屋檐状突出，并且以从所述凹部跨及所述氮化物半导体层压体、第一绝缘膜及第二绝缘膜的各表面上的方式形成，且与所述氮化物半导体层压体、第一绝缘膜及第二绝缘膜的各表面接触。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜的所述凹部侧的端与所述凹部的开口缘之间的距离，为0.1μm以上且1.5μm以下。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜具有与所述氮化物半导体层压体的表面相接的区域；
所述区域由Si-H结合量为6×1021cm－3以下的SiN构成。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜的所述凹部侧的端面，相对于所述氮化物半导体层压体与所述第一绝缘膜的界面以30°以下的角度倾斜。
本发明的氮化物半导体场效应晶体管，其特征在于具备：
氮化物半导体层压体，具有异质界面，并且具有自表面朝向所述异质界面凹入的凹部；
源极电极，配置于所述氮化物半导体层压体的表面上；
漏极电极，在所述氮化物半导体层压体的表面上，以相对于所述源极电极隔有间隔的方式配置，且一部分进入所述凹部内；
栅极电极，配置于所述源极电极与所述漏极电极之间；
第一绝缘膜，形成于所述氮化物半导体层压体的表面上，所述凹部侧的端与所述凹部的开口缘相隔预先设定的距离，并且至少含有硅及氮作为构成元素；
第二绝缘膜，形成于所述第一绝缘膜上；及
第三绝缘膜，一部分形成于所述第二绝缘膜上，并且另一部分形成于所述第一绝缘膜的所述凹部侧的端与所述凹部的开口缘之间的所述氮化物半导体层压体的表面上；
所述第三绝缘膜的所述凹部侧的端与所述凹部的开口缘相隔预先设定的距离；
所述漏极电极的所述凹部外的部分，朝向所述栅极电极侧呈屋檐状突出，并且以从所述凹部跨及所述氮化物半导体层压体及第三绝缘膜的各表面上的方式形成，且与所述氮化物半导体层压体及第三绝缘膜的各表面接触。
发明的效果
本发明的氮化物半导体场效应晶体管，通过所述氮化物半导体层压体、漏极电极及第一、第二绝缘膜，而即便是在开关动作时的高电压情形中也能够改善崩塌，且能够实现接通电阻稳定的场效应晶体管。
附图说明
图1是本发明的第一实施方式的氮化物半导体场效应晶体管的示意剖面图。
图2是图1的漏极电极附近的部分的放大图。
图3是本发明的第二实施方式的氮化物半导体场效应晶体管的漏极电极附近的示意剖面图。
图4是本发明的第三实施方式的氮化物半导体场效应晶体管的漏极电极附近的示意剖面图。
图5是本发明的第四实施方式的氮化物半导体场效应晶体管的漏极电极附近的示意剖面图。
图6是上述第四实施方式的氮化物半导体场效应晶体管的变形例的漏极电极附近的示意剖面图。
图7是上述第四实施方式的氮化物半导体场效应晶体管的另一变形例的漏极电极附近的示意剖面图。
图8是本发明的第五实施方式的氮化物半导体场效应晶体管的漏极电极附近的示意剖面图。
图9是参考例的氮化物半导体场效应晶体管的漏极电极附近的示意剖面图。
具体实施方式
以下，通过图示的实施方式详细地说明本发明。
·第一实施方式
图1是示意性地显示在与基板表面垂直的面切开本发明的第一实施方式的氮化物半导体场效应晶体管时的剖面的图。此外，图2是放大显示图1的漏极电极106附近的部分的图。
上述氮化物半导体场效应晶体管，为氮化物半导体HFET(Hetero-junction FieldEffect Transistor：异质结场效应晶体管)。在该氮化物半导体场效应晶体管中，如图1、图2所示，在由Si构成的基板101上，依序层压形成有由GaN构成的通道层102、和由AlxGa1-xN(0＜x＜1)构成的障壁层(barrier layer)103。以通道层102和障壁层103构成氮化物半导体层压体104。另外，AlxGa1-xN障壁层103的Al结晶比x，在该第一实施方式中，例如为x＝0.17。进一步地，在该第一实施方式中，例如，通道层102的厚度为1.0μm，障壁层103的厚度为30nm。
在上述障壁层103上，源极电极105与漏极电极106以隔着预先设定的间隔的方式形成。该源极电极105及漏极电极106的材料，例如使用依序层压Ti、Al、TiN而成的Ti/Al/TiN。此处，在该第一实施方式中，在位于源极电极105的形成部位的障壁层103及通道层102形成凹部121，在位于漏极电极106的形成部位的障壁层103及通道层102形成凹部122。该凹部121、122，从AlxGa1-xN障壁层103的表面贯通AlxGa1-xN障壁层103到达GaN通道层102。将电极材料进行层压并进行退火(anneal)，借此在源极电极105、漏极电极106、与形成于通道层102的表层的2DEG(two dimensional electron Gas：二维电子气)107之间，形成欧姆接触(ohmic contact)。另外，凹部121、122的深度例如设定在50nm～150nm的范围内。
在上述障壁层103上的源极电极105和漏极电极106之间，形成有栅极电极108。该栅极电极108，例如，以TiN或WN等制作。
在该氮化物半导体场效应晶体管中，以在通道层102与障壁层103的界面附近产生的2DEG107形成通道。通过对栅极电极108施加电压而控制该通道，借此使氮化物半导体HFET开或关(on/off)。更详细而言，上述氮化物半导体场效应晶体管，为常开式(normallyon type)的晶体管，即，在栅极电极108被施加负电压时，于栅极电极108下的通道层102形成耗尽层(depletion layer)而成为关(off)的状态，另一方面，在栅极电极108的电压为零时，于栅极电极108下的通道层102无耗尽层而成为开(on)的状态。
在从上述障壁层103上的源极电极105至栅极电极108之间、与从障壁层103上的栅极电极108至漏极电极106之间，形成有由SiNy构成的第一绝缘膜109。该第一绝缘膜109形成于凹部121、122外、氮化物半导体层压体104的表面上。更详细而言，第一绝缘膜109的凹部121侧的端，与凹部121的开口缘131沿着障壁层103的表面相隔预先决定的距离D1。另一方面，第一绝缘膜109的凹部122侧的端，与凹部122的开口缘132沿着障壁层103的表面相隔预先决定的距离D2。关于该相隔的效果，将于以下详细说明。另外，在该第一实施方式中，将第一绝缘膜109的厚度设为例如30nm，将距离D1的长度设为例如0.5μm，将距离D2的长度设为例如0.5μm。
上述第一绝缘膜109的功能，为氮化物半导体层压体104的表面的界面控制。此处，上述的界面控制，是为了崩塌的控制，而在氮化物半导体层压体104与第一绝缘膜109的界面使负电荷难以蓄积的控制，且进行对在氮化物半导体层压体104的表面产生的悬空键(dangling-bond)适当地处理，使界面态(interface state)的发生降低及界面态的深度变浅等。
如所述，在进行上述氮化物半导体层压体104的表面的界面控制的观点上，优选为使用于第一绝缘膜109的形成的SiNy的相对介电常数(relative permittivity)为7.5～9.5的范围内。进一步地，第一绝缘膜109优选为Si组成较化学计量法(stoichiometry)的膜多的膜。亦即，作为第一绝缘膜109的材料，优选为使用SiNy(y＜4/3)。于该情形，若Si组成过多，则会产生泄漏(leak)，但若使用于第一绝缘膜109的SiNy的相对介电常数为7.5～9.5的范围内，则泄漏难以产生。
在从上述第一绝缘膜109上的源极电极105至栅极电极108之间、与从障壁层103上的栅极电极108至漏极电极106之间，形成有由SiNz构成的第二绝缘膜110。该第二绝缘膜110的凹部121侧的端，与第一绝缘膜109的凹部121侧的端沿着第一绝缘膜109的表面相隔预先决定的距离D11。另一方面，第二绝缘膜110的凹部122侧的端，与第一绝缘膜109的凹部122侧的端沿着第一绝缘膜109的表面相隔预先决定的距离D12。另外，在该第一实施方式中，将第二绝缘膜110的膜厚设为例如230nm，将距离D11的长度设为例如1.0μm，将距离D12的长度设为例如1.0μm。
上述源极电极105的一部分进入凹部121内。而且，源极电极105的凹部121外的部分，朝向栅极电极108侧呈屋檐状突出，并且以从凹部121跨及氮化物半导体层压体104、第一绝缘膜109及第二绝缘膜110的各表面上的方式形成，且与氮化物半导体层压体104、第一绝缘膜109及第二绝缘膜110的凹部121侧的各表面接触。亦即，源极电极105，朝向栅极电极108侧呈屋檐状突出，且具有与氮化物半导体层压体104的表面、第一绝缘膜的表面及第二绝缘膜的表面接触的场板部141。通过如所述的场板(field plate)构造，能够抑制源极电极105的断开发生。
此处，上述场板部141的长度，为从开口缘131至场板部141的前端151的距离，例如设为2.0μm。
上述漏极电极106的一部分进入凹部122内。而且，漏极电极106的凹部122外的部分，朝向栅极电极108侧呈屋檐状突出，并且以从凹部122跨及氮化物半导体层压体104、第一绝缘膜109及第二绝缘膜110的各表面上的方式形成，且与氮化物半导体层压体104、第一绝缘膜109及第二绝缘膜110的各表面接触。亦即，漏极电极106，朝向栅极电极108侧呈屋檐状突出，且具有与氮化物半导体层压体104的表面、第一绝缘膜109的表面及第二绝缘膜110的表面接触的场板部142。通过如所述的场板构造，能够降低场板部142的下部的电场强度，尤其是开口缘132附近的电场强度。进一步地，以场板部142的厚度朝向凹部122阶段性地增加的方式形成场板部142，借此能够进一步缓和漏极电极106附近的电场强度，并且能够抑制漏极电极106的断开发生。
此处，上述场板部142的长度，为从开口缘132至场板部142的前端152的距离，例如设为2μm。
此外，从上述场板部142的前端152至栅极电极108的距离，在图1中，以较从场板部141的前端151至栅极电极108的距离远的方式设定。
以下，针对上述第一绝缘膜109与凹部122的开口缘132相隔离的效果进行说明。
在图9的参考例中，形成以下的构造，即，从氮化物半导体场效应晶体管的栅极电极至凹部913的开口缘914(漏极电极906和氮化物半导体层压体904的接触面的缘)形成第一绝缘膜909，且漏极电极906进入凹部913内。于该情形，必须对第一绝缘膜909和氮化物半导体层压体904连续地进行蚀刻(etching)。然而，在通道层902为GaN，障壁层903为AlxGa1- xN，第一绝缘膜909为由SiNy构成的情形时，SiNy与GaN及AlxGa1-xN蚀刻速率(etching rate)不同。因而，当对SiNy、GaN及AlxGa1-xN连续地进行蚀刻时，蚀刻深度或蚀刻侧面的加工形状的控制变困难。因此，使漏极电极906与2DEG907的欧姆接触电阻不稳定。此情况被认为是接通电阻的不稳定性和偏差的原因。
另一方面，如图2所示，在第一绝缘膜109与凹部122的开口缘132相隔离的构造的情形时，能够独立地加工第一绝缘膜109和氮化物半导体层压体104。因而，使蚀刻深度或蚀刻侧面的加工形状的控制变容易。因此，使漏极电极106与2DEG的欧姆接触电阻稳定。据此，能够实现欧姆电阻稳定的场效应晶体管。
在进一步进行详细的检讨下，只要第一绝缘膜109的凹部122侧的端与凹部122的开口缘132相隔的距离D2为0.1μm以上，便能够独立地加工第一绝缘膜109和氮化物半导体层压体104，因此欧姆接触电阻确实地稳定。此外，若第一绝缘膜109与凹部122的开口缘132相隔的距离D2较1.5μm宽，便无法充分地改善开关动作时的高电压情形时的崩塌。因此，第一绝缘膜109与凹部122的开口缘132相隔的距离D2，优选为0.1μm以上且1.5μm以下。
此外，上述第二绝缘膜110的凹部122侧的端与第一绝缘膜109的凹部122侧的端相隔的距离D12，若为0.5μm以上，则上述场板部142的加工形状稳定。此外，若第二绝缘膜110的凹部122侧的端与第一绝缘膜109的凹部122侧的端相隔的距离D12较2.0μm宽，则产生漏极电极106附近的电场强度高的部位。因此，第二绝缘膜110的凹部122侧的端与第一绝缘膜109的凹部122侧的端相隔的距离D12，优选为0.5μm以上且2.0μm以下。
在上述第一实施方式中，距离D1也可与距离D2为相同距离。亦即，例如，也可将距离D1设定为0.1μm以上且1.5μm以下。
在上述第一实施方式中，距离D11也可与距离D12为相同距离。亦即，例如，也可将距离D11设定为0.5μm以上且2.0μm以下。
此外，在上述第一实施方式中，虽将场板部141及场板部142的长度设为2.0μm，但可根据距离D1、D2、D11及D12的长度而适当地变更，例如，也可设定为1.0μm以上且4.0μm以下。
·第二实施方式
图3是本发明的第二实施方式的氮化物半导体场效应晶体管的漏极电极106附近的示意剖面图。另外，在图3中，与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的参照编号相同的参照编号。此外，也在以下的说明中，对与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的构成部相同的参照编号，并省略该相同构成部的说明。
上述氮化物半导体场效应晶体管，为氮化物半导体HFET，且如图3所示，仅在具备与第一绝缘膜109不同的第一绝缘膜209的这方面与上述第一实施方式不同。
上述第一绝缘膜209，以与氮化物半导体层压体104的表面接触的第一下侧绝缘膜209A、和形成于该第一下侧绝缘膜209A上的第一上侧绝缘膜209B构成。该第一下侧绝缘膜209A的表面不与场板部142接触，而第一上侧绝缘膜209B的凹部122侧的端部的表面与场板部142接触。
作为上述第一下侧绝缘膜209A，使用Si-H结合量为3×1021cm－3的SiN膜。此外，第一下侧绝缘膜209A的厚度例如设为10nm。
此外，作为上述第一上侧绝缘膜209B，使用Si-H结合量较第一下侧绝缘膜209A的SiN膜多的SiN膜。此时，第一上侧绝缘膜209B的厚度例如只要为20nm左右即可。
发明者们，针对氮化物半导体层压体104的表面上形成的第一下侧绝缘膜209A，进行各种检讨。其结果，发现通过使用由Si-H结合量为6×1021cm－3以下的SiN膜构成的绝缘膜，能够抑制高温高电压压力测试所造成的泄漏电流的增加。
此处，上述高温高电压压力测试，是在保持为较一般使用上述氮化物半导体场效应晶体管的温度更高的温度(例如150℃)的状态下，且在开关动作的关闭的状态下，通过较一般使用上述氮化物半导体场效应晶体管的关闭电压更高的关闭电压(例如600V)持续一定时间(例如1000小时)后，对泄漏电流的增加进行评价的加速测试。在以氮化物半导体场效应晶体管作为开关元件而使用时，抑制该泄漏电流的增加而不产生泄漏电流所造成的氮化物半导体场效应晶体管的破坏是必须的。
也在使用由上述第一下侧绝缘膜209A及第一上侧绝缘膜209B构成的第一绝缘膜209的情形时，通过第一绝缘膜209与凹部122的开口缘132相隔离的构造，而能够独立地加工第一绝缘膜209和氮化物半导体层压体104，此方面与上述第一实施方式相同。因此，也在该第二实施方式的氮化物半导体场效应晶体管中，使蚀刻深度或蚀刻侧面的加工形状的控制变容易，因此漏极电极106和2DEG的欧姆接触电阻稳定。其结果，能够使该第二实施方式的氮化物半导体场效应晶体管的接通电阻稳定。
亦即，在该第二实施方式中，能够实现接通电阻稳定、且抑制了高温高电压压力测试所造成的泄漏电流的增加的氮化物半导体HFET。
·第三实施方式
图4是本发明的第三实施方式的氮化物半导体场效应晶体管的漏极电极106附近的示意剖面图。另外，在图4中，与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的参照编号相同的参照编号。此外，也在以下的说明中，对与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的构成部相同的参照编号，并省略该相同构成部的说明。
上述氮化物半导体场效应晶体管，为氮化物半导体HFET，且如图4所示，仅在具备与第一绝缘膜109不同的第一绝缘膜409的这方面与上述第一实施方式不同。
上述第一绝缘膜409，由与第一绝缘膜109相同的材料构成，但凹部122侧的端部的形状不同。更详细而言，第一绝缘膜409的凹部122侧的端面461，相对于氮化物半导体层压体104与第一绝缘膜409的界面以15°的角度倾斜。
于该情形，能够进一步缓和上述漏极电极106的场板部142的下部的电场强度，尤其是第一绝缘膜409的凹部122侧的端面461附近的电场强度，并且能够抑制漏极电极106的断开发生。
关于上述氮化物半导体层压体104与第一绝缘膜409的界面、和第一绝缘膜409的凹部122侧的端面461所夹的角度θ，得知即便不是15°，但只要是30°以下，则电场强度的缓和效果显着。
亦即，在该第三实施方式中，能够实现接通电阻稳定、且也在开关动作时的高电压情形中进一步改善崩塌的氮化物半导体HFET。
·第四实施方式
图5是本发明的第四实施方式的氮化物半导体场效应晶体管的漏极电极106附近的示意剖面图。另外，在图5中，与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的参照编号相同的参照编号。此外，也在以下的说明中，对与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的构成部相同的参照编号，并省略该相同构成部的说明。
上述氮化物半导体场效应晶体管，为氮化物半导体HFET，且如图5所示，仅在具备第三绝缘膜511的这方面与上述第一实施方式不同。
上述第三绝缘膜511，形成于第二绝缘膜110的表面上且由SiO2构成。该第三绝缘膜511的凹部122侧的端，与第二绝缘膜110的凹部122侧的端相隔预先决定的距离。另外，在该第四实施方式中，第二绝缘膜110的膜厚例如设定为100nm。此外，第三绝缘膜511的膜厚例如设定为200nm。
如所述，覆盖上述氮化物半导体层压体104的表面并且位于漏极电极106的场板部142下的绝缘膜为三层构造，借此可使漏极电极106的场板部142的厚度三阶段变化。因此，能够进一步抑制漏极电极106的断开发生。进一步地，能够使上述绝缘膜的总膜厚变厚，且能进一步缓和氮化物半导体层压体104的表面的电场强度，改善开关动作时的高电压情形时的崩塌。
作为上述第三绝缘膜511，优选为介电常数较第一绝缘膜109或第二绝缘膜110低的绝缘膜。其理由为，通过使越上侧的膜介电常数越低，能够使电场的集中远离氮化物半导体层压体104的表面，因此能够使对崩塌的2DEG107的影响变小。因此，作为第三绝缘膜511的材料，除了SiO2以外，可列举N组成较第一绝缘膜109或第二绝缘膜110多的SiN，尤其是化学计量法的SiNw(w＝4/3)或N组成多的SiNw(w＞4/3)、或SiON、SiOC等。
在上述第四实施方式中，在氮化物半导体层压体104与第二绝缘膜110之间，如图6所示，可形成第二实施方式的第一绝缘膜209，如图7所示，也可形成第四实施方式的第一绝缘膜409。
·第五实施方式
图8是本发明的第五实施方式的氮化物半导体场效应晶体管的漏极电极106附近的示意剖面图。另外，在图8中，与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的参照编号相同的参照编号。此外，也在以下的说明中，对与上述第一实施方式的构成部相同的构成部，标记与上述第一实施方式的构成部相同的参照编号，并省略该相同构成部的说明。
上述氮化物半导体场效应晶体管，为氮化物半导体HFET，且如图8所示，仅在具备第一绝缘膜809、第二绝缘膜810及第三绝缘膜811的这方面与上述第一实施方式不同。
上述第一、第二绝缘膜809、810，由与第一、第二绝缘膜109、110相同的材料构成，但形状不同。更详细而言，第一绝缘膜809，形成于氮化物半导体层压体104的表面上，其凹部122侧的端与凹部122的开口缘132相隔预先设定的距离。该距离设定成较上述第一实施方式的距离D2大。此外，第二绝缘膜810的凹部122侧的端与第一绝缘膜809的凹部122侧的端相隔预先设定的距离。另外，该第五实施方式中，第一绝缘膜809的膜厚例如设定为30nm，第二绝缘膜810的膜厚例如设定为100nm。
上述第三绝缘膜811，一部分形成于第二绝缘膜810上，并且另一部分形成于在第一绝缘膜809的凹部122侧的端与凹部122的开口缘132之间的氮化物半导体层压体104的表面上。更详细而言，第三绝缘膜811，由SiO2构成，且以从第二绝缘膜810的表面上，跨及第一绝缘膜809及氮化物半导体层压体104的表面上的一部分的方式形成，且与氮化物半导体层压体104、第一绝缘膜809及第二绝缘膜810的各表面接触。该第三绝缘膜811的凹部122侧的端，与凹部122的开口缘132相隔预先决定的距离D3。另外，第三绝缘膜811的膜厚例如设定为200nm，距离D3例如设定为0.5μm。
上述漏极电极106的一部分进入凹部122内。而且，漏极电极106的凹部122外的部分，朝向栅极电极108侧呈屋檐状突出，并且以从凹部122跨及氮化物半导体层压体104及第三绝缘膜811的各表面上的方式形成，且与氮化物半导体层压体104及第三绝缘膜811的各表面接触。亦即，漏极电极106，朝向栅极电极108侧呈屋檐状突出，且具有与氮化物半导体层压体104的表面及第三绝缘膜811的表面接触的场板部142。通过如所述的场板构造，能够降低场板部142的下部的电场强度，尤其是开口缘132附近的电场强度。进一步地，以场板部142的厚度朝向凹部122阶段性地增加的方式形成场板部142，借此能够进一步缓和漏极电极106附近的电场强度，并且能够抑制漏极电极106的断开发生。
如所述，覆盖上述氮化物半导体层压体104的表面并且位于漏极电极106的场板部142下的绝缘膜为三层构造，借此可使漏极电极106的场板部142的厚度三阶段变化。因此，能够进一步抑制漏极电极106的断开发生。进一步地，能够使氮化物半导体层压体104上的绝缘膜的总膜厚变厚，且能进一步缓和氮化物半导体层压体104的表面的电场强度，改善开关动作时的高电压情形时的崩塌。
作为上述第三绝缘膜811，优选为介电常数较第一绝缘膜809或第二绝缘膜810低的绝缘膜。其理由为，通过使越上侧的膜介电常数越低，能够使电场的集中远离氮化物半导体层压体104的表面，因此能够使崩塌对2DEG107的影响变小。因此，作为第三绝缘膜811的材料，除了SiO2以外，可列举N组成较第一绝缘膜809或第二绝缘膜810多的SiN，尤其是化学计量法的SiNw(w＝4/3)或N组成多的SiNw(w＞4/3)、或SiON、SiOC等。
此外，上述第三绝缘膜811的凹部122侧的端与凹部122的开口缘132之间的距离D3，以与上述第一实施方式的D2相同的理由，优选为0.1μm以上且1.5μm以下。
在上述第五实施方式中，在氮化物半导体层压体104与漏极电极106之间，无未隔有介电常数低的第三绝缘膜811的区域，因此可广范围地缓和氮化物半导体层压体104的表面的电场。因此，能够进一步改善开关动作时的高电压情形时的崩塌。
此外，在上述第五实施方式中，也可在氮化物半导体层压体104与第二绝缘膜810之间，形成与第二实施方式的第一绝缘膜209、或第四实施方式的第一绝缘膜409同样的绝缘膜。
此外，在上述第五实施方式中，第二绝缘膜810的凹部122侧的端，与第一绝缘膜809的凹部122侧的端相隔预先设定的距离，但也可与第一绝缘膜809的凹部122侧的端不相隔预先设定的距离。亦即，第二绝缘膜810的凹部122侧的端，也可与第一绝缘膜809的凹部122侧的端一致。
此外，在上述第一～第五实施方式中，虽将Ti/Al/TiN层压而形成欧姆电极，但并不限于此，也可不具备TiN，此外，也可在层压Ti/Al后，在其上层压Au、Ag、Pt等而形成欧姆电极。
此外，在上述第一～第五实施方式中，虽针对使用Si基板的氮化物半导体场效应晶体管进行了说明，但并不限于Si基板，也可使用蓝宝石基板或SiC基板。亦即，也可在蓝宝石基板或SiC基板上使氮化物半导体层压体生长。
此外，在上述第一～第五实施方式中使用由氮化物半导体构成的基板的情形，也可以在GaN基板使AlGaN层生长等的方式，在由氮化物半导体构成的基板上使氮化物半导体层压体生长。
此外，在上述第一～第五实施方式中，也可在基板与氮化物半导体层压体之间形成障壁层，也可在氮化物半导体层压体104的AlGaN障壁层103与GaN通道层102之间形成层厚1nm左右的AlN异质特性改善层。
此外，在上述第一～第五实施方式中，虽已针对常开式的氮化物半导体HFET进行了说明，但也可将本发明适用于常闭式(normally off type)的氮化物半导体HFET。
此外，在上述第一～第五实施方式中，源极电极105的构造，虽形成为与漏极电极106的构造相同，但也可形成为与漏极电极106的构造不同。例如，也可为源极电极105在氮化物半导体层压体104的表面上形成全部，且一部分不进入凹部121内。
本发明的氮化物半导体场效应晶体管的氮化物半导体，只要是以AlxInyGa1-x-yN(x≦0、y≦0、0≦x+y≦1)表示者即可。
虽已针对本发明的具体的实施方式进行了说明，但本发明并不限定于上述实施方式，可在本发明的范围内进行各种变更、实施。例如，也可将上述第一～第四实施方式中记载的内容适当地组合而成者，作为本发明的一实施方式。
亦即，若总结本发明及实施方式，则如以下。
若总结本发明及实施方式，则如以下。
本发明的氮化物半导体场效应晶体管，其特征在于具备：
氮化物半导体层压体104，具有异质界面，并且具有自表面朝向所述异质界面凹入的凹部122；
源极电极105，配置于所述氮化物半导体层压体104的表面上；
漏极电极106，在所述氮化物半导体层压体104的表面上，以相对于所述源极电极105隔有间隔的方式配置，且一部分进入所述凹部122内；
栅极电极108，配置于所述源极电极105与所述漏极电极106之间；
第一绝缘膜109、209、409，形成于所述氮化物半导体层压体104的表面上，至少含有硅及氮作为构成元素；及
第二绝缘膜110，形成于所述第一绝缘膜109、209、409上；
所述第一绝缘膜109、209、409的所述凹部122侧的端，与所述凹部122的开口缘132相隔预先设定的距离D2，另一方面，所述第二绝缘膜110的所述凹部122侧的端，与所述第一绝缘膜109、209、409的所述凹部122侧的端相隔预先设定的距离D12；
所述漏极电极106的所述凹部122外的部分，朝向所述栅极电极108侧呈屋檐状突出，并且以从所述凹部122跨及所述氮化物半导体层压体104、第一绝缘膜109、209、409及第二绝缘膜110的各表面上的方式形成，且与所述氮化物半导体层压体104、第一绝缘膜109、209、409及第二绝缘膜110的各表面接触。
根据上述构成，上述漏极电极106的凹部122外的部分，朝向栅极电极108侧呈屋檐状突出，并且以从凹部122跨及氮化物半导体层压体104、第一绝缘膜109、209、409及第二绝缘膜110的各表面上的方式形成，且与氮化物半导体层压体104、第一绝缘膜109、209、409及第二绝缘膜110的各表面接触。借此，能够使漏极电极106的凹部122外的部分的厚度朝向氮化物半导体层压体104的凹部122侧阶段性地增加。因此，由于能够大幅地缓和上述漏极电极106附近的电场强度，因此即便在开关动作时的高电压情形中也能够改善崩塌。
此外，由于上述第一绝缘膜109、209、409的上述凹部122侧的端，与凹部122的开口缘132相隔预先设定的距离D2，因此能够独立地蚀刻加工氮化物半导体层压体104的凹部122和第一绝缘膜109、209、409。因此，上述凹部122的深度、或凹部122的侧面的加工形状，能够容易地利用蚀刻的方式进行控制。其结果，能够使上述氮化物半导体层压体104与漏极电极106的欧姆接触电阻稳定，而使接通电阻稳定。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜109、209、409的所述凹部122侧的端与所述凹部122的开口缘132之间的距离D2，为0.1μm以上且1.5μm以下。
根据上述实施方式，通过将上述第一绝缘膜109、209、409的凹部122侧的端与凹部122的开口缘132之间的距离D2设为0.1μm以上，能够确实地进行氮化物半导体层压体104的凹部122和第一绝缘膜109、209、409的独立蚀刻加工。
此外，通过将上述第一绝缘膜109、209、409的凹部122侧的端与凹部122的开口缘132之间的距离D2设为1.5μm以下，能够充分改善开关动作时的高电压情形时的崩塌。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜209具有与所述氮化物半导体层压体104的表面相接的区域；
所述区域由Si-H结合量为6×1021cm－3以下的SiN构成。
根据上述实施方式，通过将构成上述区域的SiN的Si-H结合量设为6×1021cm－3以下，能够抑制高温高电压压力测试所造成的泄漏电流的增加。
在一实施方式的氮化物半导体场效应晶体管中，
所述第一绝缘膜409的所述凹部122侧的端面461，相对于所述氮化物半导体层压体104与所述第一绝缘膜409的界面以30°以下的角度倾斜。
根据上述实施方式，通过使上述第一绝缘膜409的凹部122侧的端面以30°以下的角度倾斜，能够提高漏极电极106附近的电场强度的缓和效果。
本发明的氮化物半导体场效应晶体管，其特征在于具备：
氮化物半导体层压体104，具有异质界面，并且具有自表面朝向所述异质界面凹入的凹部122；
源极电极105，配置于所述氮化物半导体层压体104的表面上；
漏极电极106，在所述氮化物半导体层压体104的表面上，以相对于所述源极电极105隔有间隔的方式配置，且一部分进入所述凹部122内；
栅极电极108，配置于所述源极电极105与所述漏极电极106之间；
第一绝缘膜809，形成于所述氮化物半导体层压体104的表面上，所述凹部122侧的端与所述凹部122的开口缘132相隔预先设定的距离，并且至少含有硅及氮作为构成元素；
第二绝缘膜810，形成于所述第一绝缘膜809上；及
第三绝缘膜811，一部分形成于所述第二绝缘膜810上，并且另一部分形成于所述第一绝缘膜809的所述凹部122侧的端与所述凹部122的开口缘132之间的所述氮化物半导体层压体104的表面上；
所述第三绝缘膜811的所述凹部122侧的端与所述凹部122的开口缘132相隔预先设定的距离D3；
所述漏极电极106的所述凹部122外的部分，朝向所述栅极电极108侧呈屋檐状突出，并且以从所述凹部122跨及所述氮化物半导体层压体104及第三绝缘膜811的各表面上的方式形成，且与所述氮化物半导体层压体104及第三绝缘膜811的各表面接触。
根据上述构成，上述漏极电极106的凹部122外的部分，朝向栅极电极108侧呈屋檐状突出，并且以从凹部122跨及氮化物半导体层压体104及第三绝缘膜811的各表面上的方式形成，且与氮化物半导体层压体104及第三绝缘膜811的各表面接触。借此，能够使漏极电极106的凹部122外的部分的厚度朝向氮化物半导体层压体104的凹部122侧阶段性地增加。因此，由于能够大幅地缓和上述漏极电极106附近的电场强度，因此即便在开关动作时的高电压情形中也能够改善崩塌。
此外，由于上述第三绝缘膜811的上述凹部122侧的端，与上述凹部122的开口缘132相隔预先设定的距离D3，因此能够独立地蚀刻加工氮化物半导体层压体104的凹部122和第三绝缘膜811。因此，上述凹部122的深度、或凹部122的侧面的加工形状，能够容易地利用蚀刻的方式进行控制。其结果，能够使上述氮化物半导体层压体104与漏极电极106的欧姆接触电阻稳定，而使接通电阻稳定。
附图标记的说明
101：基板
102：通道层
103：障壁层
104：氮化物半导体层压体
105：源极电极
106：漏极电极
107：2DEG
108：栅极电极
109、209、409、809：第一绝缘膜
110、810：第二绝缘膜
141、142：场板部
121、122：凹部
131、132：开口缘
151、152：前端
209A：第一下侧绝缘膜
209B：第一上侧绝缘膜
461：端面
511、811：第三绝缘膜
D1、D2、D3、D11、D12：距离
θ：角度

Claims (3)

1.一种氮化物半导体场效应晶体管，其特征在于具备：
氮化物半导体层压体，具有异质界面，并且具有自表面朝向所述异质界面凹入的凹部；
源极电极，配置于所述氮化物半导体层压体的表面上；
漏极电极，在所述氮化物半导体层压体的表面上，以相对于所述源极电极隔有间隔的方式配置，且一部分进入所述凹部内；
栅极电极，配置于所述源极电极与所述漏极电极之间；
第一绝缘膜，形成于所述氮化物半导体层压体的表面上，所述第一绝缘膜的靠近所述凹部侧的端部与所述凹部的开口缘相隔预先设定的距离，并且至少含有硅及氮作为构成元素；
第二绝缘膜，形成于所述第一绝缘膜上；及
第三绝缘膜，一部分形成于所述第二绝缘膜上，并且另一部分形成于所述第一绝缘膜的靠近所述凹部侧的端部与所述凹部的开口缘之间的所述氮化物半导体层压体的表面上；
所述第三绝缘膜的所述凹部侧的端与所述凹部的开口缘相隔预先设定的距离；
所述漏极电极的所述凹部外的部分，朝向所述栅极电极侧呈屋檐状突出，并且以从所述凹部跨及所述氮化物半导体层压体及第三绝缘膜的各表面上的方式形成，且与所述氮化物半导体层压体及第三绝缘膜的各表面接触。
2.如权利要求1所述的氮化物半导体场效应晶体管，其特征在于，
所述第三绝缘膜的介电常数，低于所述第一绝缘膜和所述第二绝缘膜的至少一方的介电常数。
3.如权利要求1或2所述的氮化物半导体场效应晶体管，其特征在于，
所述第三绝缘膜的所述凹部侧的端与所述凹部的开口缘之间的距离，为0.1μm以上且1.5μm以下。
CN201580078398.3A 2015-03-31 2015-10-20 氮化物半导体场效应晶体管 Active CN107431021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-073617 2015-03-31
JP2015073617 2015-03-31
PCT/JP2015/079599 WO2016157581A1 (ja) 2015-03-31 2015-10-20 窒化物半導体電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN107431021A CN107431021A (zh) 2017-12-01
CN107431021B true CN107431021B (zh) 2020-09-22

Family

ID=57004910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078398.3A Active CN107431021B (zh) 2015-03-31 2015-10-20 氮化物半导体场效应晶体管

Country Status (4)

Country Link
US (1) US10381472B2 (zh)
JP (1) JP6272557B2 (zh)
CN (1) CN107431021B (zh)
WO (1) WO2016157581A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
FR3088485B1 (fr) * 2018-11-13 2021-04-30 Commissariat Energie Atomique Dispositif semi-conducteur a plaque de champ
CN111430240B (zh) * 2020-06-15 2020-10-16 浙江集迈科微电子有限公司 基于场板复合结构的GaN器件及其制备方法
CN112993032B (zh) * 2021-02-08 2023-10-27 华南师范大学 漏极阶梯场板结构射频hemt器件及其制备方法
CN113035935B (zh) * 2021-03-12 2023-03-14 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113178480B (zh) * 2021-05-12 2022-10-18 华南师范大学 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN113594235A (zh) * 2021-07-28 2021-11-02 西安电子科技大学 一种抗单粒子烧毁的增强型氮化镓高电子迁移率晶体管
CN113823675B (zh) * 2021-08-23 2023-09-29 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924136A (zh) * 2009-06-11 2010-12-22 夏普株式会社 半导体装置
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
CN103563060A (zh) * 2011-05-25 2014-02-05 夏普株式会社 切换元件
CN105164811A (zh) * 2013-02-15 2015-12-16 创世舫电子有限公司 半导体器件的电极及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2008243848A (ja) * 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP2014029991A (ja) 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5764543B2 (ja) 2012-10-26 2015-08-19 古河電気工業株式会社 半導体装置
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
CN101924136A (zh) * 2009-06-11 2010-12-22 夏普株式会社 半导体装置
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
CN103563060A (zh) * 2011-05-25 2014-02-05 夏普株式会社 切换元件
CN105164811A (zh) * 2013-02-15 2015-12-16 创世舫电子有限公司 半导体器件的电极及其形成方法

Also Published As

Publication number Publication date
US10381472B2 (en) 2019-08-13
WO2016157581A1 (ja) 2016-10-06
JPWO2016157581A1 (ja) 2017-10-19
CN107431021A (zh) 2017-12-01
JP6272557B2 (ja) 2018-01-31
US20180040726A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
CN107431021B (zh) 氮化物半导体场效应晶体管
KR101694883B1 (ko) 역확산 억제 구조
US7674666B2 (en) Fabrication of semiconductor device having composite contact
EP2157612B1 (en) Semiconductor device
US8258544B2 (en) Field-effect transistor
JP2008277640A (ja) 窒化物半導体素子
WO2006132418A1 (ja) 電界効果トランジスタ
US20170352753A1 (en) Field-effect transistor
US10243049B2 (en) Nitride semiconductor device
JP2006222414A (ja) 半導体装置
TW201705445A (zh) 半導體裝置
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
CN111697063B (zh) 半导体装置
JP2010045073A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
TW201839985A (zh) 高電子遷移率電晶體
JP2011233695A (ja) ノーマリオフ型ＧａＮ系電界効果トランジスタ
CN108292678B (zh) 具有双栅极的iii族氮化物场效应晶体管
US8587032B2 (en) Transistor with high electron mobility and inhomogeneous layer resistance of the guide channel
JP2010278137A (ja) 半導体装置
WO2014129245A1 (ja) 窒化物半導体装置
TWI815160B (zh) 氮化物半導體裝置
JP4444311B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US20090140293A1 (en) Heterostructure device and associated method
JP2018081943A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211116

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: There is no place 1, jiangmachi, Kaishi District, Osaka Prefecture, Japan

Patentee before: Sharp Corporation

TR01 Transfer of patent right