JP4444311B2 - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタおよび電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP4444311B2
JP4444311B2 JP2007147466A JP2007147466A JP4444311B2 JP 4444311 B2 JP4444311 B2 JP 4444311B2 JP 2007147466 A JP2007147466 A JP 2007147466A JP 2007147466 A JP2007147466 A JP 2007147466A JP 4444311 B2 JP4444311 B2 JP 4444311B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor layer
gan
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007147466A
Other languages
English (en)
Other versions
JP2008300748A (ja
Inventor
剛彦 野村
清輝 吉田
禎宏 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2007147466A priority Critical patent/JP4444311B2/ja
Publication of JP2008300748A publication Critical patent/JP2008300748A/ja
Priority to US12/639,199 priority patent/US8421182B2/en
Application granted granted Critical
Publication of JP4444311B2 publication Critical patent/JP4444311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる窒化化合物からなる電界効果トランジスタおよびその製造方法に関するものである。
ＩＩＩ−Ｖ族窒化化合物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ構造を有する電界効果トランジスタ（ＦＥＴ）は、ピエゾ効果によって、界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しており、多くの注目を集めている。また、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合ＦＥＴ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
通常のＡｌＧａＮ／ＧａＮ ＨＦＥＴは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリーオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。
ノーマリオフ型デバイスを実現するためには、ＭＯＳＦＥＴ構造を採用する必要がある。図５は、従来のＭＯＳＦＥＴの断面概略図である（非特許文献１参照）。このＭＯＳＦＥＴ５００においては、基板５０１上にバッファ層５０２を介してｐ−ＧａＮ層５０４が形成されている。また、ソース・ドレイン領域のオーミック接触を取るためのコンタクト層として、ｐ−ＧａＮ層５０４の一部に、イオン注入法によってｎ＋−ＧａＮ領域５０５ａ、５０５ｂが形成されている。さらに、ゲート・ドレイン間には、ゲート・ドレイン間の局所的な電界集中を緩和してデバイスの耐圧を向上させるために、電界緩和層あるいはＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）層と呼ばれるｎ−−ＧａＮ領域５０３が、イオン注入法によって形成されている。また、ゲート絶縁膜としてＳｉＯ２などからなる酸化膜５０６が形成され、酸化膜５０６上に、ポリＳｉまたはＮｉ／ＡｕやＷＳｉ等の金属からなるゲート電極５０７が形成されている。また、ｎ＋−ＧａＮ領域５０５ａ、５０５ｂ上には、それぞれソース電極５０８、ドレイン電極５０９が形成されている。ソース電極５０８、ドレイン電極５０９としては、Ｔｉ／ＡｌやＴｉ／ＡｌＳｉ／Ｍｏなどの、ｎ＋−ＧａＮに対してオーミック接触を形成する金属が用いられる。
なお、ＭＯＳＦＥＴにおいては、チャネルの移動度を良好にするためには、酸化膜と半導体との界面の界面準位を低く抑えることが重要である。通常のＳｉ系ＭＯＳＦＥＴにおいては、酸化膜としてＳｉを熱酸化して形成したＳｉＯ２熱酸化膜が用いられ、界面準位が低い非常に良好な界面が実現されている。一方、窒化化合物系ＭＯＳＦＥＴの場合は、良好な熱酸化膜が得られないので、ｐ−ＣＶＤ法によってＳｉＯ２などからなる酸化膜を形成することが一般的である。
ここで、上述したように、従来、ｎ＋−ＧａＮ領域、ｎ−−ＧａＮ領域の形成には、イオン注入法が用いられる。イオン注入法においては、所定の不純物イオンの注入後に、結晶欠陥を回復させ、注入した不純物を活性化するためのアニールが行われる。半導体材料がたとえばＧａＮの場合は、結晶の結合が強固なため、１２００℃以上の高温でアニールを行う必要がある。
Matocha. K, Chow. T.P, Gutmann. R.J., "High-voltage normally off GaN MOSFETs on sapphire substrates", IEEE Transaction on Electron Devices. vol. 52, No. 1 2005 pp. 6-10
ところが、アニールによる不純物の活性化が不十分であると、不活性不純物が原因となってリーク電流が増大したり、ＲＥＳＵＲＦ層の電子移動度が劣化してオン抵抗が増大したり、耐圧性が低下するという問題がある。
一方、不純物を十分に活性化するための高温のアニールをあまり長時間行うと、酸化膜を形成すべきＧａＮ層の表面にピットが発生し、ＧａＮ／酸化膜の界面の質が不十分なものとなり、チャネルの移動度が劣化してしまうという問題点がある。
本発明は、上記に鑑みてなされたものであって、オン抵抗が低く、耐圧性が高い電界効果トランジスタおよび電界効果トランジスタの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタであって、表面にバッファ層が形成された基板と、エピタキシャル成長によって前記バッファ層上に形成された、所定の導電型を有する電界緩和層と、前記電界緩和層上の一部領域に形成された、前記所定の導電型とは反対の導電型を有する半導体層と、前記半導体層の中または表面に形成された、前記所定の導電型と同一の導電型を有するコンタクト層と、前記コンタクト層上に形成されたソース電極と、前記電界緩和層上に形成されたドレイン電極と、前記半導体層上に該半導体層の端面と重畳するように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体層の端面と重畳するように形成されたゲート電極と、を備え、前記半導体層の端面近傍に形成されるチャネルと前記電界緩和層とが電気的に接続することを特徴とする。
また、本発明に係る電界効果トランジスタは、ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタであって、表面にバッファ層が形成された基板と、エピタキシャル成長によって前記バッファ層上に形成された、所定の導電型を有する電界緩和層と、前記電界緩和層上の一部領域に形成された、前記所定の導電型とは反対の導電型を有する半導体層と、前記半導体層の中または表面に形成された、前記所定の導電型と同一の導電型を有するコンタクト層と、前記コンタクト層上に形成されたソース電極と、前記電界緩和層上に形成されたドレイン電極と、前記半導体層の前記ドレイン電極側の端部に形成された、前記所定の導電型と同一の導電型を有するチャネル形成領域と、前記半導体層上に前記チャネル形成領域と重畳するように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記チャネル形成領域と重畳するように形成されたゲート電極と、を備え、前記チャネル形成領域に形成されるチャネルと前記電界緩和層とが電気的に接続することを特徴とする。
また、本発明に係る電界効果トランジスタは、上記発明において、前記基板は、導電型がｎ＋型であるとともに、裏面に裏面電極が形成されており、前記ソース電極は、前記基板と前記コンタクト層とを電気的に接続するように形成されていることを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタの製造方法であって、基板上にバッファ層を形成するバッファ層形成工程と、エピタキシャル成長によって前記バッファ層上に所定の導電型を有する電界緩和層を形成する電界緩和層形成工程と、前記電界緩和層上の一部領域に、前記所定の導電型とは反対の導電型を有する半導体層を形成する半導体層形成工程と、前記半導体層の中または表面に、前記所定の導電型と同一の導電型を有するコンタクト層を形成するコンタクト層形成工程と、前記コンタクト層上にソース電極を形成するソース電極形成工程と、前記電界緩和層上にドレイン電極を形成するドレイン電極形成工程と、前記半導体層上に、該半導体層の端面と重畳するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、前記半導体層の端面と重畳するようにゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
また、本発明に係る電界効果トランジスタの製造方法は、ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタの製造方法であって、基板上にバッファ層を形成するバッファ層形成工程と、エピタキシャル成長によって前記バッファ層上に所定の導電型を有する電界緩和層を形成する電界緩和層形成工程と、前記電界緩和層上の一部領域に、前記所定の導電型とは反対の導電型を有する半導体層を形成する半導体層形成工程と、前記半導体層の中または表面に、前記所定の導電型と同一の導電型を有するコンタクト層を形成するコンタクト層形成工程と、前記コンタクト層上にソース電極を形成するソース電極形成工程と、前記電界緩和層上にドレイン電極を形成するドレイン電極形成工程と、前記半導体層の前記ドレイン電極側の端部に、前記所定の導電型と同一の導電型を有するチャネル形成領域を形成するチャネル形成領域形成工程と、前記半導体層上に、前記チャネル形成領域と重畳するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、前記チャネル形成領域と重畳するようにゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
本発明によれば、オン抵抗が低く、耐圧性が高い電界効果トランジスタを実現できるという効果を奏する。
以下に、図面を参照して本発明に係る電界効果トランジスタおよび電界効果トランジスタの製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
（実施の形態１）
図１は本発明の実施の形態１に係るＭＯＳＦＥＴの断面概略図である。このＭＯＳＦＥＴ１００は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１０１上に、ＡｌＮ層とＧａＮ層を交互に積層して形成したバッファ層１０２と、ｎ−ＧａＮ層１０３が形成されている。さらに、ｎ−ＧａＮ層１０３上には、一部領域にｐ−ＧａＮ層１０４とドレイン電極１０９とが、それぞれ形成されている。さらに、ｐ−ＧａＮ層１０４上には、コンタクト層であるｎ＋−ＧａＮ層１０５が形成され、ｎ＋−ＧａＮ層１０５上には、ソース電極１０８が形成されている。また、ソース電極１０８とドレイン電極１０９との間には、ｎ＋−ＧａＮ層１０５、ｐ−ＧａＮ層１０４、ｎ−ＧａＮ層１０３上にわたってゲート絶縁膜であるＳｉＯ２膜１０６が形成されている。また、ＳｉＯ２膜１０６上には、ゲート電極１０７が形成されている。なお、ゲート電極１０７は、ドレイン電極１０９側におけるｐ−ＧａＮ層１０４の端面１０４ａと積層方向において重畳するように形成されている。すなわち、ｐ−ＧａＮ層１０４の端面１０４ａにおいて、ゲート電極／ＳｉＯ２／ｐ−ＧａＮ層によるＭＯＳ構造が形成されている。その結果、ゲート電極１０７にバイアスを印加すると、ｐ−ＧａＮ層１０４の端面１０４ａ近傍にｎ−チャネルが形成され、このｎ−チャネルとｎ−ＧａＮ層１０３とが電気的に接続し、ＭＯＳＦＥＴとして機能する。
ここで、ＭＯＳＦＥＴ１００においては、ｎ−ＧａＮ層１０３が、耐圧性を高めるＲＥＳＵＲＦ層として機能する。このＭＯＳＦＥＴ１００は、ＲＥＳＵＲＦ層であるｎ−ＧａＮ層１０３、およびｎ＋−ＧａＮ層１０５がエピタキシャル成長により形成されており、各層は結晶性が高いとともに不活性不純物がきわめて少ない。その結果、このＭＯＳＦＥＴは、電子移動度が高く、リーク電流が小さく、オン抵抗が低いものとなる。
さらに、このＭＯＳＦＥＴ１００は、製造工程において、イオン注入法を用いていないため、不純物を十分に活性化するための高温、長時間のアニールが不要なので、ＧａＮ結晶の表面にピットが確実に発生せず、チャネルの移動度の劣化も発生しないものとなる。
つぎに、ＭＯＳＦＥＴ１００の製造方法の一例について説明する。はじめに、基板１０１上に、バッファ層１０２、ｎ−ＧａＮ層１０３、ｐ−ＧａＮ層１０４を形成するためのｐ−ＧａＮ層、ｎ＋−ＧａＮ層１０５を形成するためのｎ＋−ＧａＮ層をたとえばＭＯＣＶＤ法によって順次エピタキシャル成長する。なお、ｐ−ＧａＮ層に添加するドーパントはＭｇであり、添加濃度は５×１０１５〜１×１０１７ｃｍ−３程度である。一方、ｎ−ＧａＮ層１０３、ｎ＋−ＧａＮ層に添加するドーパントはＳｉであり、添加濃度はそれぞれ１×１０１７ｃｍ−３、１×１０１９ｃｍ−３程度である。また、ｎ−ＧａＮ層１０３をＲＥＳＵＲＦ層として機能させるために、ｎ−ＧａＮ層１０３の厚さはたとえば１μｍと薄く形成される。
つぎに、フォトリソグラフィとエッチングにより、上述したｎ＋−ＧａＮ層、ｐ−ＧａＮ層の一部をエッチング除去し、ｐ−ＧａＮ層１０４、ｎ＋−ＧａＮ層１０５を形成するとともに、ｎ−ＧａＮ層１０３の表面の一部を露出させる。なお、エッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）等のドライエッチング法を用いるのが好適である。
つぎに、全面にＭＯＳ構造を形成するためのＳｉＯ２膜１０６を１００ｎｍ堆積する。つぎに、ＳｉＯ２膜１０６の界面準位を低減するために、温度９００℃、Ｎ２雰囲気中で３０分アニールを行う。次いでゲート電極となるポリＳｉを６５０ｎｍ堆積する。その後、炉内温度を９００℃とした炉において、ＰＯＣｌ３雰囲気中で基板を２０分間アニールすることによって、ポリＳｉにＰをドーピングし、ポリＳｉをｎ＋型とする。さらに、ゲート領域を規定するためのフォトリソグラフィを行い、ＲＩＥによって不要なポリＳｉをエッチング除去し、ゲート電極１０７を形成する。なお、ゲート電極１０７は、ｐ−ＧａＮ層１０４の端面１０４ａと積層方向において重畳するように形成する。
さらに、ＳｉＯ２膜１０６の一部をエッチング除去し、ＳｉＯ２膜が除去された部分に、ｎ＋−ＧａＮ層１０５上にソース電極１０８を形成するとともに、ｎ−ＧａＮ層１０３上にドレイン電極１０９を形成し、ＭＯＳＦＥＴ１００が完成する。
以上説明したように、本実施の形態１に係るＭＯＳＦＥＴ１００は、オン抵抗が低く、耐圧性およびチャネル移動度が高いＦＥＴとなる。
（実施の形態２）
つぎに、本発明の実施の形態２に係るＭＯＳＦＥＴについて説明する。本実施の形態２に係るＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴ１００と同様の構成を有するが、ソース電極に対するコンタクト層が、イオン注入法によってｐ−ＧａＮ層中に形成されている点が異なる。
図２は本発明の実施の形態２に係るＭＯＳＦＥＴの断面概略図である。このＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴ１００と同様に、基板２０１上にバッファ層２０２、ｎ−ＧａＮ層２０３、ｐ−ＧａＮ層２０４、ＳｉＯ２膜２０６、ゲート電極２０７、ソース電極２０８、ドレイン電極２０９が形成されている。しかし、ＭＯＳＦＥＴ２００においては、イオン注入法によってｐ−ＧａＮ層２０４中にｎ＋−ＧａＮ領域２０５ａが形成されており、このｎ＋−ＧａＮ領域２０５ａがソース電極２０８に対するコンタクト層として機能する。また、イオン注入法によってｎ−ＧａＮ層２０３中にｎ＋−ＧａＮ領域２０５ｂが形成されており、このｎ＋−ＧａＮ領域２０５ｂがドレイン電極２０９に対するコンタクト層として機能する。
このＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴ１００と同様に、ＲＥＳＵＲＦ層であるｎ−ＧａＮ層２０３がエピタキシャル成長により形成されており、層の結晶性が高いとともに不活性不純物がきわめて少ない。その結果、電子移動度が高く、リーク電流が小さく、オン抵抗が低いものとなる。
なお、ＭＯＳＦＥＴ２００の製造方法については、上述したＭＯＳＦＥＴ１００の製造方法と同様に、はじめに、基板２０１上に、バッファ層２０２、ｎ−ＧａＮ層２０３、ｐ−ＧａＮ層２０４を形成するためのｐ−ＧａＮ層をたとえばＭＯＣＶＤ法によって順次エピタキシャル成長し、つぎに、フォトリソグラフィとエッチングにより、上記ｐ−ＧａＮ層の一部をエッチング除去し、ｐ−ＧａＮ層２０４を形成する。
その後、以下のようにして、ｎ＋−ＧａＮ領域２０５ａ、２０５ｂを形成するためのイオン注入用のマスクを形成する。まず、ｐ−ＣＶＤ法によって全面にＳｉＯ２膜を１０００ｎｍだけ堆積する。つぎに、フォトリソグラフィによって形成したマスクを用いて、ｎ＋−ＧａＮ領域２０５ａ、２０５ｂを形成する部分の直上のＳｉＯ２膜をエッチング除去する。つぎに、全面に表面保護用のＳｉＯ２膜を２０ｎｍだけ堆積する。つぎに、以上の工程によってマスクが形成された基板に、Ｓｉイオンを注入し、ｎ＋−ＧａＮ領域２０５ａ、２０５ｂを形成する。イオン注入の際のドーズ量は、典型的には３×１０１５ｃｍ−２程度である。
つぎに、ＳｉＯ２膜をＢＨＦ（Ｂｕｆｆｅｒｅｄ ＨＦ）によって全面除去し、新たに不純物を活性化させるためのアニールを行うための保護用のキャップ層を全面に堆積する。このキャップ層はＳｉＯ２からなるが、ＡｌＮ、グラファイト等からなるものでもよい。つぎに、ｎ＋−ＧａＮ領域２０５ａ、２０５ｂに含まれる不純物を活性化させるためのアニールを行う。このアニールは、アニール炉を用いて、温度を１２００℃としてＮ２雰囲気中で５分間行う。本製造方法では、比較的ドーズ量が大きく不純物が活性化しやすいｎ＋−ＧａＮ領域２０５ａ、２０５ｂに対して活性化を行うので、アニールをあまり高温、長時間にする必要がない。したがって、ＧａＮ結晶の表面にピットが発生しないので、チャネルの移動度が劣化してしまうこともない。なお、アニール終了後は、ＢＨＦを用いるなどの適当な方法によってキャップ層を除去する。
その後、ＭＯＳＦＥＴ１００と同様に、ＳｉＯ２膜２０６、ゲート電極２０７、ソース電極２０８、ドレイン電極２０９を形成し、ＭＯＳＦＥＴ２００が完成する。
（実施の形態３）
つぎに、本発明の実施の形態３に係るＭＯＳＦＥＴについて説明する。本実施の形態３に係るＭＯＳＦＥＴ３００は、ＭＯＳＦＥＴ２００と同様の構成を有するが、ｐ−ＧａＮ層のドレイン電極側の端部にｎ−ＧａＮ領域が形成されている点が異なる。
図３は本発明の実施の形態３に係るＭＯＳＦＥＴの断面概略図である。このＭＯＳＦＥＴ３００は、ＭＯＳＦＥＴ２００と同様に、基板３０１上にバッファ層３０２、ｎ−ＧａＮ層３０３、ｐ−ＧａＮ層３０４、ｎ＋−ＧａＮ領域３０５ａ、３０５ｂ、ＳｉＯ２膜３０６、ゲート電極３０７、ソース電極３０８、ドレイン電極３０９が形成されている。しかし、ＭＯＳＦＥＴ３００においては、ｐ−ＧａＮ層３０４のドレイン電極３０９側の端部にチャネル形成領域であるｎ−ＧａＮ領域３１０が形成されている。その結果、このＭＯＳＦＥＴ３００においては、ゲート電極３０７にバイアスを印加すると、ｎ−ＧａＮ領域３１０にｎ−チャネルが形成され、このｎ−チャネルとｎ−ＧａＮ層３０３とが電気的に接続される。
このＭＯＳＦＥＴ３００は、ＭＯＳＦＥＴ２００と同様に、ＲＥＳＵＲＦ層であるｎ−ＧａＮ層３０３がエピタキシャル成長により形成されており、層の結晶性が高いとともに不活性不純物がきわめて少ない。その結果、電子移動度が高く、リーク電流が小さく、オン抵抗が低いものとなる。
なお、ＭＯＳＦＥＴ３００の製造方法については、上述したＭＯＳＦＥＴ２００の製造方法において、イオン注入用のＳｉＯ２膜を形成した後、所定の部分のＳｉＯ２膜をエッチング除去し、その後、Ｓｉイオンを注入し、ｎ＋−ＧａＮ領域３０５ａ、３０５ｂおよびｎ−ＧａＮ領域３１０を形成すればよい。また、ｎ−ＧａＮ領域３１０を形成するために注入するイオンのドーズ量は、３×１０１５ｃｍ−２程度である。
（実施の形態４）
つぎに、本発明の実施の形態４に係るＭＯＳＦＥＴについて説明する。本実施の形態４に係るＭＯＳＦＥＴ４００は、ＭＯＳＦＥＴ３００と同様の構成を有するが、基板の導電型がｎ＋型であるとともに、基板の裏面に裏面電極が形成されており、ソース電極が、基板とコンタクト層とを電気的に接続するように形成されている点が異なる。
図４は本発明の実施の形態４に係るＭＯＳＦＥＴの断面概略図である。このＭＯＳＦＥＴ４００は、導電型がｎ＋型のＳｉ半導体からなる基板４０１と、基板４０１の裏面の全面に形成され基板４０１とオーミック接触する金属からなる裏面電極４１１とを備える。さらに、ＭＯＳＦＥＴ３００と同様に、基板４０１上に、バッファ層４０２、ｎ−ＧａＮ層４０３、ｐ−ＧａＮ層４０４、ｎ＋−ＧａＮ領域４０５ａ、４０５ｂ、ＳｉＯ２膜４０６、ゲート電極４０７、ドレイン電極４０９、ｎ−ＧａＮ領域４１０が形成されている。さらに、ｎ＋−ＧａＮ領域４０５ａと基板４０１とを電気的に接続するようにソース電極４０８が形成されている。その結果、裏面電極４１１とソース電極４０８も電気的に接続している。さらに、バッファ層４０２、ｎ−ＧａＮ層４０３、ｐ−ＧａＮ層４０４、およびｎ＋−ＧａＮ領域４０５ａのそれぞれの側面とソース電極４０８との間には、たとえばＳｉＯ２からなる絶縁層４１２が形成されている。
このＭＯＳＦＥＴ４００は、ＭＯＳＦＥＴ３００と同様に電子移動度が高く、リーク電流が小さく、オン抵抗が低いものとなっている。さらに、このＭＯＳＦＥＴ４００は、裏面電極４１１をソース電極として用いることができるため、ソース電極４０８を結線するためのボンディングパットを形成しなくてもよいので、チップ面積を削減できる。さらに、このＭＯＳＦＥＴ４００においては、裏面電極４１１がソース電極４０８と同電位となるので、裏面電極４１１によってゲート・ドレイン間における電界の局所的集中が緩和され、耐圧性がさらに向上する。また、絶縁層４１２が形成されているので、ｎ−ＧａＮ層４０３を介してソース・ドレイン間が短絡することも防止される。
なお、このＭＯＳＦＥＴ４００は、上述したＭＯＳＦＥＴ３００と同様の方法で製造できるが、ソース電極４０８、裏面電極４１１については、以下のように形成する。すなわち、ＳｉＯ２膜４０６のｎ＋−ＧａＮ領域４０５ａ上の一部をエッチング除去した後、さらにｎ＋−ＧａＮ領域４０５ａ、ｐ−ＧａＮ層４０４、ｎ−ＧａＮ層４０３、およびバッファ層４０２のそれぞれの一部をエッチング除去して基板４０１の表面に到る開口孔を形成し、その後絶縁層４１２、ソース電極４０８を順次形成する。また、ドレイン電極４０９を形成した後、基板４０１の裏面を研磨し、研磨した裏面に金属膜を蒸着して裏面電極４１１を形成する。
なお、上記実施の形態３、４では、イオン注入法を用いてｐ−ＧａＮ層中にｎ−ＧａＮ領域を形成したが、拡散法を用いて形成してもよい。また、上記各実施の形態では、ＭＯＳＦＥＴはｎ型であるが、本発明はこれに限らず、ｐ型のＭＯＳＦＥＴに対しても適用できる。
本発明の実施の形態１に係るＭＯＳＦＥＴの断面概略図である。 本発明の実施の形態２に係るＭＯＳＦＥＴの断面概略図である。 本発明の実施の形態３に係るＭＯＳＦＥＴの断面概略図である。 本発明の実施の形態４に係るＭＯＳＦＥＴの断面概略図である。 従来のＭＯＳＦＥＴの断面概略図である。
符号の説明
１００〜４００ ＭＯＳＦＥＴ
１０１〜４０１ 基板
１０２〜４０２ バッファ層
１０３〜４０３ ｎ−ＧａＮ層
１０４〜４０４ ｐ−ＧａＮ層
１０４ａ 端面
１０５ ｎ＋−ＧａＮ層
１０６〜４０６ ＳｉＯ２膜
１０７〜４０７ ゲート電極
１０８〜４０８ ソース電極
１０９〜４０９ ドレイン電極
２０５ａ〜４０５ａ、２０５ｂ〜４０５ｂ ｎ＋−ＧａＮ領域
３１０、４１０ ｎ−ＧａＮ領域
４１１ 裏面電極
４１２ 絶縁層

Claims (3)

  1. ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタであって、
    表面にバッファ層が形成された基板と、
    エピタキシャル成長によって前記バッファ層上に形成された、所定の導電型を有する電界緩和層と、
    前記電界緩和層上の一部領域に形成された、前記所定の導電型とは反対の導電型を有する半導体層と、
    前記半導体層の中または表面の一部に形成された、前記所定の導電型と同一の導電型を有するコンタクト層と、
    前記コンタクト層上に形成されたソース電極と、
    前記電界緩和層上に前記半導体層と離間するように形成されたドレイン電極と、
    前記半導体層の表面および前記半導体層の端面と重畳するように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上であって、前記半導体層の表面および前記半導体層の端面と重畳するように形成されたゲート電極と、
    を備え、前記半導体層の端面近傍に形成されるチャネルと前記電界緩和層とが電気的に接続することを特徴とする電界効果トランジスタ。
  2. 前記基板は、導電型がｎ＋型であるとともに、裏面に裏面電極が形成されており、
    前記ソース電極は、前記基板と前記コンタクト層とを電気的に接続するように形成されていることを特徴とする請求項１に記載の電界効果トランジスタ。
  3. ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタの製造方法であって、
    基板上にバッファ層を形成するバッファ層形成工程と、
    エピタキシャル成長によって前記バッファ層上に所定の導電型を有する電界緩和層を形成する電界緩和層形成工程と、
    前記電界緩和層上の一部領域に、前記所定の導電型とは反対の導電型を有する半導体層を形成する半導体層形成工程と、
    前記半導体層の中または表面の一部に、前記所定の導電型と同一の導電型を有するコンタクト層を形成するコンタクト層形成工程と、
    前記コンタクト層上にソース電極を形成するソース電極形成工程と、
    前記電界緩和層上に前記半導体層と離間するようにドレイン電極を形成するドレイン電極形成工程と、
    前記半導体層の表面および前記半導体層の端面と重畳するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上であって、前記半導体層の表面および前記半導体層の端面と重畳するようにゲート電極を形成するゲート電極形成工程と、
    を含むことを特徴とする電界効果トランジスタの製造方法。
JP2007147466A 2007-06-01 2007-06-01 電界効果トランジスタおよび電界効果トランジスタの製造方法 Active JP4444311B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007147466A JP4444311B2 (ja) 2007-06-01 2007-06-01 電界効果トランジスタおよび電界効果トランジスタの製造方法
US12/639,199 US8421182B2 (en) 2007-06-01 2009-12-16 Field effect transistor having MOS structure made of nitride compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007147466A JP4444311B2 (ja) 2007-06-01 2007-06-01 電界効果トランジスタおよび電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2008300748A JP2008300748A (ja) 2008-12-11
JP4444311B2 true JP4444311B2 (ja) 2010-03-31

Family

ID=40173939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007147466A Active JP4444311B2 (ja) 2007-06-01 2007-06-01 電界効果トランジスタおよび電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US8421182B2 (ja)
JP (1) JP4444311B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101887060B1 (ko) * 2012-01-17 2018-08-09 엘지전자 주식회사 질화물 모스펫 및 그 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449762B1 (en) * 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor

Also Published As

Publication number Publication date
US8421182B2 (en) 2013-04-16
US20100127307A1 (en) 2010-05-27
JP2008300748A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP5051980B2 (ja) 半導体装置
JP4514063B2 (ja) Ｅｄ型インバータ回路および集積回路素子
JP5355959B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5696083B2 (ja) 窒化物半導体素子及びその製造方法
JP2008235613A (ja) 半導体装置
JP2006513580A (ja) パワー半導体素子
JP4134575B2 (ja) 半導体装置およびその製造方法
JP2008277640A (ja) 窒化物半導体素子
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP5390983B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
JP4815020B2 (ja) 窒化物半導体装置
JP4209136B2 (ja) 半導体装置及びその製造方法
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP2011142358A (ja) 窒化物半導体装置
JP5415668B2 (ja) 半導体素子
JP7052503B2 (ja) トランジスタの製造方法
JP2008198783A (ja) 電界効果トランジスタ
JP3984471B2 (ja) 半導体装置及びその製造方法
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP4444311B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R151 Written notification of patent or utility model registration

Ref document number: 4444311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350