JPS60227476A - 反転モ−ド絶縁ゲ−トガリウム砒素電界効果トランジスタ - Google Patents
反転モ−ド絶縁ゲ−トガリウム砒素電界効果トランジスタInfo
- Publication number
- JPS60227476A JPS60227476A JP60000017A JP1785A JPS60227476A JP S60227476 A JPS60227476 A JP S60227476A JP 60000017 A JP60000017 A JP 60000017A JP 1785 A JP1785 A JP 1785A JP S60227476 A JPS60227476 A JP S60227476A
- Authority
- JP
- Japan
- Prior art keywords
- region
- shield base
- field effect
- effect transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 79
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 78
- 230000005669 field effect Effects 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 26
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 3
- 238000001465 metallisation Methods 0.000 description 12
- 229910052717 sulfur Inorganic materials 0.000 description 11
- 239000012212 insulator Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- -1 SiO□ Chemical compound 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多数の所望の特性を持った高電圧で低抵抗の半
導体物質であるガリウム砒素を使用した反転モード（即
ち、通常オフ）絶縁ゲート電界効果トランジスタ装置に
関するものである。反転モードは特にパワースイッチン
グに適用する為の装置に関するものである。
導体物質であるガリウム砒素を使用した反転モード（即
ち、通常オフ）絶縁ゲート電界効果トランジスタ装置に
関するものである。反転モードは特にパワースイッチン
グに適用する為の装置に関するものである。
絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）は、ス
イッチング速度が高速であり、且つ特に縦型チャンネル
ＤＭＯ８や縦型チャンネルＶＭＯ８の様な種々の縦型チ
ャンネル構成において、高ブレークダウン電圧（例えば
、５００Ｖ）に製造することが可能であるという事実に
基づいて多くの適用例において有効である。更に、通常
オフである特性を容易に実現することが可能である。こ
れらの装置の特定の形態は、金属−絶縁体−半導体電界
効果トランジスタ（ＭＩＳＦＥＴ）や金属−酸化均一半
導体電界効果トランジスタ（ＭＯＳＦＥＴ）として知ら
れている。殆ど全てのパワーＭＯ５ＦＩＥＴはデバイス
半導体物質としてシリコン（Ｓｉ）を使用している。
イッチング速度が高速であり、且つ特に縦型チャンネル
ＤＭＯ８や縦型チャンネルＶＭＯ８の様な種々の縦型チ
ャンネル構成において、高ブレークダウン電圧（例えば
、５００Ｖ）に製造することが可能であるという事実に
基づいて多くの適用例において有効である。更に、通常
オフである特性を容易に実現することが可能である。こ
れらの装置の特定の形態は、金属−絶縁体−半導体電界
効果トランジスタ（ＭＩＳＦＥＴ）や金属−酸化均一半
導体電界効果トランジスタ（ＭＯＳＦＥＴ）として知ら
れている。殆ど全てのパワーＭＯ５ＦＩＥＴはデバイス
半導体物質としてシリコン（Ｓｉ）を使用している。
ガリウム砒素（ＧａＡｓ）は、幾つかの理由から魅力の
ある別の半導体物質である。例えば、ガリウム砒素はシ
リコンのものよりも５倍も高い電子移動度を有しており
、飽和速度が一層高く、且つエネルギギャップが一層広
い。要するに、ガリウム砒素は高電圧で低抵抗の半導体
物質として特徴付けることが可能である。
ある別の半導体物質である。例えば、ガリウム砒素はシ
リコンのものよりも５倍も高い電子移動度を有しており
、飽和速度が一層高く、且つエネルギギャップが一層広
い。要するに、ガリウム砒素は高電圧で低抵抗の半導体
物質として特徴付けることが可能である。
ＧａＡｓはＩＩＩ−Ｖ族半導体であり、元素の周期律表
において、ＧａはＩＩＩ族であり又ＡｓはＶ族である。
において、ＧａはＩＩＩ族であり又ＡｓはＶ族である。
成る点において関連した特性を持った別のＩＩＩ−Ｖ族
半導体もある。
半導体もある。
然し乍ら、後述する如く、ガリウム砒素の成る特性は実
際的なＧａＡｓ装置を製造することを困難とさせている
。その結果、上述したガリウム砒素の好適な特性にも拘
らず、その実際的な使用は主にショットキーゲート金属
−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に制限
されていた。ＭＥＳＦＥＴは、接合型電界効果トランジ
スタ（ＪＦＥＴ）の様に、主にデプリションモード（通
常オン）装置である。デプリションモードＦＥＴにおい
ては、ゲート電圧が存在しない場合にソースとドレイン
間に導通チャンネルが存在する。この装置をターンオフ
させる為には、適宜の極性のゲート電圧を印加して空乏
領域を誘起させてチャンネルをピンチオンさせることが
必要である。この通常オンの特性は多くの回路適用にお
いて欠点となる。
際的なＧａＡｓ装置を製造することを困難とさせている
。その結果、上述したガリウム砒素の好適な特性にも拘
らず、その実際的な使用は主にショットキーゲート金属
−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に制限
されていた。ＭＥＳＦＥＴは、接合型電界効果トランジ
スタ（ＪＦＥＴ）の様に、主にデプリションモード（通
常オン）装置である。デプリションモードＦＥＴにおい
ては、ゲート電圧が存在しない場合にソースとドレイン
間に導通チャンネルが存在する。この装置をターンオフ
させる為には、適宜の極性のゲート電圧を印加して空乏
領域を誘起させてチャンネルをピンチオンさせることが
必要である。この通常オンの特性は多くの回路適用にお
いて欠点となる。
一方、反転モード（通常オフ）ＦＥＴは通常導通状態に
ないチャンネル層を持っている。このチャンネル層は、
ソース領域とドレイン領域と比べ反対の導電型の半導体
領域内に画定されており、その反対導電型の領域はシー
ルドベースとが又は単にベース領域とか呼称される。こ
のチャンネル領域は、反転領域を発生させるゲート電圧
の影響の下で誘起された場合にのみ実際上画定される。
ないチャンネル層を持っている。このチャンネル層は、
ソース領域とドレイン領域と比べ反対の導電型の半導体
領域内に画定されており、その反対導電型の領域はシー
ルドベースとが又は単にベース領域とか呼称される。こ
のチャンネル領域は、反転領域を発生させるゲート電圧
の影響の下で誘起された場合にのみ実際上画定される。
反転モードＦＥＴにおいては、ゲート電極はＦＥＴの半
導体本体から絶縁されていなければならない。
導体本体から絶縁されていなければならない。
上述した如く、シリコン装置の場合、絶縁ゲートＦＥＴ
技術は良く開発されている。この様な装置において、本
来の酸化物であるＳｉＯ□はゲート絶縁層として非常に
良く機能する。
技術は良く開発されている。この様な装置において、本
来の酸化物であるＳｉＯ□はゲート絶縁層として非常に
良く機能する。
一方、絶縁体の下のガリウム砒素内に反転層を形成する
ことは可能であるが、絶縁体とガリウム砒素との間に良
好な界面特性（低表面状態密度）を得ることは困難であ
ることが分かっている。従って、この様な反転層の導通
特性は劣ったものである。これらの問題は、例えば、Ｔ
、 Ｉｔｏ及びＹ、５ａｋａｉのｒＧａＡｓ反転型ＭＩ
Ｓ トランジスタ」、ソリッドステートエレクトロニク
ス、Ｖｏｌ、 １７． ｐｐ、 ７５１−７５９ （１
９７４）、に記載されており、それはＧａＡｓと種々の
絶縁体、例えばＳｉＯ□、Ｓｉ３Ｎ４、ＡＩ、０３膜と
の間の界面特性に付いて記載している。これら全ての界
面は不安定特性を示し、即ちヒステリシス及び容量−電
圧曲線の時間ドリフトを示し、更に、容量の異常な周波
数散乱を呈する。Ｉｔｏ及び５ａｓａｋｉ Ｌこよって
提案されている解決方法は、ゲート絶縁体−として、化
学的に蒸着させたＡ ｌ ｚ ＯａとＳｉＯ□からなる
二重層膜を使用することである。別の背景としては、Ｇ
ａＡｓのＭＯＳＦＥＴの製造に関しての報告をしている
次の文献を参照すると良い。即ち、Ｃ，Ｌ Ｗｉｌｍｓ
ｅｎとＳ、 ５ｚｐａｋのｒＩＩＩ−Ｖ化合物半導体用
のＭＯ５処理法：概観及び文献目録」、シンソリッドフ
イルムズ、Ｖｏｌ、 ４６、ｐｐ、 １７−４５ （１
９７７）、である。
ことは可能であるが、絶縁体とガリウム砒素との間に良
好な界面特性（低表面状態密度）を得ることは困難であ
ることが分かっている。従って、この様な反転層の導通
特性は劣ったものである。これらの問題は、例えば、Ｔ
、 Ｉｔｏ及びＹ、５ａｋａｉのｒＧａＡｓ反転型ＭＩ
Ｓ トランジスタ」、ソリッドステートエレクトロニク
ス、Ｖｏｌ、 １７． ｐｐ、 ７５１−７５９ （１
９７４）、に記載されており、それはＧａＡｓと種々の
絶縁体、例えばＳｉＯ□、Ｓｉ３Ｎ４、ＡＩ、０３膜と
の間の界面特性に付いて記載している。これら全ての界
面は不安定特性を示し、即ちヒステリシス及び容量−電
圧曲線の時間ドリフトを示し、更に、容量の異常な周波
数散乱を呈する。Ｉｔｏ及び５ａｓａｋｉ Ｌこよって
提案されている解決方法は、ゲート絶縁体−として、化
学的に蒸着させたＡ ｌ ｚ ＯａとＳｉＯ□からなる
二重層膜を使用することである。別の背景としては、Ｇ
ａＡｓのＭＯＳＦＥＴの製造に関しての報告をしている
次の文献を参照すると良い。即ち、Ｃ，Ｌ Ｗｉｌｍｓ
ｅｎとＳ、 ５ｚｐａｋのｒＩＩＩ−Ｖ化合物半導体用
のＭＯ５処理法：概観及び文献目録」、シンソリッドフ
イルムズ、Ｖｏｌ、 ４６、ｐｐ、 １７−４５ （１
９７７）、である。
又、ＧａＡｓよりも優れた界面特性を持っており且つゲ
ート絶縁体下側にもつと容易に反転領域を形成すること
が可能なその他のＩＩＩ−Ｖ族半導体がある。例えば、
Ｄ、Ｌ、 Ｌｉ１ｅ、 Ｄ、＾、 Ｃｏ１１ｉｎｓ、
Ｌ、Ｇ、 Ｍｅｉｎｅｒｓ及びり、 Ｍｅｓｓｉｃｋの
「ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
、Ｔ、Ｊ、エレクトロニクスレターズ、Ｖｏｌ、 １４
、Ｎｏ、 ２０、ｐｐ、 ６５７−６５９（１９７８年
９月２０日）、が参照される。Ｌｉ１ｅ ｅｔ ａｌ、
はＩＩＩ−Ｖ化合物に基づいたマイクロ波トランジスタ
の偉人な可能性を論じており、又ＧａＡｓを使用する場
合に幾つかの問題点を指摘している。Ｌｉ１ｅ ｅｔ
ａｌ、は別の半導体物質としてＩｎＰを提案しておりそ
の性能に付いて報告している。ＩｎＰはＧａＡｓのもの
よりも優れた界面特性を有しており、又ＧａＡｓの好適
な特性も幾つか持ち合せている。
ート絶縁体下側にもつと容易に反転領域を形成すること
が可能なその他のＩＩＩ−Ｖ族半導体がある。例えば、
Ｄ、Ｌ、 Ｌｉ１ｅ、 Ｄ、＾、 Ｃｏ１１ｉｎｓ、
Ｌ、Ｇ、 Ｍｅｉｎｅｒｓ及びり、 Ｍｅｓｓｉｃｋの
「ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
、Ｔ、Ｊ、エレクトロニクスレターズ、Ｖｏｌ、 １４
、Ｎｏ、 ２０、ｐｐ、 ６５７−６５９（１９７８年
９月２０日）、が参照される。Ｌｉ１ｅ ｅｔ ａｌ、
はＩＩＩ−Ｖ化合物に基づいたマイクロ波トランジスタ
の偉人な可能性を論じており、又ＧａＡｓを使用する場
合に幾つかの問題点を指摘している。Ｌｉ１ｅ ｅｔ
ａｌ、は別の半導体物質としてＩｎＰを提案しておりそ
の性能に付いて報告している。ＩｎＰはＧａＡｓのもの
よりも優れた界面特性を有しており、又ＧａＡｓの好適
な特性も幾つか持ち合せている。
同様に、別のＩｎＰ反転モード装置がＴ、 Ｋａｗａｋ
ａｍｉとＭ、 Ｏｋａｍｕｒａによって報告されており
、「硫黄を拡散させたソース及びドレインを使用したＩ
ｎＰ／Ａ１２０３ｎチャンネル反転モード阿、１．Ｓ、
Ｆ、Ｅ、Ｔ、Ｓ、Ｊ、エレクトロニクスレターズ、 Ｖ
ｏｌ、 １５、Ｎｏ、 １６、ｐｐ、 ５０２−５０４
（１９７９年８月２日）、の文献に記載されている。
ａｍｉとＭ、 Ｏｋａｍｕｒａによって報告されており
、「硫黄を拡散させたソース及びドレインを使用したＩ
ｎＰ／Ａ１２０３ｎチャンネル反転モード阿、１．Ｓ、
Ｆ、Ｅ、Ｔ、Ｓ、Ｊ、エレクトロニクスレターズ、 Ｖ
ｏｌ、 １５、Ｎｏ、 １６、ｐｐ、 ５０２−５０４
（１９７９年８月２日）、の文献に記載されている。
別のＩＩＩ−Ｖ半導体物質がＡ、Ｓ、Ｈ，Ｌｉａｏ、
Ｒ，Ｆ、 Ｌｅｈｅｎｙ、 Ｒ，Ｉ＋Ｎａｈｏｒｙ及び
Ｊ、Ｃ，ＤｅＷｉｎｔｅｒの「Ｉｎｌ＋−５３Ｇａｏ、
４７Ａｓ／Ｓｉ、Ｎ４ｎチャンネル反転モードＭＩＳＦ
ＥＴＪ、ＩＥＨＥエレクトロンデバイスレターズ、Ｖｏ
ｌ、 ＥＤＬ−２、Ｎｏ、１１、ｐｐ、 ２８８−２９
０（１９８１）、に記載されている。
Ｒ，Ｆ、 Ｌｅｈｅｎｙ、 Ｒ，Ｉ＋Ｎａｈｏｒｙ及び
Ｊ、Ｃ，ＤｅＷｉｎｔｅｒの「Ｉｎｌ＋−５３Ｇａｏ、
４７Ａｓ／Ｓｉ、Ｎ４ｎチャンネル反転モードＭＩＳＦ
ＥＴＪ、ＩＥＨＥエレクトロンデバイスレターズ、Ｖｏ
ｌ、 ＥＤＬ−２、Ｎｏ、１１、ｐｐ、 ２８８−２９
０（１９８１）、に記載されている。
Ｌｉａｏ ｅｔ ａｌ、はＧａ Ｘ Ｉｎ １−Ｘ Ａ
ｓ （ｘ＝０．４７）内においてゲート電極の下側に反
転層を形成することが可能であることを示している。
ｓ （ｘ＝０．４７）内においてゲート電極の下側に反
転層を形成することが可能であることを示している。
ＩｎＰとＧａ ＸＩｎ １−ｘ Ａｓは一層容易に反転
層を形成することが可能である特性を持っているが、こ
れらは、電子移動度と、飽和速度と、エネルギギャップ
の全ての３つの貢献するファクタを考慮した場合に、高
電圧で低抵抗の半導体物質としてはＧａＡｓ程良好では
ない。特に、ＩｎＰの電子移動度はＳｉのものよりも大
きいが、ＧａＡｓの約半分であるに過ぎない。又、Ｉｎ
ＰのバンドギャップはＳｉのバンドギャップよりも大き
いが、ＧａＡｓのものよりも多少小さい。ＧａＡｓ装置
の導通抵抗はＩｎＰ装置の導通抵抗よりも約２．５倍低
い。
層を形成することが可能である特性を持っているが、こ
れらは、電子移動度と、飽和速度と、エネルギギャップ
の全ての３つの貢献するファクタを考慮した場合に、高
電圧で低抵抗の半導体物質としてはＧａＡｓ程良好では
ない。特に、ＩｎＰの電子移動度はＳｉのものよりも大
きいが、ＧａＡｓの約半分であるに過ぎない。又、Ｉｎ
ＰのバンドギャップはＳｉのバンドギャップよりも大き
いが、ＧａＡｓのものよりも多少小さい。ＧａＡｓ装置
の導通抵抗はＩｎＰ装置の導通抵抗よりも約２．５倍低
い。
ＧａＡｓの導通抵抗はＧａｘＩｎｌ−ｘ Ａｓのものよ
りも低く、特にｘ＝０．４７の場合には約３．５倍低い
。このことは、主に、Ｇａ）−ｎｌ−ＸＡｓのバンドギ
ャップが低いことに起因するものであり、それはＧａＡ
ｓのものの約２／３であるに過ぎず、一方Ｇａ ＸＩｎ
１−ｘ Ａｓ（ｘ＝０゜４７）の電子移動度はＧａＡ
＋のものよりも多少高い。
りも低く、特にｘ＝０．４７の場合には約３．５倍低い
。このことは、主に、Ｇａ）−ｎｌ−ＸＡｓのバンドギ
ャップが低いことに起因するものであり、それはＧａＡ
ｓのものの約２／３であるに過ぎず、一方Ｇａ ＸＩｎ
１−ｘ Ａｓ（ｘ＝０゜４７）の電子移動度はＧａＡ
＋のものよりも多少高い。
本発明は、以上の点に鑑みなされたものであって、電子
移動度が比較的高く、飽和速度が高く、エネルギギャッ
プが広いガリウム砒素を使用した高電圧パワーにｌ５Ｆ
ＥＴ半導体構成体を提供することを目的とする。
移動度が比較的高く、飽和速度が高く、エネルギギャッ
プが広いガリウム砒素を使用した高電圧パワーにｌ５Ｆ
ＥＴ半導体構成体を提供することを目的とする。
本発明の全体的な概念に基づいて要約すると、反転モー
ド絶縁ゲート電界効果トランジスタ構成体が設けられ、
そのドレイン領域はガリウム砒素を有しており且つゲー
ト制御されるチャンネル構造は適宜の反転領域を形成す
るのに一層容易な別の半導体物質を有している。パワー
ＭＩＳＦＥＴにおいて、ドレイン領域は更に特定的には
比較的厚く（例えば、１０ミクロン）、軽くドープされ
ている（例えば、Ｎ−）ドリフト領域を有すると共に別
の高度にドープした（例えば、Ｎ＋）ドレイン端子領域
を有している。
ド絶縁ゲート電界効果トランジスタ構成体が設けられ、
そのドレイン領域はガリウム砒素を有しており且つゲー
ト制御されるチャンネル構造は適宜の反転領域を形成す
るのに一層容易な別の半導体物質を有している。パワー
ＭＩＳＦＥＴにおいて、ドレイン領域は更に特定的には
比較的厚く（例えば、１０ミクロン）、軽くドープされ
ている（例えば、Ｎ−）ドリフト領域を有すると共に別
の高度にドープした（例えば、Ｎ＋）ドレイン端子領域
を有している。
重要な点であるが、Ｎ−ドリフト領域の特性が主に全体
的な装置のブレークダウン及び導通特性を決定する。Ｎ
−ドリフト領域は、非導通状態である場合にＭＩＳＦＥ
Ｔ装置を横断して比較的高電圧を維持し、順方向導通時
においては、Ｎ−ドリフト領域は飽和速度を得る為に一
様な電界を維持することによって装置を横断しての電圧
降下を最小としている。
的な装置のブレークダウン及び導通特性を決定する。Ｎ
−ドリフト領域は、非導通状態である場合にＭＩＳＦＥ
Ｔ装置を横断して比較的高電圧を維持し、順方向導通時
においては、Ｎ−ドリフト領域は飽和速度を得る為に一
様な電界を維持することによって装置を横断しての電圧
降下を最小としている。
半導体物質に対する飽和速度は異なり、特にＧａＡｓに
対しては高い。
対しては高い。
従って、軽度にドープしたＧａＡｓドリフト領域は、Ｇ
ａＡｓ高電圧ドリフト領域上に形成した容易に反転され
る半導体膜を有するゲート制御されるチャンネル構成と
結合されている。典型的に、この膜乃至は層は約５ミク
ロンの厚さである。特に、本装置のゲート制御されるチ
ャンネル構造はＩｎＰ又はＧａＩｎＡｓを有している。
ａＡｓ高電圧ドリフト領域上に形成した容易に反転され
る半導体膜を有するゲート制御されるチャンネル構成と
結合されている。典型的に、この膜乃至は層は約５ミク
ロンの厚さである。特に、本装置のゲート制御されるチ
ャンネル構造はＩｎＰ又はＧａＩｎＡｓを有している。
現在好適であるのはグレイデッド（傾斜）ＧａＩｎＡｓ
層である。
層である。
更に詳細には、本発明による反転モード絶縁ゲート電界
降下トランジスタは、ｌ導電型、例えばＮ導電型であり
、反対導電型、本例ではＰ導電型のシールドベース領域
によって分離されているソース領域とドレイン領域とを
有している。このドレイン領域は、比較的軽度にドープ
された（たとえば、Ｎ−）ドリフト領域を有しており、
該シールドベース領域との間でＰＮ接合を形成しており
、且つ該ドリフト領域と隣接しており該ドリフト領域に
よって該シールドベース領域がら分離されている比較的
高度にドープした（例えば、Ｎ÷）ドレイン終端領域を
有している。
降下トランジスタは、ｌ導電型、例えばＮ導電型であり
、反対導電型、本例ではＰ導電型のシールドベース領域
によって分離されているソース領域とドレイン領域とを
有している。このドレイン領域は、比較的軽度にドープ
された（たとえば、Ｎ−）ドリフト領域を有しており、
該シールドベース領域との間でＰＮ接合を形成しており
、且つ該ドリフト領域と隣接しており該ドリフト領域に
よって該シールドベース領域がら分離されている比較的
高度にドープした（例えば、Ｎ÷）ドレイン終端領域を
有している。
シールドベース領域は、ソース領域とドレイン領域との
間に延在するチャンネル層を有している。
間に延在するチャンネル層を有している。
ゲート電極は、チャンネル層から絶縁的に離隔されてお
り且つゲート電圧が印加された場合に該チャンネル層内
に該ソース領域とドレイン領域とを導通的に接続される
反転チャンネルを誘起させるべく構成されている。
り且つゲート電圧が印加された場合に該チャンネル層内
に該ソース領域とドレイン領域とを導通的に接続される
反転チャンネルを誘起させるべく構成されている。
該ドレイン領域の少なくとも一部はガリウム砒素を有し
ており、且つ該シールドベース領域の少なくともチャン
ネル支持部分はガリウム砒素以外の半導体物質を有して
おり且つその中に反転領域を一層容易に形成することが
可能である。このチャンネル層は従ってチャンネル支持
部分内に設けられている。上述した如く、シールドベー
ス領域、又は少なくともそのチャンネル支持部分はＩｎ
Ｐ又はＧａＩｎＡｓを有することが可能である。
ており、且つ該シールドベース領域の少なくともチャン
ネル支持部分はガリウム砒素以外の半導体物質を有して
おり且つその中に反転領域を一層容易に形成することが
可能である。このチャンネル層は従ってチャンネル支持
部分内に設けられている。上述した如く、シールドベー
ス領域、又は少なくともそのチャンネル支持部分はＩｎ
Ｐ又はＧａＩｎＡｓを有することが可能である。
本発明の１つの特定的な縦型チャンネル凹設ゲート構造
と呼ぶことの可能な装置構成においては、半導体本体が
一対の対向した主表面を有しており、又ドレイン領域と
シールドベース領域とソース領域とが該半導体本体内に
交互の導電型の連続する層を構成している。ドレイン領
域は一方の主表面（例えば、下表面）へ延在しており、
又ソース領域は他方の主表面（例えば、上表面）へ延在
している。
と呼ぶことの可能な装置構成においては、半導体本体が
一対の対向した主表面を有しており、又ドレイン領域と
シールドベース領域とソース領域とが該半導体本体内に
交互の導電型の連続する層を構成している。ドレイン領
域は一方の主表面（例えば、下表面）へ延在しており、
又ソース領域は他方の主表面（例えば、上表面）へ延在
している。
ドレイン領域は更に該一方の主表面に直接的に隣接する
高度にドープしたＮ十終端領域を有すると共に、Ｎ÷ド
レイン終端領域とＰ型シールドベース層との間に延在す
る軽度にドープしたＮ−ドリフト領域を有している。
高度にドープしたＮ十終端領域を有すると共に、Ｎ÷ド
レイン終端領域とＰ型シールドベース層との間に延在す
る軽度にドープしたＮ−ドリフト領域を有している。
少なくとも１個の凹所が本体内に該他方の主表面からソ
ース領域とシールドベース領域とを貫通して延在して形
成されている。通常のｒＶＭＯ５Ｊ製造技術に拠れば、
この凹所はＶ形状か又はＵ形状の溝を有することが可能
である。一方、ＩｎＰ領域とシールドベース領域の場合
には、適宜の非等方的エツチング技術を使用して反転し
た台形状の溝を形成することが可能である。
ース領域とシールドベース領域とを貫通して延在して形
成されている。通常のｒＶＭＯ５Ｊ製造技術に拠れば、
この凹所はＶ形状か又はＵ形状の溝を有することが可能
である。一方、ＩｎＰ領域とシールドベース領域の場合
には、適宜の非等方的エツチング技術を使用して反転し
た台形状の溝を形成することが可能である。
装置の非ＧａＡｓ部分内にゲート制御構造を設ける為に
、該シールドベース領域内に該凹所の側壁に隣接してチ
ャンネル層を画定する。従って、該ゲート電極は該凹所
内に位置されており且っ凹所の側壁から絶縁的に離隔さ
れている。
、該シールドベース領域内に該凹所の側壁に隣接してチ
ャンネル層を画定する。従って、該ゲート電極は該凹所
内に位置されており且っ凹所の側壁から絶縁的に離隔さ
れている。
別の特定的な構成で、現在好適なものは、二重拡散ＭＯ
５（０ＭＯ５）構成である。この装置構成も又一対の反
対側の主表面を持った半導体本体を有している。この場
合、この半導体本体は第１層及び第２層を有している。
５（０ＭＯ５）構成である。この装置構成も又一対の反
対側の主表面を持った半導体本体を有している。この場
合、この半導体本体は第１層及び第２層を有している。
然し乍ら、これらの第１層及び第２層は異なった半導体
物質であり、本装置のドレイン領域、シールドベース領
域、ソース領Ｍの何れとも同姓である必要は無い。
物質であり、本装置のドレイン領域、シールドベース領
域、ソース領Ｍの何れとも同姓である必要は無い。
該第１層はガリウム砒素を有しており、一方の主表面、
例えば、不生表面、から本体内に延在している。該第２
層は、該本体内の前記第１層との界面から他方の主表面
、例えば、下主表面へ延在するグレイデッド（傾斜）半
導体層を有している。
例えば、不生表面、から本体内に延在している。該第２
層は、該本体内の前記第１層との界面から他方の主表面
、例えば、下主表面へ延在するグレイデッド（傾斜）半
導体層を有している。
特に、このグレイデッド第２層は該界面にガリウム砒素
を有すると共に、該他方の主表面にガリウムインジウム
砒素（ＧａＩｎＡｓ）を有しており、インジウムの百分
率は該界面において実質的にゼロから該他方の主表面に
おける最大濃度へ増加している。更に詳細には、このグ
レイデッド第２層は、ＧａｘＩｎｌ−ＸＡｓを有してお
り、ここでＸは界面において約１．０であり該他方の主
表面では約０．４７の範囲である。
を有すると共に、該他方の主表面にガリウムインジウム
砒素（ＧａＩｎＡｓ）を有しており、インジウムの百分
率は該界面において実質的にゼロから該他方の主表面に
おける最大濃度へ増加している。更に詳細には、このグ
レイデッド第２層は、ＧａｘＩｎｌ−ＸＡｓを有してお
り、ここでＸは界面において約１．０であり該他方の主
表面では約０．４７の範囲である。
該Ｎ導電型ドレイン領域は該第１層の少なくとも一部を
有すると共に、該グイレデッド第２層の一部も有してい
る。トレイン領域の軽度にドープしたドリフト領域は該
他方の主表面へ延在しており、該第１ ＧａＡｓ層又は
グレイデッド第２層の何れとも同姓ではない。
有すると共に、該グイレデッド第２層の一部も有してい
る。トレイン領域の軽度にドープしたドリフト領域は該
他方の主表面へ延在しており、該第１ ＧａＡｓ層又は
グレイデッド第２層の何れとも同姓ではない。
Ｐ導電型シールドベース領域が、例えば従来の拡散技術
によって、ドレイン領域内に形成されており、且つ少な
くとも該グレイデド第２層内に延在している。好適な装
置形態においては、Ｐ導電型シールドベース領域が該グ
イレデッド第２層を完全に貫通して延在しており、且つ
多少ＧａＡｓ第１層内に延在している。どちらの場合に
も、シールドベース領域は該他方の（上の）主表面で終
端する周辺部を持っている。
によって、ドレイン領域内に形成されており、且つ少な
くとも該グレイデド第２層内に延在している。好適な装
置形態においては、Ｐ導電型シールドベース領域が該グ
イレデッド第２層を完全に貫通して延在しており、且つ
多少ＧａＡｓ第１層内に延在している。どちらの場合に
も、シールドベース領域は該他方の（上の）主表面で終
端する周辺部を持っている。
Ｎ＋リソース域はシールドベース領域内に従来形成され
ており、該シールドベース領域の周辺部がら離隔され且
つその中において該他方の（上）主表面で終端する周辺
部を持っており、該チャンネル層の範囲を決定している
。従って、このチャンネル層゛はＩｎの濃度が最高であ
る該他方の（上の）主表面で終端する。
ており、該シールドベース領域の周辺部がら離隔され且
つその中において該他方の（上）主表面で終端する周辺
部を持っており、該チャンネル層の範囲を決定している
。従って、このチャンネル層゛はＩｎの濃度が最高であ
る該他方の（上の）主表面で終端する。
最後に、絶縁ゲート電極がチャンネル層の上に形成され
ている。従って、ゲート絶縁体と半導体物質との間の界
面はＧａＩｎＡｓであり、即ちＧａ、 Ｈ５３Ｉｎ。、
、７Ａｓである。
ている。従って、ゲート絶縁体と半導体物質との間の界
面はＧａＩｎＡｓであり、即ちＧａ、 Ｈ５３Ｉｎ。、
、７Ａｓである。
以下、添付の図面を参考に、本発明の具体的な実施の態
様に付いて詳細に説明する。
様に付いて詳細に説明する。
第１図及び第２図を参照すると、図示した装置構成はＧ
ａＡｓドリフト領域とＩｎＰを有するゲート制御構造と
を組み合おせている。後に、ＧａＡｓ／ＩｎＰ装置の成
る種の欠点に付いて述べ、第３図及び第４図を参照して
、ＧａＡｓドリフト領域とＧａＸ工ｎ１−ＸＡｓを有す
るゲート制御構造とを結合させた装置構成に付いて説明
する。
ａＡｓドリフト領域とＩｎＰを有するゲート制御構造と
を組み合おせている。後に、ＧａＡｓ／ＩｎＰ装置の成
る種の欠点に付いて述べ、第３図及び第４図を参照して
、ＧａＡｓドリフト領域とＧａＸ工ｎ１−ＸＡｓを有す
るゲート制御構造とを結合させた装置構成に付いて説明
する。
第１図に関して説明すると、本発明によるＮチャンネル
■溝エンハスメントモードガリウム砒素電界効果トラン
ジスタは、一対の反対側の主表面１２と１４とを持った
半導体本体ｌＯを有し・ている。本体１０内には、適宜
のＮ型不純物でドープされており且つ適宜のＰ型不純物
でドープされているシールドベース領域２０によって分
離されているソース及びドレイン領域１６及び１８が形
成されている。更に詳細には、ソース領域１６は、Ｎ＋
（Ｎ導電型に高度にドープされている）ソース領域を
有している。一方、ドレイン領域１８は、シールドベー
ス領域２０とでＰＮ接合２４を画定しているＮ−（Ｎ導
電型に軽度にドープされている）ドリフト領域２２を有
すると共に、ドリフト領域２２と隣接しており且っＮ−
ドリフト領域２２によってＰシールドベース領域２０か
ら分離されているＮ＋ （Ｎ導電型に高度にドープされ
ている）ドレイン終端領域２６を有している。ソース２
８及びドレイン３０装置主端子は夫々ソース及びドレイ
ンメタリゼーション層３２及び３４へ接続されており、
これらの層３２及び３４は夫々装置Ｎ＋ソース領域１６
及び装置Ｎ＋ドレイン領域２６へ好適にはオーミック接
触されている。
■溝エンハスメントモードガリウム砒素電界効果トラン
ジスタは、一対の反対側の主表面１２と１４とを持った
半導体本体ｌＯを有し・ている。本体１０内には、適宜
のＮ型不純物でドープされており且つ適宜のＰ型不純物
でドープされているシールドベース領域２０によって分
離されているソース及びドレイン領域１６及び１８が形
成されている。更に詳細には、ソース領域１６は、Ｎ＋
（Ｎ導電型に高度にドープされている）ソース領域を
有している。一方、ドレイン領域１８は、シールドベー
ス領域２０とでＰＮ接合２４を画定しているＮ−（Ｎ導
電型に軽度にドープされている）ドリフト領域２２を有
すると共に、ドリフト領域２２と隣接しており且っＮ−
ドリフト領域２２によってＰシールドベース領域２０か
ら分離されているＮ＋ （Ｎ導電型に高度にドープされ
ている）ドレイン終端領域２６を有している。ソース２
８及びドレイン３０装置主端子は夫々ソース及びドレイ
ンメタリゼーション層３２及び３４へ接続されており、
これらの層３２及び３４は夫々装置Ｎ＋ソース領域１６
及び装置Ｎ＋ドレイン領域２６へ好適にはオーミック接
触されている。
第１図の装置は、複数個の同一の単位セルを有しており
、このセルは好適には、ＶＭＯ５装置において従来通常
行なわれている如く、上側の主表面１４から本体１０内
に延在する溝３６の形態の適宜にエッチされた凹所によ
って画定された長尺状の単位セルである。溝３６はＮ＋
ソース１６とＰベース２０領域を完全に貫通して延在し
ており、Ｐベース２０領域のチャンネル支持部分３８は
溝３６の側壁４０と交差している。
、このセルは好適には、ＶＭＯ５装置において従来通常
行なわれている如く、上側の主表面１４から本体１０内
に延在する溝３６の形態の適宜にエッチされた凹所によ
って画定された長尺状の単位セルである。溝３６はＮ＋
ソース１６とＰベース２０領域を完全に貫通して延在し
ており、Ｐベース２０領域のチャンネル支持部分３８は
溝３６の側壁４０と交差している。
該単位セルは、種々の単位セルの中において電気的に並
列に接続されている個別的なソース及びゲート端子メタ
リゼーション層を持っており、且つ共通ドレイン端子メ
タリゼーション層３４を共用している。
列に接続されている個別的なソース及びゲート端子メタ
リゼーション層を持っており、且つ共通ドレイン端子メ
タリゼーション層３４を共用している。
Ｎ＋ソース１６とＮ−ドリフト２２領域とを導通的に接
続させる反転チャンネル領域４２を選択的に誘起させる
為に、典型的にアルミニウム又は金等の金属からなるゲ
ート電極４４を絶縁層４６によってチャンネル領域４２
を有する半導体物質から離隔されて設けられている。本
デバイスがオフされると、チャンネル領域４２がＰベー
ス領域２０のバルクから区別しがたくなる。正のゲート
電圧が印加されると（ソースに関して、又代表的なＮチ
ャンネルデバイスの場合に）、Ｎ導電型の反転領域が絶
縁されたゲート電極４４に対向する側壁４０表面からチ
ャンネル層４２内に形成される。
続させる反転チャンネル領域４２を選択的に誘起させる
為に、典型的にアルミニウム又は金等の金属からなるゲ
ート電極４４を絶縁層４６によってチャンネル領域４２
を有する半導体物質から離隔されて設けられている。本
デバイスがオフされると、チャンネル領域４２がＰベー
ス領域２０のバルクから区別しがたくなる。正のゲート
電圧が印加されると（ソースに関して、又代表的なＮチ
ャンネルデバイスの場合に）、Ｎ導電型の反転領域が絶
縁されたゲート電極４４に対向する側壁４０表面からチ
ャンネル層４２内に形成される。
ドレイン領域１８の少なくとも一部はガリウム砒素を有
している。（第１図の装置の場合、この部分は実質的に
はドレイン領域１８全体を包含している）これと対比し
て、Ｐ導電型シールドベース領域２０の少なくともチャ
ンネル支持部分３８は、ガリウム砒素以外の半導体物質
を有しており、その中において反転領域を一層容易に形
成することが可能である。チャンネル層４２はチャンネ
ル支持部分３８内に設けられている。第１図の装置の場
合、シールドベース領域２０全体がガリウム砒素以外の
半導体物質を有しているが、このことは本発明の本質的
な面ではない。本質的な点は、ゲート電圧の影響下で反
転によって誘起される導通チャンネル４２を支持する少
なくともシールドベース領域２０の部分３８がガリウム
砒素では無いということである。
している。（第１図の装置の場合、この部分は実質的に
はドレイン領域１８全体を包含している）これと対比し
て、Ｐ導電型シールドベース領域２０の少なくともチャ
ンネル支持部分３８は、ガリウム砒素以外の半導体物質
を有しており、その中において反転領域を一層容易に形
成することが可能である。チャンネル層４２はチャンネ
ル支持部分３８内に設けられている。第１図の装置の場
合、シールドベース領域２０全体がガリウム砒素以外の
半導体物質を有しているが、このことは本発明の本質的
な面ではない。本質的な点は、ゲート電圧の影響下で反
転によって誘起される導通チャンネル４２を支持する少
なくともシールドベース領域２０の部分３８がガリウム
砒素では無いということである。
第１図において、シールドベース領域２０はＩｎＰか又
はＧａＩｎＡｓの何れかを有している。上述した如く。
はＧａＩｎＡｓの何れかを有している。上述した如く。
ＧａＡｓと比べて、これらの物質に反転領域を形成する
方が一層容易である。
方が一層容易である。
第１図の装置の特性はその装置の例示的な製造方法に鑑
みて更に理解することが可能である。
みて更に理解することが可能である。
装置の製造は、完成した装置におけるドレイン端子領域
２６に対応するＮ＋ＧａＡＳ基板から開始される。
２６に対応するＮ＋ＧａＡＳ基板から開始される。
典型的な不純物濃度は１０１８ドーパント原子／ＣＣで
ある。爾後の非等方性エツチングを可能とさせる為に、
基板は（１００）結晶方位を持っている。
ある。爾後の非等方性エツチングを可能とさせる為に、
基板は（１００）結晶方位を持っている。
次に、Ｎ又はＮ−型のＧａＡｓ層をエピタキシャル成長
させ、このエピタキシャル層は第１図の完成した装置に
おけるＮ−ドリフト領域２２に対応している。
させ、このエピタキシャル層は第１図の完成した装置に
おけるＮ−ドリフト領域２２に対応している。
高ブレークダウン電圧を得る為には低い濃度が必要であ
るが、典型的なドーピング濃度は１０１７ドーパント原
子／ｃｃである。このドリフト領域２２を有するＮ−エ
ピタキシャル層は、その低電気抵抗の為に本装置の比較
的低い導通抵抗に著しく貢献している。エピタキシャル
層２２の典型的な厚さは１０ミクロンである。
るが、典型的なドーピング濃度は１０１７ドーパント原
子／ｃｃである。このドリフト領域２２を有するＮ−エ
ピタキシャル層は、その低電気抵抗の為に本装置の比較
的低い導通抵抗に著しく貢献している。エピタキシャル
層２２の典型的な厚さは１０ミクロンである。
次に、Ｐ型エピタキシャル層を成長させ、それは、爾後
のエツチング工程の後に、Ｐ導電型シールドベース領域
２０を有する。然し乍ら、このＰ型層番まＧａＡｓを有
するものではない。寧ろ、上述した如く、このＰ型層は
、その中に一層容易に反転層を形成することが可能な異
なった物質を有してし）る。典型的な例としては、Ｉｎ
Ｐがあり、そのドーピング濃度は約１０１５からｘｏ１
８Ｆ−パント原子数／ｃｃの範囲である。典型的なドー
ピング濃度は５ Ｘ １０”原子数／ｃ−Ｃである。典
型的な厚さは約１０ミクロンである。
のエツチング工程の後に、Ｐ導電型シールドベース領域
２０を有する。然し乍ら、このＰ型層番まＧａＡｓを有
するものではない。寧ろ、上述した如く、このＰ型層は
、その中に一層容易に反転層を形成することが可能な異
なった物質を有してし）る。典型的な例としては、Ｉｎ
Ｐがあり、そのドーピング濃度は約１０１５からｘｏ１
８Ｆ−パント原子数／ｃｃの範囲である。典型的なドー
ピング濃度は５ Ｘ １０”原子数／ｃ−Ｃである。典
型的な厚さは約１０ミクロンである。
ところで、ＩｎＰはその格子定数が５．８６９人であり
、一方ＧａＡｓの格子定数は５．６５４人である。この
格子定数における差異はＧａＡｓ上にＩｎＰをエピタキ
シャル成長させる場合の妨げとはならない。然し乍ら。
、一方ＧａＡｓの格子定数は５．６５４人である。この
格子定数における差異はＧａＡｓ上にＩｎＰをエピタキ
シャル成長させる場合の妨げとはならない。然し乍ら。
それはＩｎＰ層内に多少の転位を発生することとなる。
最終的なエピタキシャル成長工程として、ＩｎＰを有す
る高度にドープされたＮ十層をＰ型層２０の上に成長さ
せて究極的に装置のソース領域１６を形成する。この層
に対するドーピング濃度は、好適には、１０”ドーパン
ト原子／ｃｃを越えた値である。
る高度にドープされたＮ十層をＰ型層２０の上に成長さ
せて究極的に装置のソース領域１６を形成する。この層
に対するドーピング濃度は、好適には、１０”ドーパン
ト原子／ｃｃを越えた値である。
製造プロセスにおけるこの時点においては、装置は単に
多層化されたウェハを有しており、ＰＮへテロ接合２４
が装置内に形成されている。
多層化されたウェハを有しており、ＰＮへテロ接合２４
が装置内に形成されている。
残りのマスキング、非等方性エツチング、及び電極形成
工程が以下の如く比較的従来の態様で行なわれる。
工程が以下の如く比較的従来の態様で行なわれる。
特に、ウェハを最初に窒化シリコン又はホスホシリケー
トガラス等の絶縁層４８で被覆する。長尺状の窓５０を
適宜のマスキング及びエツチング工程によってこの絶縁
層内に開口させる。第１図の溝３６の形状を形成する為
に、これらの窓５０は（１１０）フラットと直交して配
向されねばならない。次に、ＩｎＰ層を、Ｈ２ＳＯ４と
Ｈ２Ｏ２とＨ，０との混合物で非等方的にエツチングを
行ない、第１図に示した溝形状を形成し、それは底部平
坦Ｖ溝や、Ｕ溝や、又は台形溝の様に種々に表現するこ
とが可能である。従って、究極的なゲート電極４４は、
ソース領域１６とドレイン領域１８との間にチャンネル
層４２の全長に沿って反転チャンネル領域を誘起するこ
とが可能であり、溝型の凹所３６は上部ＩｎＰのＮ十層
及びＰ層を完全に貫通して、即ちＮ＋ソース領域１６と
Ｐベース領域２０とを完全に貫通して延在せねばならな
い。この非等方的なエツチング工程によって上部絶縁層
４８をアンダーカットし突出部５２を形成する。
トガラス等の絶縁層４８で被覆する。長尺状の窓５０を
適宜のマスキング及びエツチング工程によってこの絶縁
層内に開口させる。第１図の溝３６の形状を形成する為
に、これらの窓５０は（１１０）フラットと直交して配
向されねばならない。次に、ＩｎＰ層を、Ｈ２ＳＯ４と
Ｈ２Ｏ２とＨ，０との混合物で非等方的にエツチングを
行ない、第１図に示した溝形状を形成し、それは底部平
坦Ｖ溝や、Ｕ溝や、又は台形溝の様に種々に表現するこ
とが可能である。従って、究極的なゲート電極４４は、
ソース領域１６とドレイン領域１８との間にチャンネル
層４２の全長に沿って反転チャンネル領域を誘起するこ
とが可能であり、溝型の凹所３６は上部ＩｎＰのＮ十層
及びＰ層を完全に貫通して、即ちＮ＋ソース領域１６と
Ｐベース領域２０とを完全に貫通して延在せねばならな
い。この非等方的なエツチング工程によって上部絶縁層
４８をアンダーカットし突出部５２を形成する。
次に、適宜のゲート絶縁膜４６がこの溝の内部表面、特
にその側壁４０上に成長又は付着形成される。
にその側壁４０上に成長又は付着形成される。
上述した如く、ＩｎＰの反転は、化学蒸着によって付着
された５ｉ０２及びＡ１□０３のゲート絶縁膜を介して
達成することが可能である。適切な技術は文献に記載さ
れており、例えば、Ｄ、Ｌ、 Ｌｉｆｅ、 Ｄ、Ａ、
Ｃｏ１１ｉｎｓ、 Ｌ、Ｇ、 Ｍｅｉｎｅｒｓ及びり、
Ｍｅｎｓｎｉｃｋの「ｎチャンネル反転モードＩｎＰ
Ｍ、１．Ｓ、Ｆ、Ｅ、Ｔ、Ｊ、エレクトロニクスレタ
ーズ、Ｖｏｌ、 １４、Ｎｏ、 ２０（１９７８年９月
２８日）の文献、及びＴ、 Ｋａｗａｋａｍｉ及びＭ、
Ｏｋａｍｕｒａの「硫黄拡散したソース及びドレイン
を使用したＩｎＰ／Ａｌ４０３ｎチャンネル反転モード
ｌ’１．１．ｓ、Ｆ、Ｅ、Ｔ、ｓ、Ｊ、エレクトロニク
スレターズ、Ｖｏｌ、 １５、Ｎｏ、 １６、ｐｐ、
５０２−５０４（１９７９年８月２日）、の文献を参照
すると良い。
された５ｉ０２及びＡ１□０３のゲート絶縁膜を介して
達成することが可能である。適切な技術は文献に記載さ
れており、例えば、Ｄ、Ｌ、 Ｌｉｆｅ、 Ｄ、Ａ、
Ｃｏ１１ｉｎｓ、 Ｌ、Ｇ、 Ｍｅｉｎｅｒｓ及びり、
Ｍｅｎｓｎｉｃｋの「ｎチャンネル反転モードＩｎＰ
Ｍ、１．Ｓ、Ｆ、Ｅ、Ｔ、Ｊ、エレクトロニクスレタ
ーズ、Ｖｏｌ、 １４、Ｎｏ、 ２０（１９７８年９月
２８日）の文献、及びＴ、 Ｋａｗａｋａｍｉ及びＭ、
Ｏｋａｍｕｒａの「硫黄拡散したソース及びドレイン
を使用したＩｎＰ／Ａｌ４０３ｎチャンネル反転モード
ｌ’１．１．ｓ、Ｆ、Ｅ、Ｔ、ｓ、Ｊ、エレクトロニク
スレターズ、Ｖｏｌ、 １５、Ｎｏ、 １６、ｐｐ、
５０２−５０４（１９７９年８月２日）、の文献を参照
すると良い。
次に、上部絶縁層４８内にソース開口５４を開口し、ア
ルミニウムの如き金属膜をウェハの上表面上へ蒸着させ
て、同時的に、ソースメタリゼーション３２とゲートメ
タリゼーション４４とを形成する。ソース３２及びゲー
ト４４メタリゼーシヨンは、工程中に絶縁体の突出部（
オーバーハング）５２によって自動的に離隔される。
ルミニウムの如き金属膜をウェハの上表面上へ蒸着させ
て、同時的に、ソースメタリゼーション３２とゲートメ
タリゼーション４４とを形成する。ソース３２及びゲー
ト４４メタリゼーシヨンは、工程中に絶縁体の突出部（
オーバーハング）５２によって自動的に離隔される。
最後に、金属３４をウェハの下表面１２上に蒸着させて
ドレインコンタクトとして機能させる。
ドレインコンタクトとして機能させる。
２層２０の表面反転を得る為に２層２０の電位を基準と
する為に、Ｎ＋ソース領域１６とＰベース領域２０とは
成る時点において、図中模式的に示した如く、導体５６
の様な電気的接続体によって短絡されねばならない。実
際上、導体５６は、ソースメタリゼーション３２がＰベ
ース層１６と接触することの可能な開放窓（不図示）へ
のメタリゼーションの前にＮ十層の局所的なエツチング
によって構成することが可能である。
する為に、Ｎ＋ソース領域１６とＰベース領域２０とは
成る時点において、図中模式的に示した如く、導体５６
の様な電気的接続体によって短絡されねばならない。実
際上、導体５６は、ソースメタリゼーション３２がＰベ
ース層１６と接触することの可能な開放窓（不図示）へ
のメタリゼーションの前にＮ十層の局所的なエツチング
によって構成することが可能である。
第１図の装置の動作においては、装置のドレイン端子３
０が装置のソース端子２８に関して正にバイアスされる
と、ＰＮへテロ接合２４が逆バイアスされ、電流の流れ
を阻止する。これは通常オフの順方向阻止状態である。
０が装置のソース端子２８に関して正にバイアスされる
と、ＰＮへテロ接合２４が逆バイアスされ、電流の流れ
を阻止する。これは通常オフの順方向阻止状態である。
装置を導通状態にバイアスさせる為には、ゲート端子に
正の電圧を印加し、ゲート電極４４の下側のチャンネル
層４２内に反転チャンネルを形成する。
正の電圧を印加し、ゲート電極４４の下側のチャンネル
層４２内に反転チャンネルを形成する。
第１図の装置は、大略、従来の縦型チャンネルパワーＭ
Ｏ５ＦＥＴと実質的に同一の態様で動作する。
Ｏ５ＦＥＴと実質的に同一の態様で動作する。
即ち、ゲート電極４４を正の電圧（ソース端子２８に関
して）で充分にバイアスすると、電子に対して導通性の
導通チャンネル４２がＰベース領域２０の反転によって
形成される。Ｎ導電型半導体物質を介して流れることの
可能な電子の流れ（不図示）が導通チャンネル４２を介
してソース端子２８とドレイン端子３０との間を流れる
ことが可能である。然し乍ら、従来の縦型チャンネルパ
ワーＭＯ３ＦＥＴと対比して、比較的低導通抵抗のＧａ
ＡｓＮ−ドリフト領域２２は、比較的反転の容易なＩｎ
Ｐチャンネル４２表面及びその優越的な反転層導通特性
と結合されて、優良な電気的特性を持った装置としてい
る。
して）で充分にバイアスすると、電子に対して導通性の
導通チャンネル４２がＰベース領域２０の反転によって
形成される。Ｎ導電型半導体物質を介して流れることの
可能な電子の流れ（不図示）が導通チャンネル４２を介
してソース端子２８とドレイン端子３０との間を流れる
ことが可能である。然し乍ら、従来の縦型チャンネルパ
ワーＭＯ３ＦＥＴと対比して、比較的低導通抵抗のＧａ
ＡｓＮ−ドリフト領域２２は、比較的反転の容易なＩｎ
Ｐチャンネル４２表面及びその優越的な反転層導通特性
と結合されて、優良な電気的特性を持った装置としてい
る。
第２図は、同様な装置の構成を図示しているが、第２図
におけるチャンネル３６′は逆転した台形形状である点
が異なっている。この構成は、第１図のものと直交する
方向、即ち、少なくとも領域１６及び２０が燐化インジ
ウムを有する箇所において（１１０）フラットに対して
直交する方向へ配向させた溝で非等方的にエツチングす
ることによって得ることが可能である。
におけるチャンネル３６′は逆転した台形形状である点
が異なっている。この構成は、第１図のものと直交する
方向、即ち、少なくとも領域１６及び２０が燐化インジ
ウムを有する箇所において（１１０）フラットに対して
直交する方向へ配向させた溝で非等方的にエツチングす
ることによって得ることが可能である。
ＧａＡｓ／グレイデッドＧａ）（Ｉｎ −Ｘ Ａｓ 置
第１図及び第２図の装置構成は、ＧａＡｓの高電子移動
度及びバンドギャップに起因する低抵抗特性を別の物質
の一層容易に反転する特性と効果的に結合させることに
よって高電圧のパワーＭＩＳＦＥＴを得るという本発明
の目的を充足させている。従って、本発明においては、
絶縁体の下側のＧａＡｓ表面上に反転層を得ることの困
難性は回避されている。にも拘らず、第１図及び第２図
の実施例には欠点が存在する。
第１図及び第２図の装置構成は、ＧａＡｓの高電子移動
度及びバンドギャップに起因する低抵抗特性を別の物質
の一層容易に反転する特性と効果的に結合させることに
よって高電圧のパワーＭＩＳＦＥＴを得るという本発明
の目的を充足させている。従って、本発明においては、
絶縁体の下側のＧａＡｓ表面上に反転層を得ることの困
難性は回避されている。にも拘らず、第１図及び第２図
の実施例には欠点が存在する。
特に、欠点としては２つある。第１に、２つの半導体（
ＧａＡｓとＩｎＰ）間の格子の不整合がＩｎＰ層内に欠
陥を形成することがある。第２に、不均等なバンドギャ
ップ（Ｅｇ）はＩｎＰ／ＧａＡｓ界面で小さな電位障壁
を発生させ、この電位障壁が装置の導通抵抗を増加させ
ることがある。ＩｎＰの場合、バンドギャップＥｇは１
、３５ｅＶであり、一方ＧａＡｓの場合、バンドギャ
ップＥｇは１．４２ｅＶである。
ＧａＡｓとＩｎＰ）間の格子の不整合がＩｎＰ層内に欠
陥を形成することがある。第２に、不均等なバンドギャ
ップ（Ｅｇ）はＩｎＰ／ＧａＡｓ界面で小さな電位障壁
を発生させ、この電位障壁が装置の導通抵抗を増加させ
ることがある。ＩｎＰの場合、バンドギャップＥｇは１
、３５ｅＶであり、一方ＧａＡｓの場合、バンドギャ
ップＥｇは１．４２ｅＶである。
第３図及び第４図の装置構成は、これら２つの欠点を効
果的に解消するものであり、同時に、Ｎ−ドリフト領域
の少なくとも一部がガリウム砒素を有しており、且つシ
ールドベース領域の少なくともチャンネル支持部分がそ
の中に反転領域を一層容易に形成することが可能なガリ
ウム砒素以外の半導体物質を有している。
果的に解消するものであり、同時に、Ｎ−ドリフト領域
の少なくとも一部がガリウム砒素を有しており、且つシ
ールドベース領域の少なくともチャンネル支持部分がそ
の中に反転領域を一層容易に形成することが可能なガリ
ウム砒素以外の半導体物質を有している。
概括すると、第３図及び第４図の装置の実施例は縦型チ
ャンネル０ＭＯ３構成である。前の実施例における如く
、ドレイン領域の少なくとも一部がＧａＡｓを有してい
る。然し乍ら、ゲート制御導通チャンネルを有するデバ
イス部分に対してＩｎＰを使用するのではなく 、 Ｇ
ａＡｓ層の上に直接的に成長させてＧａＸＩｎ１−ＸＡ
ｓからなるグレイデッド（傾斜）組成の層を使用してい
る。
ャンネル０ＭＯ３構成である。前の実施例における如く
、ドレイン領域の少なくとも一部がＧａＡｓを有してい
る。然し乍ら、ゲート制御導通チャンネルを有するデバ
イス部分に対してＩｎＰを使用するのではなく 、 Ｇ
ａＡｓ層の上に直接的に成長させてＧａＸＩｎ１−ＸＡ
ｓからなるグレイデッド（傾斜）組成の層を使用してい
る。
この技術は、上述した欠点の両方を効果的に除去してい
る。第１に、グレーディング（傾斜構造）によって格子
の不整合を補填している。第２に、グレーディングによ
ってバンドギャップが漸次変化する構成としている。従
って、導通バンド内に不連続部分が発生することが無く
、又電位障壁が形成されることは無い。更に別の利点と
しては、既知の技術を使用して容易に製造することが可
能であるということである。
る。第１に、グレーディング（傾斜構造）によって格子
の不整合を補填している。第２に、グレーディングによ
ってバンドギャップが漸次変化する構成としている。従
って、導通バンド内に不連続部分が発生することが無く
、又電位障壁が形成されることは無い。更に別の利点と
しては、既知の技術を使用して容易に製造することが可
能であるということである。
全部をＧａＡｓで形成するＭＩＳＦＥＴと比較しての利
点としては、ＧａＸＩｎ１−ＸＡｓは純粋なＧａＡｓよ
りも電子移動度が一層高いということである。従って、
ＭＩＳＦＥＴのものと比べて、反転チャンネル抵抗が減
少されている。
点としては、ＧａＸＩｎ１−ＸＡｓは純粋なＧａＡｓよ
りも電子移動度が一層高いということである。従って、
ＭＩＳＦＥＴのものと比べて、反転チャンネル抵抗が減
少されている。
第３図に関して詳細に説明すると、ガリウム砒素ＭＩＳ
ＦＥ！Ｔは、一対の反対側の主表面である下表面１１２
と上表面１１４とを持った半導体本体１１０を有してい
る。本体１１０は、ＧａＡｓを有しており、且つ一方の
主表面１例えば不生表面１１２から本体１１０内に延在
する第１層１１６を有している。本体１１０は、該第１
層１１６との界面１１９から他方の主表面、即ち玉虫表
面１１４へ延在するグレイデッド半導体層を有する第２
層１１８を有している。このグレイデッド第２層１１８
は、界面１１９においてＧａＡｓを有しており、且つ玉
虫表面１１４においてＧａＩｎＡｓを有しており、イン
ジウムの百分率は界面１１９において実質的にゼロから
主表面１１４での最大濃度へ増加している。
ＦＥ！Ｔは、一対の反対側の主表面である下表面１１２
と上表面１１４とを持った半導体本体１１０を有してい
る。本体１１０は、ＧａＡｓを有しており、且つ一方の
主表面１例えば不生表面１１２から本体１１０内に延在
する第１層１１６を有している。本体１１０は、該第１
層１１６との界面１１９から他方の主表面、即ち玉虫表
面１１４へ延在するグレイデッド半導体層を有する第２
層１１８を有している。このグレイデッド第２層１１８
は、界面１１９においてＧａＡｓを有しており、且つ玉
虫表面１１４においてＧａＩｎＡｓを有しており、イン
ジウムの百分率は界面１１９において実質的にゼロから
主表面１１４での最大濃度へ増加している。
更に詳細には、グレイデッド第２層１１８は、グイレデ
ッドの組成の層でＧａｘＩｎｌ−）（Ａｓ（スは界面１
１９で約１．０であり玉虫表面１１４で０．４７の範囲
）を有している。
ッドの組成の層でＧａｘＩｎｌ−）（Ａｓ（スは界面１
１９で約１．０であり玉虫表面１１４で０．４７の範囲
）を有している。
第３図の装置の構成において、２つの半導体層１１６と
１１８とが異なった半導体物質、即ちＧａＡｓとグレイ
デッドＧａ）（Ｉｎ１−ＸＡｓとを夫々有しているとい
うことが重要である。これらの層は、究極的なＭＩＳＦ
［ＥＴのドレイン、シールドベース及びソース領域とは
同姓ではない（即ち、直接対応しない）ということが理
解される。一方においては、これら２つの導電型（即ち
、Ｐ及びＮ導電型と異なった導電型）のデバイス領域に
付いて、又他方においては、異なった半導体物質で形成
される層に付いて別の検討事項が含まれている。
１１８とが異なった半導体物質、即ちＧａＡｓとグレイ
デッドＧａ）（Ｉｎ１−ＸＡｓとを夫々有しているとい
うことが重要である。これらの層は、究極的なＭＩＳＦ
［ＥＴのドレイン、シールドベース及びソース領域とは
同姓ではない（即ち、直接対応しない）ということが理
解される。一方においては、これら２つの導電型（即ち
、Ｐ及びＮ導電型と異なった導電型）のデバイス領域に
付いて、又他方においては、異なった半導体物質で形成
される層に付いて別の検討事項が含まれている。
実際の第３図の装置の領域に付いて考慮すると。
この装置はドレイン領域１２０を有しており、それは比
較的軽度にドープしたＮ−ドリフト領域１２２を有する
と共にトレインメタリゼーション１２６と接触しており
且つ代表的な装置ドレイン端子１２８に接続されている
比較的高度にドープしたＮ＋ドレイン端子領域１２４を
有している。ドレイン領域１２０はＧａＡｓ第１層１１
６の少なくとも一部を有すると共に、グレイデッドＧａ
ｘ Ｉｎ１−ｘ Ａｓ第２層１１８の部分１５０を有し
ている。従来の０ＭＯ３構成における如く、ドレイン領
域１２０の一部（又は、更に詳細には、そのＮ−ドリフ
ト領域１２２の部分１５０）は本装置の玉虫表面１１４
へ延在している。
較的軽度にドープしたＮ−ドリフト領域１２２を有する
と共にトレインメタリゼーション１２６と接触しており
且つ代表的な装置ドレイン端子１２８に接続されている
比較的高度にドープしたＮ＋ドレイン端子領域１２４を
有している。ドレイン領域１２０はＧａＡｓ第１層１１
６の少なくとも一部を有すると共に、グレイデッドＧａ
ｘ Ｉｎ１−ｘ Ａｓ第２層１１８の部分１５０を有し
ている。従来の０ＭＯ３構成における如く、ドレイン領
域１２０の一部（又は、更に詳細には、そのＮ−ドリフ
ト領域１２２の部分１５０）は本装置の玉虫表面１１４
へ延在している。
Ｐ導電型シールドベース領域１３０は、拡散等によって
、ドレイン領域１２０内、更に詳細にはＮ−ドリフト領
域１２２内に形成されており、且つＧａ ＸＩｎ１−Ｘ
Ａｓグレイデッド第２層１１８内に少なくとも延在して
いる。好適には、最良の装置性能とする為に、Ｐシール
ドベース領域１３０がＧａｘＩｎｌ−ｘＡｓグレイデッ
ド第２層１１８を完全に貫通し且つ多少ＧａＡｓ第１層
１１６内に延在している。何れの場合にも、Ｐフィール
ドベース領域１３０は玉虫表面１１４で終端する周辺部
１３２を持っている。
、ドレイン領域１２０内、更に詳細にはＮ−ドリフト領
域１２２内に形成されており、且つＧａ ＸＩｎ１−Ｘ
Ａｓグレイデッド第２層１１８内に少なくとも延在して
いる。好適には、最良の装置性能とする為に、Ｐシール
ドベース領域１３０がＧａｘＩｎｌ−ｘＡｓグレイデッ
ド第２層１１８を完全に貫通し且つ多少ＧａＡｓ第１層
１１６内に延在している。何れの場合にも、Ｐフィール
ドベース領域１３０は玉虫表面１１４で終端する周辺部
１３２を持っている。
最終の半導体領域はＮ＋ソース領域１３４であり、それ
は拡散等によってＰ導電型シールドベース領域１３０内
に形成され、且つ玉虫表面１１４で終端する周辺部１３
６を持っている。Ｎ＋ソース領域１３４の周辺部１３６
は、Ｐベース領域１３０の周辺部１３２から離隔されて
おり、チャンネル層１３８の範囲を決定しており、該チ
ャンネル層１３８は玉虫表面１１４で終端している。
は拡散等によってＰ導電型シールドベース領域１３０内
に形成され、且つ玉虫表面１１４で終端する周辺部１３
６を持っている。Ｎ＋ソース領域１３４の周辺部１３６
は、Ｐベース領域１３０の周辺部１３２から離隔されて
おり、チャンネル層１３８の範囲を決定しており、該チ
ャンネル層１３８は玉虫表面１１４で終端している。
金属ゲート電極１４０がゲート絶縁層１４２によってチ
ャンネル層１３８から離隔されており、それはチャンネ
ル層１３８と界面１４４を形成している。チャンネル層
１３８は好適には実際の界面１４４でＧａｏ−＋７Ｉｎ
＋＋−５３Ａｓを有している。
ャンネル層１３８から離隔されており、それはチャンネ
ル層１３８と界面１４４を形成している。チャンネル層
１３８は好適には実際の界面１４４でＧａｏ−＋７Ｉｎ
＋＋−５３Ａｓを有している。
第３図の装置の構成を完成する為には、ソースメタリゼ
ーション１４６を好適にはＮ＋ソース領域１３４とオー
ミック接触させて設ける一寄生パイボーラトランジスタ
動作を回避する為にパワーＭＩＳＦＥＴ構成において必
要とされるソース対ベースの短絡を得る為に、Ｐベース
領域１３０の短絡用延長部１４８がＮ÷ソース領域１３
４を介して、好適にはソース端子メタリゼーション１４
４とオーミック接触している主表面１１４へ延在してい
る。
ーション１４６を好適にはＮ＋ソース領域１３４とオー
ミック接触させて設ける一寄生パイボーラトランジスタ
動作を回避する為にパワーＭＩＳＦＥＴ構成において必
要とされるソース対ベースの短絡を得る為に、Ｐベース
領域１３０の短絡用延長部１４８がＮ÷ソース領域１３
４を介して、好適にはソース端子メタリゼーション１４
４とオーミック接触している主表面１１４へ延在してい
る。
第３図の装置の製造において、ＧａＡｓ第１層１１６は
Ｎ子基板から開始して形成され、それは究極的には装置
のドレイン端子領域１２４となる。Ｎ−ドリフト領域１
２０を次いでエピタキシャル的に成長させる。
Ｎ子基板から開始して形成され、それは究極的には装置
のドレイン端子領域１２４となる。Ｎ−ドリフト領域１
２０を次いでエピタキシャル的に成長させる。
ＧａＡｓ第１層１１６の頂部が到達すると、エピタキシ
ャル成長は継続するが、次第にＩｎが導入されて、その
結果Ｇａｘ工ｎ１−ＸＡｓのグレイデッド組成の層１１
８が成長される。
ャル成長は継続するが、次第にＩｎが導入されて、その
結果Ｇａｘ工ｎ１−ＸＡｓのグレイデッド組成の層１１
８が成長される。
その後に、本装置の実際の上部電極構造が従来のマスキ
ング及び二重拡散技術を使用して形成される。
ング及び二重拡散技術を使用して形成される。
、 第３図の装置の製造に関して、ＧａＡｓの上にＧａ
ＸＩｎ１□Ａｓのブレデッド組成の層を成長させること
が可能であることは証明されている（例えば、Ｒ，Ｅ。
ＸＩｎ１□Ａｓのブレデッド組成の層を成長させること
が可能であることは証明されている（例えば、Ｒ，Ｅ。
Ｅｎｓｔｒｏｍ、 Ｄ、Ｒｉｃｈｍａｎ、 Ｍ、Ｓ、Ａ
ｂｒａｈａｍｓ、 Ｊ、Ｒ，Ａｐｐｅｒｔ、 Ｄ、Ｇ、
Ｆｉｓｈｅｒ、Ａ、）１． Ｓｏｎ＋ｍｅｒｓ及びＢ
、Ｆ、 ｗｉｌｌｉａｍｓの［赤外線ホトカソード適用
の為の合金としてのＧａＸＩｎ１−ｘＡｓの気相成長」
、１９７０シンポジウムオンＧａＡｓ、ペーパー３．
ｐｐ、 ３０−４０、の文献を参照すると良い）。更に
、ＳｉＯ□、 Ａｌ２Ｏ，、Ｓｉ、 Ｎ４をゲート絶縁
体として使用して＊ Ｇａ６＊４７Ｉｎ。、５３ＡＳを
反転させることか可能であることも証明されている（例
えば、Ａ、Ｓ、Ｈ，Ｌｉａｏ、 Ｒ，Ｆ、 Ｌｅｈｅｎ
ｙ、 Ｋ、Ｅ、 Ｎａｈｏｒｙ及びＪ、Ｃ，Ｄｅｗｉｎ
ｎｔｅｒのｒＩｎａ＊５３Ｇａｏ−４ｔＡＳ／５１３Ｎ
４ｎチャンネル反転モードＭＩＳＦＥＴＪ、ＩＥＥＥエ
レクトロンデバイスレターズ、Ｖｏｌ、 ＥＤＬ−２、
ｐｐ、 ２８８−２９０（１９８１年１１月１１日）の
文献を参照すると良い）。
ｂｒａｈａｍｓ、 Ｊ、Ｒ，Ａｐｐｅｒｔ、 Ｄ、Ｇ、
Ｆｉｓｈｅｒ、Ａ、）１． Ｓｏｎ＋ｍｅｒｓ及びＢ
、Ｆ、 ｗｉｌｌｉａｍｓの［赤外線ホトカソード適用
の為の合金としてのＧａＸＩｎ１−ｘＡｓの気相成長」
、１９７０シンポジウムオンＧａＡｓ、ペーパー３．
ｐｐ、 ３０−４０、の文献を参照すると良い）。更に
、ＳｉＯ□、 Ａｌ２Ｏ，、Ｓｉ、 Ｎ４をゲート絶縁
体として使用して＊ Ｇａ６＊４７Ｉｎ。、５３ＡＳを
反転させることか可能であることも証明されている（例
えば、Ａ、Ｓ、Ｈ，Ｌｉａｏ、 Ｒ，Ｆ、 Ｌｅｈｅｎ
ｙ、 Ｋ、Ｅ、 Ｎａｈｏｒｙ及びＪ、Ｃ，Ｄｅｗｉｎ
ｎｔｅｒのｒＩｎａ＊５３Ｇａｏ−４ｔＡＳ／５１３Ｎ
４ｎチャンネル反転モードＭＩＳＦＥＴＪ、ＩＥＥＥエ
レクトロンデバイスレターズ、Ｖｏｌ、 ＥＤＬ−２、
ｐｐ、 ２８８−２９０（１９８１年１１月１１日）の
文献を参照すると良い）。
第３図の装置の動作は、上述した如き第１図の装置の動
作と実質的に同一であり、比較的低いＧａＡｓドリフト
領域１２２の導通抵抗が比較的容易に反転 ゛するＧａ
ＩｎＡｓチャンネル１３８とその優越的な反転層導通特
性と結合されている。
作と実質的に同一であり、比較的低いＧａＡｓドリフト
領域１２２の導通抵抗が比較的容易に反転 ゛するＧａ
ＩｎＡｓチャンネル１３８とその優越的な反転層導通特
性と結合されている。
最後に、第４図は装置構成の多少の変形を示しており、
この場合Ｐ導電型シールドベース領域１３０はＧａ Ｘ
Ｉｎ １−ｘ Ａｓグイレデッド第２層１１８を完全
に貫通して延在するものではない。この装置の性能は第
３図のものよりも多少劣るが、本発明が意図する問題を
効果的に解消するものではある。第３図の場合にも第４
図の場合にも、Ｐベース領域のチャンネル支持部分はＧ
ａＸＩｎ１−ｘＡｓを有するものであって、好適にはＧ
ａｌ１．４、Ｉｎ。、５３Ａｓである。
この場合Ｐ導電型シールドベース領域１３０はＧａ Ｘ
Ｉｎ １−ｘ Ａｓグイレデッド第２層１１８を完全
に貫通して延在するものではない。この装置の性能は第
３図のものよりも多少劣るが、本発明が意図する問題を
効果的に解消するものではある。第３図の場合にも第４
図の場合にも、Ｐベース領域のチャンネル支持部分はＧ
ａＸＩｎ１−ｘＡｓを有するものであって、好適にはＧ
ａｌ１．４、Ｉｎ。、５３Ａｓである。
以上は、ガリウム砒素ドリフト領域を使用することから
低い導通抵抗を具有する一方、シールドベース領域を構
成する異なった型の半導体物質における良好な反転特性
を示す高電圧パワーにｌ５ＦＥＴ半導体構成体に付いて
説明している。
低い導通抵抗を具有する一方、シールドベース領域を構
成する異なった型の半導体物質における良好な反転特性
を示す高電圧パワーにｌ５ＦＥＴ半導体構成体に付いて
説明している。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、ＶＭ
Ｏ５（溝付き）構成で示した第１図及び第２図の装置は
ＤＨＯ５（非溝付き）構成の形態で実施することも可能
であり、同様に、０ＭＯ５構成で示した第３図及び第４
図の装置は、ＶＭＯ５構成とすることも可能であって、
シールドベース領域のチャンネル支持領域全体が、好適
には、均一であるＧａｘＩｎｌ−）（Ａｓ（ｘ＝０，４
７）を有している。
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、ＶＭ
Ｏ５（溝付き）構成で示した第１図及び第２図の装置は
ＤＨＯ５（非溝付き）構成の形態で実施することも可能
であり、同様に、０ＭＯ５構成で示した第３図及び第４
図の装置は、ＶＭＯ５構成とすることも可能であって、
シールドベース領域のチャンネル支持領域全体が、好適
には、均一であるＧａｘＩｎｌ−）（Ａｓ（ｘ＝０，４
７）を有している。
第１図はゲート制御チャンネル構造内にＩｎＰを使用し
た本発明に基づく縦型チャンネルＶＭＯ５装置の活性部
分を示した断面図、第２図はＶ溝の代りに反転した台形
形状の溝を使用した同様の装置の断面図、第３図はＧａ
Ａｓの第１層を使用すると共にグイレデッドＧａｘＩｎ
１−ｘＡｓの第２層を使用した本発明に基づ＜ ＤＭＯ
３装置構成を示した断面図、第４図はＰ導電型シールド
ベース領域がグイレデッド第２６ａＸＩｎ１−ＸＡｓ層
を完全に貫通して延在することのない第３図の装置と同
様の装置の断面図、である。 （符合の説明） １０：半導体本体 １２．１４：主表面 １６：ソース領域 １８ニドレイン領域 ２０：シールドベース領域 ２２ニドリフト領域 ２４ ： ＰＮ接合 ２６：ドレイン端子領域 ２８：ソース装置主端子 ３０ニドレイン装置主端子 ３２．３４：メタリゼーション層 ３６：溝 ３８：チャンネル支持部分 ４０：側壁 ４２：反転チャンネル領域 ４４：ゲート電極 ４６：絶縁層 特許出願人 ゼネラル・エレクトリック・カンパニイ 図面の浄書（内容に変更なし） ″ ｊう７スｌ Ｆ云至ヨ 手続補正書 昭和６０年４月４日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年 特 許 願 第１７号３
、補正をする者 事件との関係 特許出願人 ４、復代理人 ６、補正により増加する発明の数 なし７、補正の対象
図 面（内容に変更なし）８、補正の内容 別紙の通
り 手続補正書防式） ％式％ １、事件の表示 昭和６０年 特 許 願 第１７号３
、補正をする者 事件との関係 特許出願人 ４、復代理人 昭和６０年４月１０日（６０年４月３０日発送）６、補
正により増加する発明の数 な し補正の内容 １、本願明細書第２８頁中、以下の点を補正する。 （１）第１２〜１４行中において、 ［ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
。 Ｔ、Ｊ、エレクトロニクスレターズ とあるのを、 「ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
。 Ｔ、（ｎ−（１：ｈａｎｎｅｌ Ｉｎｖｅｒｓｉｏｎ−
Ｍｏｄｅ ＩｎＰ Ｍ。 １、Ｓ、Ｆ、Ｅ、Ｔ、）Ｊ、エレクトロニクスレターズ
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）と補正す
る。 （２）第１５〜１８行中において、 ［硫黄拡散したソース及びドレインを使用したＩｎＰ／
Ａｌ、Ｏ□ｎチャンネル反転モードＮ。 １、Ｓ、Ｆ、Ｂ、Ｔ、ＳＪ 、エレクトロニクスレター
ズ とあるのを、 「硫黄拡散したソース及びドレインを使用したＩｎＰ／
Ａｌ□Ｏａｎチャンネル反転モード阿。 １、Ｓ、Ｆ、Ｅ、Ｔ、Ｓ、（ＩｎＰ／ＡＩ、０． ｎ−
ＣｈａｎｎｅｌＩｎｖｅｒｓｉｏｎ−Ｍｏｄｅ Ｉ’ｎ
Ｐ Ｍ、１．Ｓ、Ｆ、Ｅ、Ｔｅ３ Ｕｓ−ｉｎｇ ５ｕ
ｌｐｈｕｒ−Ｄｉｆｆｕｓｅｄ ５ｏｕｒｃｅ ａｎｄ
Ｄｒａｉｎ）」、エレクトロニクスレターズ（Ｅｌｅ
ｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ） と補正する。 （以 上）
た本発明に基づく縦型チャンネルＶＭＯ５装置の活性部
分を示した断面図、第２図はＶ溝の代りに反転した台形
形状の溝を使用した同様の装置の断面図、第３図はＧａ
Ａｓの第１層を使用すると共にグイレデッドＧａｘＩｎ
１−ｘＡｓの第２層を使用した本発明に基づ＜ ＤＭＯ
３装置構成を示した断面図、第４図はＰ導電型シールド
ベース領域がグイレデッド第２６ａＸＩｎ１−ＸＡｓ層
を完全に貫通して延在することのない第３図の装置と同
様の装置の断面図、である。 （符合の説明） １０：半導体本体 １２．１４：主表面 １６：ソース領域 １８ニドレイン領域 ２０：シールドベース領域 ２２ニドリフト領域 ２４ ： ＰＮ接合 ２６：ドレイン端子領域 ２８：ソース装置主端子 ３０ニドレイン装置主端子 ３２．３４：メタリゼーション層 ３６：溝 ３８：チャンネル支持部分 ４０：側壁 ４２：反転チャンネル領域 ４４：ゲート電極 ４６：絶縁層 特許出願人 ゼネラル・エレクトリック・カンパニイ 図面の浄書（内容に変更なし） ″ ｊう７スｌ Ｆ云至ヨ 手続補正書 昭和６０年４月４日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年 特 許 願 第１７号３
、補正をする者 事件との関係 特許出願人 ４、復代理人 ６、補正により増加する発明の数 なし７、補正の対象
図 面（内容に変更なし）８、補正の内容 別紙の通
り 手続補正書防式） ％式％ １、事件の表示 昭和６０年 特 許 願 第１７号３
、補正をする者 事件との関係 特許出願人 ４、復代理人 昭和６０年４月１０日（６０年４月３０日発送）６、補
正により増加する発明の数 な し補正の内容 １、本願明細書第２８頁中、以下の点を補正する。 （１）第１２〜１４行中において、 ［ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
。 Ｔ、Ｊ、エレクトロニクスレターズ とあるのを、 「ｎチャンネル反転モードＩｎＰ Ｍ、１．Ｓ、Ｆ、Ｅ
。 Ｔ、（ｎ−（１：ｈａｎｎｅｌ Ｉｎｖｅｒｓｉｏｎ−
Ｍｏｄｅ ＩｎＰ Ｍ。 １、Ｓ、Ｆ、Ｅ、Ｔ、）Ｊ、エレクトロニクスレターズ
（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）と補正す
る。 （２）第１５〜１８行中において、 ［硫黄拡散したソース及びドレインを使用したＩｎＰ／
Ａｌ、Ｏ□ｎチャンネル反転モードＮ。 １、Ｓ、Ｆ、Ｂ、Ｔ、ＳＪ 、エレクトロニクスレター
ズ とあるのを、 「硫黄拡散したソース及びドレインを使用したＩｎＰ／
Ａｌ□Ｏａｎチャンネル反転モード阿。 １、Ｓ、Ｆ、Ｅ、Ｔ、Ｓ、（ＩｎＰ／ＡＩ、０． ｎ−
ＣｈａｎｎｅｌＩｎｖｅｒｓｉｏｎ−Ｍｏｄｅ Ｉ’ｎ
Ｐ Ｍ、１．Ｓ、Ｆ、Ｅ、Ｔｅ３ Ｕｓ−ｉｎｇ ５ｕ
ｌｐｈｕｒ−Ｄｉｆｆｕｓｅｄ ５ｏｕｒｃｅ ａｎｄ
Ｄｒａｉｎ）」、エレクトロニクスレターズ（Ｅｌｅ
ｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ） と補正する。 （以 上）
Claims (1)
- 【特許請求の範囲】 １、反転モード絶縁ゲート電界効果トランジスタにおい
て、反対導電型のシールドベース領域によって分離され
ている１導電型のソース及びドレイン領域を設けてあり
、前記シールドベース領域は前記ソース及びドレイン領
域間を延在するチャンネル層を有しており、前記チャン
ネル層から絶縁的に離隔されており且つゲート電圧が印
加された場合に前記ソース及びドレイン領域を導通的に
接続する反転チャンネル領域を前記チャンネル層内に誘
起すべく構成されているゲート電極が設けられており、
前記ドレイン領域の少なくとも一部がガリウム砒素半導
体物質を有しており、前記シールドベース領域の少なく
ともチャンネル支持部分がガリウム砒素以外の半導体物
質であってその中に反転領域を容易に形成することの可
能な半導体物質を有しており、前記チャンネル層が前記
チャンネル支持部分内に設けられている反転モード絶縁
ゲート電界効果トランジスタ。 ２、特許請求の範囲第１項において、前記シールドベー
ス領域が燐化インジウムを有している反転モード絶縁ゲ
ート電界効果トランジスタ。 ３、特許請求の範囲第１項において、前記シールドベー
ス領域及び前記ソース領域の両方が燐化インジウムを有
している反転モード絶縁ゲート電界効果トランジスタ。 ４、特許請求の範囲第１項において、前記シールドベー
ス領域の前記チャンネル支持部分がガリウムインジウム
砒素を有している反転モード絶縁ゲート電界効果トラン
ジスタ。 ５、特許請求の範囲第１項において、前記シールドベー
ス領域の前記チャンネル支持部分及び前記ソース領域の
両方がガリウムインジウム砒素を有している反転モード
絶縁ゲート電界効果トランジスタ。 ６、特許請求の範囲第４項において、前記シ−ルドベー
ス領域がＩｎの傾斜濃度を持ったＧａｘＩｎｌ、、 Ａ
ｓを有しており、且つＩｎの最大濃度が前記チャンネル
支持部分内のＸの最小値に対応している反転モード絶縁
ゲート電界効果トランジスタ。 ７、特許請求の範囲第６項において、Ｘの最小値が約０
．４７である反転モード絶縁ゲート電界効果トランジス
タ。 ８、特許請求の範囲第１項において、前記ド゛ レイン
領域の前記ガリウム砒素部分が比較的軽度にドープした
ドリフト領域を有しており前記シールドベース領域とＰ
Ｎ接合を画定している反転モード絶縁ゲート電界効果ト
ランジスタ。 ９、特許請求の範囲第８項において、前記ドレイン領域
の前記ガリウム砒素部分は更に前記ドリフト領域に隣接
しており且つ前記ドリフト領域によって前記シールドベ
ース領域から離隔されている比較的高度にドープされた
ドレイン端子領域を有している反転モード絶縁ゲート電
界効果トランジスタ。 １０、特許請求の範囲第２項において、前記ドレイン領
域の前記ガリウム砒素部分が前記シールドベース領域と
ＰＮ接合を形成する比較的軽度にドープしたドリフト領
域を有している反転モード絶縁ゲート電界効果トランジ
スタ。 １１、特許請求の範囲第１０項において、前記ドレイン
領域の前記ガリウム砒素部分が更に前記ドリフト領域に
隣接しており且つ前記ドリフト領域によって前記シール
ドベース領域から離隔されている比較的高度にドープさ
れたドレイン端子領域を有している反転モード絶縁ゲー
ト電界効果トランジスタ。 １２、特許請求の範囲第４項において、前記ドレイン領
域の前記ガリウム砒素部分が前記シールドベース領域と
ＰＮ接合を形成する比較的軽度にドープしたドリフト領
域を有している反転モード絶縁ゲート電界効果トランジ
スタ。 １３、特許請求の範囲第１２項において、前記ドレイン
領域の前記ガリウム砒素部分が更に前記ドリフト領域に
隣接しており且つ前記ドリフト領域によって前記シール
ドベース領域から離隔されている比較的高度にドープし
たドレイン端子領域を有している反転モード絶縁ゲート
電界効果トランジスタ。 １４、特許請求の範囲第１項において、凹設ゲート構造
を持っており、且つ前記ソース、ドレイン及びシールド
ベース領域を具備すると共に一対の対向する主表面を持
った半導体本体を設けてあり、前記ドレイン、シールド
ベース及びソース領゛ 域は交互の導電型からなる連続
的な層を構成しており、前記ドレイン領域は前記主表面
の一方へ延在しており且つ前記ソース領域は前記主表面
の他方へ延在しており、前記本体内に前記他方の主表面
から前記ソース及びシールドベース領域を貫通して少な
くとも１個の凹所が形成されており、前記チャンネル層
が前記凹所の側壁に隣接する前記シールドベース領域内
に包含されており、前記ゲート電極が前記凹所内に位置
されると共に前記凹所の側壁から絶縁的に離隔されてい
る反転モード絶縁ゲート電界効果トランジスタ。 １５、特許請求の範囲第１４項において、前記凹所が台
形状の溝を有している反転モード絶縁ゲート電界効果ト
ランジスタ。 １６、特許請求の範囲第１４項において、前記凹所が底
部を平坦化した溝を有している反転モード絶縁ゲート電
界効果トランジスタ。 １７、特許請求の範囲第１４項において、前記ドレイン
領域層がガリウム砒素を有しており、且つ前記シールド
ベース及びソース領域層が燐化インジウムを有している
反転モード絶縁ゲート電界効果トランジスタ。 １８、特許請求の範囲第１項において、０ＭＯ３構造を
持っており、且つ前記ソース、ドレイン及びシールドベ
ース領域を具備すると共に一対の対向した主表面を持っ
た半導体本体を設けてあり、前記本体が前記主表面の一
方から前記本体内に延在するガリウム砒素層を有してお
り、前記本体が前記本体内において前記ガリウム砒素層
との界面から前記他方の主表面へ延在するグレイデッド
半導体層を有しており、前記グレイデッド半導体層は前
記界面においてガリウム砒素を有すると共に前記他方の
主表面においてガリウムインジウム砒素を有しており、
インジウムの百分率は前記界面における実質的にゼロか
ら前記他方の主表面における最大濃度の範囲であり、前
記１導電型のドレイン領域は前記ガリウム砒素層の少な
くとも一部を有すると共に前記グレイデド半導体層の一
部を有しており且つ前記他方の主表面へ延在しており、
前記反対導電型のシールドベース領域は少なくとも前記
グレイデッド半導体層内に延在して前記ドレイン領域内
に位置されており且つ前記他方の主表面で終端する周辺
部を持っており、前記１導電型のソース領域は前記シー
ルドベース領域内に位置されており且つ前記チャンネル
層の範囲を画定する為に前記シールドベース領域の周辺
部から離隔されて且つその中において前記他方の主表面
において終端する周辺部を持っており、前記チャンネル
層が前記他方の主表面で終端する反転モード絶縁ゲート
電界効果トランジスタ。 １９、特許請求の範囲第１８項において、前記シールド
ベース領域が前記グレイデッド半導体層を貫通して前記
ガリウム砒素層内に延在している反転モード絶縁ゲート
電界効果トランジスタ。 ２、特許請求の範囲第１８項において、前記ブレデッド
半導体層がＧ ａ ＸＩ ｎ １−ｘ Ａ ｓを有して
おり、Ｘは前記界面における約１．０から前記他方の主
表面における約０．４７の範囲である反転モード絶縁ゲ
ート電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/567,839 US4568958A (en) | 1984-01-03 | 1984-01-03 | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
| US567839 | 1990-08-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227476A true JPS60227476A (ja) | 1985-11-12 |
Family
ID=24268851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60000017A Pending JPS60227476A (ja) | 1984-01-03 | 1985-01-04 | 反転モ−ド絶縁ゲ−トガリウム砒素電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4568958A (ja) |
| JP (1) | JPS60227476A (ja) |
| FR (1) | FR2557727B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196874A (ja) * | 1988-02-02 | 1989-08-08 | Nippon Denso Co Ltd | 絶縁ゲート型半導体装置 |
| GB2200373B (en) * | 1986-12-26 | 1991-05-08 | Murata Machinery Ltd | Yarn false twisting machine |
| JPH0575098A (ja) * | 1991-09-12 | 1993-03-26 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| WO2009119479A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7999286B2 (en) | 2006-08-24 | 2011-08-16 | Rohm Co., Ltd. | MIS field effect transistor and method for manufacturing the same |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186066A (ja) * | 1984-03-05 | 1985-09-21 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| USRE33261E (en) * | 1984-07-03 | 1990-07-10 | Texas Instruments, Incorporated | Trench capacitor for high density dynamic RAM |
| US5208657A (en) * | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
| US4824793A (en) * | 1984-09-27 | 1989-04-25 | Texas Instruments Incorporated | Method of making DRAM cell with trench capacitor |
| JPS61180472A (ja) * | 1985-02-05 | 1986-08-13 | Mitsubishi Electric Corp | 半導体装置 |
| US5102817A (en) * | 1985-03-21 | 1992-04-07 | Texas Instruments Incorporated | Vertical DRAM cell and method |
| US5164917A (en) * | 1985-06-26 | 1992-11-17 | Texas Instruments Incorporated | Vertical one-transistor DRAM with enhanced capacitance and process for fabricating |
| US4755859A (en) * | 1985-09-30 | 1988-07-05 | Kabushiki Kaisha Toshiba | Thin film static induction transistor and method for manufacturing the same |
| US4641164A (en) * | 1986-05-30 | 1987-02-03 | Rca Corporation | Bidirectional vertical power MOS device and fabrication method |
| US4824804A (en) * | 1986-08-15 | 1989-04-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making vertical enhancement-mode group III-V compound MISFETS |
| US4755867A (en) * | 1986-08-15 | 1988-07-05 | American Telephone And Telegraph Company, At&T Bell Laboratories | Vertical Enhancement-mode Group III-V compound MISFETs |
| US4829017A (en) * | 1986-09-25 | 1989-05-09 | Texas Instruments Incorporated | Method for lubricating a high capacity dram cell |
| US4761679A (en) * | 1986-12-22 | 1988-08-02 | North American Philips Corporation | Complementary silicon-on-insulator lateral insulated gate rectifiers |
| KR880010509A (ko) * | 1987-02-11 | 1988-10-10 | 오레그 이. 앨버 | 전계효과 트랜지스터 |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5109259A (en) * | 1987-09-22 | 1992-04-28 | Texas Instruments Incorporated | Multiple DRAM cells in a trench |
| US4805003A (en) * | 1987-11-10 | 1989-02-14 | Motorola Inc. | GaAs MESFET |
| US4839310A (en) * | 1988-01-27 | 1989-06-13 | Massachusetts Institute Of Technology | High mobility transistor with opposed-gates |
| US4982258A (en) * | 1988-05-02 | 1991-01-01 | General Electric Company | Metal oxide semiconductor gated turn-off thyristor including a low lifetime region |
| US4961100A (en) * | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
| US5225363A (en) * | 1988-06-28 | 1993-07-06 | Texas Instruments Incorporated | Trench capacitor DRAM cell and method of manufacture |
| US5105245A (en) * | 1988-06-28 | 1992-04-14 | Texas Instruments Incorporated | Trench capacitor DRAM cell with diffused bit lines adjacent to a trench |
| US5221367A (en) * | 1988-08-03 | 1993-06-22 | International Business Machines, Corp. | Strained defect-free epitaxial mismatched heterostructures and method of fabrication |
| US5258635A (en) * | 1988-09-06 | 1993-11-02 | Kabushiki Kaisha Toshiba | MOS-type semiconductor integrated circuit device |
| JPH02170413A (ja) * | 1988-12-22 | 1990-07-02 | Fujitsu Ltd | 化合物半導体装置 |
| JP2804539B2 (ja) * | 1989-09-28 | 1998-09-30 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| US5134448A (en) * | 1990-01-29 | 1992-07-28 | Motorola, Inc. | MOSFET with substrate source contact |
| US5061973A (en) * | 1990-04-27 | 1991-10-29 | The United States Of America As Represented By The Secretary Of The Navy | Semiconductor heterojunction device with graded bandgap |
| US5298441A (en) * | 1991-06-03 | 1994-03-29 | Motorola, Inc. | Method of making high transconductance heterostructure field effect transistor |
| US5192698A (en) * | 1992-03-17 | 1993-03-09 | The United State Of America As Represented By The Secretary Of The Air Force | Making staggered complementary heterostructure FET |
| US5385853A (en) * | 1992-12-02 | 1995-01-31 | International Business Machines Corporation | Method of fabricating a metal oxide semiconductor heterojunction field effect transistor (MOSHFET) |
| JPH0799312A (ja) * | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
| DE4412475A1 (de) * | 1994-04-14 | 1995-10-19 | Daimler Benz Ag | Metall-Halbleiter-Diode und Verfahren zur Herstellung von Metall-Halbleiter-Dioden |
| US6150671A (en) * | 1996-04-24 | 2000-11-21 | Abb Research Ltd. | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications |
| WO1998012756A1 (fr) * | 1996-09-19 | 1998-03-26 | Ngk Insulators, Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
| KR100304716B1 (ko) * | 1997-09-10 | 2001-11-02 | 김덕중 | 모스컨트롤다이오드및그제조방법 |
| CN1166002C (zh) * | 1998-04-23 | 2004-09-08 | 国际整流器有限公司 | P沟道槽型金属氧化物半导体场效应晶体管结构 |
| US6156611A (en) * | 1998-07-20 | 2000-12-05 | Motorola, Inc. | Method of fabricating vertical FET with sidewall gate electrode |
| US6495407B1 (en) * | 1998-09-18 | 2002-12-17 | Agere Systems Inc. | Method of making an article comprising an oxide layer on a GaAs-based semiconductor body |
| US7462910B1 (en) | 1998-10-14 | 2008-12-09 | International Rectifier Corporation | P-channel trench MOSFET structure |
| DE19859502C2 (de) * | 1998-12-22 | 2000-12-07 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
| JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| GB0118150D0 (en) * | 2001-07-25 | 2001-09-19 | Imperial College | Thermophotovoltaic device |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6853031B2 (en) * | 2003-04-17 | 2005-02-08 | United Microelectronics Corp. | Structure of a trapezoid-triple-gate FET |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20050247339A1 (en) * | 2004-05-10 | 2005-11-10 | Imperial College Innovations Limited | Method of operating a solar cell |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| US7504306B2 (en) | 2005-04-06 | 2009-03-17 | Fairchild Semiconductor Corporation | Method of forming trench gate field effect transistor with recessed mesas |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| GB0519599D0 (en) * | 2005-09-26 | 2005-11-02 | Imp College Innovations Ltd | Photovoltaic cells |
| US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7709864B2 (en) * | 2006-04-07 | 2010-05-04 | Diodes Fabtech Inc | High-efficiency Schottky rectifier and method of manufacturing same |
| US7319256B1 (en) * | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| JP2008078604A (ja) * | 2006-08-24 | 2008-04-03 | Rohm Co Ltd | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
| US7960782B2 (en) * | 2007-12-26 | 2011-06-14 | Rohm Co., Ltd. | Nitride semiconductor device and method for producing nitride semiconductor device |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US9048302B2 (en) * | 2008-01-11 | 2015-06-02 | The Furukawa Electric Co., Ltd | Field effect transistor having semiconductor operating layer formed with an inclined side wall |
| GB2459651A (en) * | 2008-04-28 | 2009-11-04 | Quantasol Ltd | Concentrator photovoltaic cell |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| CN102983172A (zh) * | 2012-12-14 | 2013-03-20 | 中国科学院微电子研究所 | GaAs基垂直结构MOS器件及其制作方法 |
| JP2015056486A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9305852B1 (en) * | 2014-11-11 | 2016-04-05 | Texas Instruments Incorporated | Silicon package for embedded electronic system having stacked semiconductor chips |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160261A (en) * | 1978-01-13 | 1979-07-03 | Bell Telephone Laboratories, Incorporated | Mis heterojunction structures |
| US4236166A (en) * | 1979-07-05 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Vertical field effect transistor |
| US4262296A (en) * | 1979-07-27 | 1981-04-14 | General Electric Company | Vertical field effect transistor with improved gate and channel structure |
-
1984
- 1984-01-03 US US06/567,839 patent/US4568958A/en not_active Expired - Fee Related
-
1985
- 1985-01-03 FR FR8500019A patent/FR2557727B1/fr not_active Expired
- 1985-01-04 JP JP60000017A patent/JPS60227476A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2200373B (en) * | 1986-12-26 | 1991-05-08 | Murata Machinery Ltd | Yarn false twisting machine |
| JPH01196874A (ja) * | 1988-02-02 | 1989-08-08 | Nippon Denso Co Ltd | 絶縁ゲート型半導体装置 |
| JPH0575098A (ja) * | 1991-09-12 | 1993-03-26 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| US7999286B2 (en) | 2006-08-24 | 2011-08-16 | Rohm Co., Ltd. | MIS field effect transistor and method for manufacturing the same |
| WO2009119479A1 (ja) * | 2008-03-24 | 2009-10-01 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US8426895B2 (en) | 2008-03-24 | 2013-04-23 | Nec Corporation | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2557727B1 (fr) | 1987-11-27 |
| US4568958A (en) | 1986-02-04 |
| FR2557727A1 (fr) | 1985-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60227476A (ja) | 反転モ−ド絶縁ゲ−トガリウム砒素電界効果トランジスタ | |
| US10679983B2 (en) | Method of producing a semiconductor device | |
| US4262296A (en) | Vertical field effect transistor with improved gate and channel structure | |
| JPH0435904B2 (ja) | ||
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| US6162665A (en) | High voltage transistors and thyristors | |
| US6285046B1 (en) | Controllable semiconductor structure with improved switching properties | |
| JPS62274783A (ja) | 半導体装置 | |
| US3804681A (en) | Method for making a schottky-barrier field effect transistor | |
| WO1998020563A1 (en) | Power field effect transistor in sic or gan | |
| US4866491A (en) | Heterojunction field effect transistor having gate threshold voltage capability | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CA1223672A (en) | Lnversion-mode insulated-gate gallium arsenide field effect transistors | |
| EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
| JPH01119065A (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| EP0552067A2 (en) | Field effect transistor and a fabricating method thereof | |
| JP2659181B2 (ja) | 半導体装置 | |
| JPH0544194B2 (ja) | ||
| EP0278110B1 (en) | Heterojunction field effect transistor | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| GB2258344A (en) | Lt-gaas semiconductor device | |
| JPS6196770A (ja) | 半導体装置 | |
| WO1989001235A1 (en) | High effective barrier height transistor and method of making same | |
| JPS6346587B2 (ja) |