JPS60186066A - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型電界効果半導体装置およびその作製方法

Info

Publication number
JPS60186066A
JPS60186066A JP59041755A JP4175584A JPS60186066A JP S60186066 A JPS60186066 A JP S60186066A JP 59041755 A JP59041755 A JP 59041755A JP 4175584 A JP4175584 A JP 4175584A JP S60186066 A JPS60186066 A JP S60186066A
Authority
JP
Japan
Prior art keywords
semiconductor
field effect
single crystal
insulated gate
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59041755A
Other languages
English (en)
Other versions
JPH0527276B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59041755A priority Critical patent/JPS60186066A/ja
Priority to US06/706,881 priority patent/US4651182A/en
Publication of JPS60186066A publication Critical patent/JPS60186066A/ja
Priority to US06/895,947 priority patent/US4762807A/en
Publication of JPH0527276B2 publication Critical patent/JPH0527276B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/148—Silicon carbide

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲイト型電界効果半導体装置（以下単にＩ
ＧＦＩＥＴという）およびその複合化させた半導体装置
およびその作製方法に関するものであって、気相法特に
プラズマ気相法を用いることによって積層して形成され
る非単結晶半導体を用い、かつそのチャネル長を０．１
〜３μとマイクロチャネル化することを目的としている
。
従来、ＩＧＦＥＴにおいては、チャネルは横方向に形成
され、その基本要素としてソース、ゲイト、・　゛　ド
レインがある。しかしこの場合、ソースとドレインが基
板の表面に平行に横方向に配置されており、そのソース
、ドレイン間を流れる横方向電流をその間に設けられた
ゲイトにより制御するものである。
しかし気相法例えばプラズマ気相法（グローまたはアー
ク放電を利用して室温〜５００℃代表的には１５０〜３
００℃の低温で非単結晶の半導体を形成せしめる気相法
を以下単にｐｃｖｏという）を用いる場合、基板側より
上方に半導体層を積層させることをその技術思想として
いる。このため、従来より知られた横チャネル型のソー
ス、ドレインが横方向に配置された構造においては、合
わせ精度の限界によりチャネル長を２０〜４０μ以下に
することは不可能であった。しかしこの気相法（ＣＶＤ
法）で作られた半導体は、そのキャリアである電子また
はホールの移動度が単結晶の１／１０〜１／１０ときわ
めて小さいため、チャネル長を２μ以下好ましくは０．
１〜１μにすることは周波数特性の向上のために必要不
可欠であった。
またＣＶＤ法で作られた非単結晶半導体代表的にはアモ
ルファス（非晶質）構造（以下ＡＳという）または５〜
１００人の大きな量子論的な秩序性または微結晶性を有
するセミアモルファス（半非晶質以下ＳＡＳという）、
または１００〜２０００人の大きさの結晶のマイクロポ
リクリスタル（以下ＭＰＳという）を総称する水素また
は弗素のごときハロゲン元素が０．０１〜２０原子％添
加された非単結晶半導体（以下Ｎ５Ｃ８という）にあっ
ては、その形成温度が２００〜３００℃であることを考
慮しても、その密度が単結晶はど大きくない。そのため
精密なＰＮ接合を作ることは５０Ｖ以上の高耐圧を有す
るディバイスにとってまったく不可能であった。さらに
基板側からの光照射を利用するフォトセンサ機能を有す
る高速応答高出力高僧幅ディバイスを作ることも不可能
であった。
本発明はかかるＮ５Ｃ５の種々の特性を考慮して、ソー
ス、ドレインは縦方向いわゆる積層方向に設け、チャネ
ルは高い電圧にすると横方向に広がる構造のＩＧＦＥＴ
を提案するにある。
かかる構造とすることにより、Ｎ５Ｃ５においてもチャ
ネル形成領域でのゲイト絶縁膜との界面が高い電流密度
に成らないため、大電流用バヮヘトランジスクまたはそ
の集積化構造を設けることができる。加えて第１の半導
体層をドレインとし、Ｎ型とし、さらにその上面に第２
の半導体層をＮ型の半導体と１型半導体とを複合層とし
て積層して設けることも可能である。また第２の半導体
層を１層−２層−１層と三層構造とすることにより、逆
方向リークをより少なく　Ｌ５０Ｖ以上の高耐圧を成就
することも可能である。
本発明はソース、ドレインは縦方向に設け、チャネルで
の電流は横方向に流すＩＧＦＥＴにおいて、非単結晶半
導体を凸部を形成した後設け、さらにこの表面を大気に
触れさせることなく引き続いてゲイト絶縁膜を形成する
ことにより、ゲイト絶縁膜と半導体との界面での界面準
位密度をｌＸｌ０”ｃ、ｍ″２以下とし、加えて■ｔｈ
制御をこの半導体中でのホウ素の添加量を制御して実施
したものである。
以下に図面に従って本発明の特徴、技術思想を示す。
実施例１ 第１図は本発明の積層型のＩＧＦＩＥＴの製造工程およ
びその完成図の縦断面（Ｃ）、（Ｄ　）をともに示す。
図面において、第１図（八）は絶縁性基板例えはアルミ
ナ、ガラス、グレイズセラミックス（１）上に導電層（
２）を０．１〜１μの厚さに設けている。光信号を基板
側より照射検出するには、基板を透光性（ガラス）とし
、この導電層に透光性を必要とする時にはＩＴＯ（酸化
インジューム、酸化スズ混合体）、酸化スズまたはその
多層膜とした。
またいわゆるパワートランジスタとし、耐熱性を必要と
する場合はクロム、ニッケル、モリブデンなどを電子ビ
ーム蒸着法またはスパッタ法により形成させて、さらに
ステンレス、アルミニュームその偵耐熱金属を基板とし
て用いた。
この後この上面にＮ層またはＰ′型のＮ５Ｃ５をＰＣＶ
Ｄ法により０．０１〜１　ｔｏｒｒの圧力中の反応炉内
に基板を配置し、室温〜５００℃代表的には１５０〜３
５０℃に加熱させ、加えてキャパシタまたはインダクテ
イブ方式により高周波エネルギを加え、反応炉内にプラ
ズマ状態のグロー放電を発生せしめたものである。かく
すると、この反応炉内に導入された半導体気体、例えば
弗化珪素（ＳｉＦＬ、ＳｉＦや）、シラン（Ｓｉｌ１４
　、　Ｓｉｚ　＋１６　）等の珪化物気体は分解結合し
て不対結合手である再結合中心をこれら水素または弗素
のごときハロゲン元素で中和したＮＳＣ：Ｓの半導体層
が形成される。この時同時に、Ｎ型ではフォスヒン、Ｐ
型ではジポランを珪化物気体に０．０１〜２モル％加え
て、被膜をＮ型またはＰ型とする。即ち不純物を熱拡散
またはイオン注入等を用いず、ＣＶＤ　（ＰＣＶＤ、Ｐ
ｈｏｔｏ　ＣＶＤ、光プラス７ＣＶＤ　）またはプラズ
マ酸化、窒化法を用いることが本発明法の特徴である。
かくしてＮまたはＰのＮ５ＣＳを０．０１〜１μの厚さ
に第１の非単結晶半導体層（３）として形成した。
さらにこの上面に真性または実質的に真性の導電型の半
導体層（４）を０．１〜３μの厚さに形成した。又高耐
圧性を得るため、この半導体を珪素ではなく炭化珪素（
ＳｉｘＣ１−ｘ　Ｏ＜　ｘ　＜　１　例えばｘ　＝０．
８〜０．９）とすると、さらに５０〜３００ｖと耐圧性
を向上できた。さらにこの半導体層の第１の半導体層に
近い部分は、実質的に真性の導電型またはＮ層とし、そ
の上面に真性の導電型または実質的に真性の導電型の半
導体層を電気伝導度を厚さ方向に変化させて第１の半導
体層（３）をドレインとする場合の耐圧を向上せしめる
方法を用いてもよい。
かくしてチャネル形成領域を有する第２の非単結晶の半
導体層（４）を（３）の上に積層して設けた。
さらにこの上面にＰまたはＮ型の第３の非単結晶半導体
（５）を第１の半導体（３）と同様に形成して第１図（
Ａ）を得た。
この後第３の半導体を選択的に除去し、凸部を構成せし
めて、さらにこの凸部を覆って真性または実質的に真性
（Ｐ−またはＮ−）の第４の非単結晶半導体（７）およ
びこの半導体上にゲイト絶縁物（８）を積層した。この
第４の半導体とその上面のゲイト絶縁物の形成は半導体
の表面を大気に触れさせることなく　ＰＣＶＤまたは光
ＣＶＤ法により行った。
第１図（Ｂ）はその縦断面図を示す。図面においてコー
ナ部（１５）は若干第２の半導体内にデーブエソチして
入っている。さらにこのエツチング面ば１然酸化され低
級酸化物が形成されるため、この上面にゲイト絶縁物と
の界面特性の向上のため、第４の非単結晶半導体を０．
１〜０．５μの厚さに形成している。この半導体へのホ
ウ素の添加を制御することにより、スレンンユホールト
電圧の制御が可能となった。例えばホウ素を２０ＰＰＭ
　、シランと同時に添加すると、ｖ４には２〜３ｖとな
った。
ゲイト絶縁物はｐｃｖｏ法または光ＣＶＤ法によりシラ
ンまたはジシランとアンモニアまたはヒドラジンとの反
応による窒化珪素を１００〜２０００人の厚さに形成し
、ゲイト絶縁物とした。また弗素のごときハロゲン元素
が添加されプラズマ酸化法を用いてこれらの表面を２０
０〜５００℃に加熱し、酸素または窒素、アンモニアを
〜３ＧＩｌｚの周波数の電磁エネルギにて連続してこれ
らの表面をプラズマ酸化またはプラズマ窒化してもよい
。
かかる固相−気相プラズマ反応を行うには１００〜５０
０℃の温度を必要とするため、かかる場合にはＮ５Ｃ５
の（３）、＜　４　）、＜　５　）は再結合中心中和用
に水素を用いるのではなく、弗素を用いると耐熱性が好
ましかった。かくして、ゲイト絶縁物（８）を１００〜
２０００人例えば１０００人の厚さに形成した。
このゲイト絶縁物中に半導体のクラスタまたはＰＪ膜を
選択的に含有させ、不揮発性メモリとしてもよい。
第１図（Ｃ）は第１図（Ｂ）の縦断面図に対し、第３の
半導体（５）とのコンタクト用の窓開け（１８）を行っ
た後、これらを覆いＩＴＯまたはクロム、モリブデン、
ニッケルを主成分とする金属の導体を真空蒸着法または
ＰＣＶＤ法により形成してゲイト電極とした。ゲイト電
極材料はソースまたはドレイン（５）、＜　３．）と同
一導電型の半導体であってもよい。
かくすることにより、本発明のＩＧＦＥＴ　（２０）は
ゲイト電極（９）下にはゲイト絶縁膜（８）が設けられ
、その下にはチャネル形成領域にチャネル（１０）がゲ
イトに電圧を加えることにより設けられる。かくして電
流は例えば第３の半導体（５）をソース、第１の半導体
（３）をドレインとすると、矢印（ＩＩ）のごとく一度
外方向に拡がり、その後垂直方向に電流が流れる。この
ためゲイト絶縁物と半導体との界面には電流が集中する
ことがなく、結果としてアモルファスまたはセミアモル
ファス構造を有するＮ５Ｃ５であっても、界面が劣化す
ることなく１つの素子で０．１〜２ＯＡもの大電流を流
すトランジスタを作ることができた。
もちろんディト絶縁膜を形成してしまった後、この絶縁
膜を介して第４の非単結晶半導体に対して１．０６μの
波長のＹＡＧレーザ（パルス光）によりレーザアニール
を行い、第４の半導体を単結晶または多結晶とし、さら
に３Ｏ−１０ＯＡも流し得る単結晶または多結晶半導体
としてもよい。
さらに第１図（Ｄ）は第１図（Ｃ）　（７）Ａ−Ａ’で
の横方向より見た縦断面図を示している。ＩＧＦＥＴ（
２０）はソースコンタクト（１Ｂ）、リード（１３）、
ゲイト電極（９）、ドレイン、リード（２）が基板（１
）上に設けられている。
実施例２ 第２図は本発明の伯の実施例である。
図面ニオイて基１（１）はステンレス、ニッケル、モリ
ブデン等金属基板を用いた。さらにこの上面にオーム接
触をさせた第１図と同様のＮまたはＰ型の非単結晶の第
１の半導体層（３）を同様の方法で形成させた。
さらにその上面にチャネル形成領域の一部を構成する第
２の半導体層（４）・を０．１〜３μの厚さに形成した
。図面では、例えば半導体（３）がＮ層、（４）がＰ、
１層またはＮｌの２層構造としている。さらにこの上面
に第１の半導体と同一導電型の第３の半導体（５）をＣ
ＶＤ法で積層して作製した。この後この上面にモリブデ
ン、タングステン、珪化タングステン、ＩＴＯ等の導電
膜（６）を０．１〜１μの厚さに形成し、さらにその上
に寄生容量を少なくするための酸化珪素絶縁膜（７）を
ＰＣＶＤ法により０．３〜２μの厚さに積１Ｎした。
この後第２図（Ｂ）に示されるごとく、絶縁物（７）、
導電層（６）および第３の半導体（５）を概略同一形状
にリソグラフィー技術により除去した。さらにチャネル
形成領域の他部を構成する第４の半導体（７）及びゲイ
ト絶縁膜（８）をＰＣＶＤ法またはＰｈｏｔｏ　ＣＶＤ
法により０．１〜１μの厚さに形成させた。
この後、このゲイト絶縁膜を貫いてレーザ光または強光
をこれらを２００〜３００　”Ｃに加熱しつつ照射し、
第４の半導体またはそれと第２の半導体を単結晶または
多結晶化してより大電流が流し得る電力用トランジスタ
用に変成することは有効であった。
また第２ＦＩＩＪ（Ｃ）はこの第２図（Ｂ）の工程の後
、電極用の穴開け（１８）を行い、ＩＴＯ，Ｔｉ５ｊ、
　ｉｓｉ。
Ｍｏ　のごとき導体またはＮ“またはビの多結晶珪素半
導体よりなるディト電極（９）を形成させた。
するとその直下にはゲイト絶縁物（８）、その下のチャ
ネル形成領域は第４の半導体と第２の半導体とに形成さ
れる。電流はソース例えば（５）より下方向のドレイン
（３）に流れ、横方向に拡がりながら、広い領域を流れ
る。
第２図（Ｄ）は第２図（Ｃ）　（７）Ａ−Ａ’　での横
側から見た縦断面図である。
図面より明らかなごとく、導電性基板（１）上にオーム
接触した第１の非単結晶半導体が設けられ、また第３の
半導体（５）上にはそのシート抵抗値を小さくするため
導電層（６）を形成し、電極（１４）が電極穴（１８）
により設けられ、リード（１３）がさらに存在している
。ゲイト電極（９）とソースリード（１３）が同一材料
で同一工程で作製されているが、異種材料でそれぞれゲ
イト電極（９）と（１３）との間にＰＩＱ等の眉間絶縁
物を設けて多層配線をさせてもよい。
ゲイト絶縁膜（８）等のその他の製造工程は第１図の実
施例に従った。
第３図は本発明のＩＧＦＥＴを用いたパワートランジス
タの構造の一例を示す。
図面において、（Ｂ）は平面図であり、（Ａ）は第３図
（Ｂ）のＡ−Ａ’での縦断面図である。
番号、相対位置は対応させて示している。
第３図（Ａ）において導電性基板（１）上のＮ型の第１
の非単結晶半導体層（３）をドレインとして設けた。チ
ャネル形成領域（１０）が第２および第４の半導体（４
）、＜　７　）に、さらにその上面のゲイト絶縁膜（８
）が設けられている。第３の半導体（５）、その上の導
電層（６）が積層して同一形状を有しており、このソー
スとチャネル形成領域とを覆ってゲイト電極（９）が形
成されている。
図面より明らかなごとく、ゲイト電極は外部引出し電極
（１９）と連続し、ソース（５）は導電層（６）と連結
、外部引出し電極（２１）と連結している。ソース（５
）、ドレイン（３）間には０．１〜１〇への大電流が流
れるため、第３図（Ｂ）に示すごとく２本のポンディン
グ（２１）をさせている。
この接続はフェイスダウンポンド方式でもよい。
かかる構造にすることにより、非単結晶半導体の表面の
２０〜４０％はソース領域を構成し、６０〜４０％はチ
ャネル形成領域（１０）を構成し、さらに約２０％は外
部引出し電極および周辺とスクライブライン領域を構成
させることができるため、例えば５〜１０ｍｍＸ５〜１
０ｍｍの面積のチップにおいて最大２〇への大電流をも
取り出すことができるパワー用ＩＧＦＥＴとすることが
可能であった。
さらにドレイン耐圧は真性または実質的に真性の第２の
半導体（４）の厚さと第４の半導体（７）の導電率を制
御して設けることにより、１０〜２００ｖのドレイン耐
圧を有するＩＧＦＥＴを得ることができた。
以」二の説明より明らかなごとく、本発明は従来より知
られた単結晶半導体を用いるのではなく、非単結晶を導
電型の基板または導体層上に積層し−（設りたＩＧＦ［
！Ｔであり、またこの半導体中には再結合中心中和剤と
して弗素を用いることにより、そのプロセス中に水素の
場合の３００℃（上限）を５００℃上限にまで耐熱性の
向上をはかることができた。
さらに基板側からの光信号検出用として用いる場合、単
結晶半導体のうち第１の半導体を２．０〜２．５ｅＶを
有する炭化珪素とし、また第２の半導体を珪素または炭
化珪素としてそこでの入射光の波長依存性を制御して５
ｉｘＣ１−ｘ（０＜Ｘ＜　１）の特定波に対する光耐圧
性を有するフォトセンサとしてもよい。加えて第２の半
導体を５ｉｘＧｅ　（Ｑ　＜　ｘ　＜１）とすると、赤
外線センサとして用いることも可能である。
特に本発明において、非単結晶に５〜１００人の微結晶
性を有するセミアモルファス半導体において、Ｎまたは
Ｐ型の半導体の場合、その導電度を１−１００　（ｏｃ
ｍ）”、０．１〜１０（□ｃｍ）−’とΔＳに比＾て１
０〜１０：１倍も高くできるため、シート抵抗を下げる
上できわめて好ましいものである。また真性および実質
的に真性の半導体に対しては、アモルファス化剤である
酸素濃度を５　Ｘ　１０１１０ｌ８ヨ以下に押さえるこ
とにより、珪素半導体において５〜１００人の微結晶性
を有する空間的に秩序性を示す結晶いわゆるセミアモル
ファス半導体を作ることができる。かかる半導体は、そ
の電気伝導度が略伝導度１０−８〜１０′＋（Ωｃ　ｍ
　）−’、へ旧　（１００ｍＷ　／　ｃｄ　）にて１×
１０−３〜９×１０″２（Ωｃ　ｍ　）−’を作ること
ができ、そのキャリアの移動度も単結晶珪素の１／２〜
ｌ／３０にまで向上させることができ、本発明のＩＧＦ
ＥＴを用いることばきわめて効果的であった。
【図面の簡単な説明】
第１図および第２図は本発明の絶縁ゲイト型電界効果半
導体装置の製造方法を示す縦断面図である。 第３図は本発明の半導体装置の複数個のソース、チャネ
ル形成領域を同一基板に有せしめたパワートランジスタ
の縦断面図および平面図を示す。 特許出願人 床５（ト）

Claims (1)

  1. 【特許請求の範囲】 １、基板上または基板上の導電層上に設けられた一導電
    型を有する第１の半導体と、該半導体上の真性または実
    質的に真性の導電型のチャネル形成領域を有する第２の
    半導体と、該半導体上に突出して設けられた前記第１の
    半導体と同一導電型を有する第３の半導体と、該半導体
    および前記第２の半導体を覆って真性または実質的に真
    性の第４の素≠拮鳴半導体と、該半導体上のゲイト絶縁
    膜と、該ゲイト絶縁膜上のゲイト電極とが設けられたこ
    とを特徴とする絶縁ゲイト型電界効果半導体装置。 ２、特許請求の範囲第１項において、第３の非単結晶半
    導体上には金属導電層が設けられ、該導電層を覆って絶
    縁物が設けられたことを特徴とする絶縁ゲイト型電界効
    果半導体装置。 ３、特許請求の範囲第１項において、半導体は水素また
    弗素のごときハロゲン元素が添加されたアモルファスま
    たは５〜２００人の大きさの秩序性または結晶性を有す
    るセミアモルファス半導体を主成分、とした非単結晶半
    導体が用いられたことを特徴とする絶縁ゲイト型電界効
    果半導体装置。 ４、特許請求の範囲第１項において、第４の半導体は単
    結晶または多結晶半導体が用いられたことを特徴とする
    絶縁ゲイト型電界効果半導体装置。 ５、基板上または基板上の導電層上に気相法により一導
    電型を有する第１の半導体と、該半導体上に気相法によ
    り真性または実質的に真性の導電型を有する第２の半導
    体層を積層して形成する工程と、該第２の非単結晶半導
    体上に突出して気相法により第１の半導体と同一導電型
    の第３の非単結晶半導体を積層して形成する工程と、該
    半導体の側面および前記第２の半導体上に真性または実
    質的に真性の第４の半導体とゲイト絶縁物とを形成する
    工程と、該絶縁物上にゲイト電極を形成する工程とを有
    することを特徴とする絶縁ゲイト型電界効果半導体装置
    作製方法。 ６、特許請求の範囲第５項において、第４の半導体層の
    上面を大気に触れさせることなくその上面にディト絶縁
    物を形成することを特徴とした絶縁ゲイト型電界効果半
    導体装置作製方−法。 ７、特許請求の範囲第５項において、ゲイト絶縁膜を形
    成した後、レーザ光または強光を照射して第４の半導体
    を単結晶または多結晶に変成せしめたことを特徴とする
    絶縁ゲイト型電界効果半導体装置作製方法。
JP59041755A 1984-03-05 1984-03-05 絶縁ゲイト型電界効果半導体装置およびその作製方法 Granted JPS60186066A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59041755A JPS60186066A (ja) 1984-03-05 1984-03-05 絶縁ゲイト型電界効果半導体装置およびその作製方法
US06/706,881 US4651182A (en) 1984-03-05 1985-03-01 Insulated-gate field effect transistor and method of fabricating the same
US06/895,947 US4762807A (en) 1984-03-05 1986-08-13 Method for making a non-single crystal insulated-gate field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59041755A JPS60186066A (ja) 1984-03-05 1984-03-05 絶縁ゲイト型電界効果半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPS60186066A true JPS60186066A (ja) 1985-09-21
JPH0527276B2 JPH0527276B2 (ja) 1993-04-20

Family

ID=12617231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59041755A Granted JPS60186066A (ja) 1984-03-05 1984-03-05 絶縁ゲイト型電界効果半導体装置およびその作製方法

Country Status (2)

Country Link
US (2) US4651182A (ja)
JP (1) JPS60186066A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6642073B1 (en) 1993-03-12 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6890840B2 (en) 2001-11-28 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device, utilizing a laser beam for crystallization

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
DE58905356D1 (de) * 1988-05-11 1993-09-30 Siemens Ag MOS-Halbleiterbauelement für hohe Sperrspannung.
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
CN101438418B (zh) * 2006-04-28 2011-01-26 株式会社半导体能源研究所 光电转换元件和光电转换元件制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
US4364167A (en) * 1979-11-28 1982-12-21 General Motors Corporation Programming an IGFET read-only-memory
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
US4633287A (en) * 1982-08-09 1986-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor photoelectric conversion device
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566175B2 (en) 1990-11-09 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US7507615B2 (en) 1990-11-09 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing gate insulated field effect transistors
US6642073B1 (en) 1993-03-12 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6890840B2 (en) 2001-11-28 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device, utilizing a laser beam for crystallization
US7449376B2 (en) 2001-11-28 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JPH0527276B2 (ja) 1993-04-20
US4762807A (en) 1988-08-09
US4651182A (en) 1987-03-17

Similar Documents

Publication Publication Date Title
TW403972B (en) Method of fabricating mis semiconductor device
JP2923700B2 (ja) 半導体装置およびその作製方法
JPS60186066A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
CN104718604B (zh) 半导体装置的制造方法
US6716664B2 (en) Functional device and method of manufacturing the same
US20090298268A1 (en) Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
CN108831894A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
JP2535721B2 (ja) 絶縁ゲイト型半導体装置
JP3844538B2 (ja) 半導体装置の作製方法
JPS58132974A (ja) 絶縁ゲイト型電界効果半導体装置
JPH0334461A (ja) 電界効果型半導体装置
JPH0526351B2 (ja)
JPS60124973A (ja) 絶縁ゲイト型半導体装置
JPS62293772A (ja) 半導体装置
KR102146864B1 (ko) 반도체 소자의 형성 방법
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JPH04196179A (ja) 半導体装置及びその製造方法
JP2001237442A (ja) 太陽電池およびその製造方法
JPS61140176A (ja) 半導体装置
JPH0712085B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2718450B2 (ja) 半導体装置の製造方法
JP3336274B2 (ja) 半導体装置の作製方法
JPS62254470A (ja) 接合型薄膜トランジスタの製造方法
JP3012143B2 (ja) 非晶質半導体薄膜の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term