JPS60124973A - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置Info
- Publication number
- JPS60124973A JPS60124973A JP58234101A JP23410183A JPS60124973A JP S60124973 A JPS60124973 A JP S60124973A JP 58234101 A JP58234101 A JP 58234101A JP 23410183 A JP23410183 A JP 23410183A JP S60124973 A JPS60124973 A JP S60124973A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- igf
- channel
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上の非単結晶半導体を用いた縦チャネル型
の積層型の絶縁ディト型半導体装置（以下ＩＧＦという
）に関する。
の積層型の絶縁ディト型半導体装置（以下ＩＧＦという
）に関する。
本発明はこのＩＧＦに対し、少なくとも３層に積層させ
た積層体の側周辺に設けられたチャネル形成領域を構成
する半導体を単結晶または多結晶構造として設け、より
高い周波数動作をさせることを目的とする。
た積層体の側周辺に設けられたチャネル形成領域を構成
する半導体を単結晶または多結晶構造として設け、より
高い周波数動作をさせることを目的とする。
この発明は３層に積層された積層体の２つの側周辺にさ
らにチャネルを形成する単結晶または多結晶構造の半導
体を設け、この半導体を用いて２ツ（７） Ｔ Ｇ Ｆ
ヲ作製することにより、インバー１１！（７）回路素
子を高集積化して設けることを目的としている。
らにチャネルを形成する単結晶または多結晶構造の半導
体を設け、この半導体を用いて２ツ（７） Ｔ Ｇ Ｆ
ヲ作製することにより、インバー１１！（７）回路素
子を高集積化して設けることを目的としている。
本発明はこの第２の半導体または絶縁体を特に炭化珪素
または窒化珪素とし、これに隣接したゲイ日色縁欣とし
ての窒化珪素または炭化珪素にはさまれた第４の半導体
をアモルファスまたはセミアモルファス半導体にレーザ
アニールにより単結晶または多結晶に変成せしめること
により、このチャネル形成領域でのキャリアの移動度を
１０〜５００己ν／ｓｅｃ、と、従来のアモルファス構
造の場合の０．０５〜１”Ｖ／ｓｅｃの１０〜１００倍
としたものである。さらにその際、この単結晶化された
半導体と同時に第２の積層体も単結晶化されることを防
ぎ十分な絶縁性および耐圧を有せしめるため、アモルフ
ァス構造の炭化珪素または窒化珪素の絶縁体としたこと
を特徴としている。
または窒化珪素とし、これに隣接したゲイ日色縁欣とし
ての窒化珪素または炭化珪素にはさまれた第４の半導体
をアモルファスまたはセミアモルファス半導体にレーザ
アニールにより単結晶または多結晶に変成せしめること
により、このチャネル形成領域でのキャリアの移動度を
１０〜５００己ν／ｓｅｃ、と、従来のアモルファス構
造の場合の０．０５〜１”Ｖ／ｓｅｃの１０〜１００倍
としたものである。さらにその際、この単結晶化された
半導体と同時に第２の積層体も単結晶化されることを防
ぎ十分な絶縁性および耐圧を有せしめるため、アモルフ
ァス構造の炭化珪素または窒化珪素の絶縁体としたこと
を特徴としている。
またゲイト絶縁物で覆った後にレーザアニールを行うこ
とにより、第４の半導体であるチャネル形成領域を構成
する半導体は水素または弗素が添加された珪素を主成分
とする珪素、ゲルマニュームを用いているため、ＩＧＦ
特有の界面準位密度が３ Ｘ １０” ｃｍ″２と小さ
いという特徴を有している。
とにより、第４の半導体であるチャネル形成領域を構成
する半導体は水素または弗素が添加された珪素を主成分
とする珪素、ゲルマニュームを用いているため、ＩＧＦ
特有の界面準位密度が３ Ｘ １０” ｃｍ″２と小さ
いという特徴を有している。
さらに、第２の半導体または絶縁体の映写を１μまたは
それ以下として短チャネル長とした。その結果、５０〜
２００ Ｍｌｌｚの商いカッｌ−オフ周波数ををせしめ
ることができた。
それ以下として短チャネル長とした。その結果、５０〜
２００ Ｍｌｌｚの商いカッｌ−オフ周波数ををせしめ
ることができた。
第１図は本発明の積層型ＩＧＦの縦断面図およびその製
造工程を示したものである。この図面は同一基板上に第
１図（Ｄ）に示すごとく４つのＪＧＦを設レノているが
、第１図（Ａ ＞、＜ Ｂ ）、＜ Ｃ）はＩＧＦ（６
２）、（６３）の２つのＩＧＦを作製する製造例を示す
。
造工程を示したものである。この図面は同一基板上に第
１図（Ｄ）に示すごとく４つのＪＧＦを設レノているが
、第１図（Ａ ＞、＜ Ｂ ）、＜ Ｃ）はＩＧＦ（６
２）、（６３）の２つのＩＧＦを作製する製造例を示す
。
同−基板に１０２〜１０６ケのＩＧＦを作る場合もまっ
た（同様である。
た（同様である。
図面において、絶縁基板例えば石英ガラスまたはボウ珪
酸ガラス基板上に第１の導電膜（２）（に）。
酸ガラス基板上に第１の導電膜（２）（に）。
下Ｅｌという）を下側電極、リードとして設けた。
この実施例では酸化スズを主成分とする透光性導電膜を
０．５μの厚さに形成している。これに選択エッヂ■を
施した。さらにこの上面にＰまたはＮ型の導電型を右す
る第１の非単結晶半導体（２）（以下単にＳｌという）
を１ｏｏｏ〜３０００人、第２の半導体または絶縁体好
ましくは絶縁体（４）（以下単に５２という）（０，３
〜３μ入第１の半導体と同一導電型を有する第３の半導
体（５）（以下単に３３という）＜０．１〜０．５μ）
を積層して積層体（スクソク即ちＳという）を設けた。
０．５μの厚さに形成している。これに選択エッヂ■を
施した。さらにこの上面にＰまたはＮ型の導電型を右す
る第１の非単結晶半導体（２）（以下単にＳｌという）
を１ｏｏｏ〜３０００人、第２の半導体または絶縁体好
ましくは絶縁体（４）（以下単に５２という）（０，３
〜３μ入第１の半導体と同一導電型を有する第３の半導
体（５）（以下単に３３という）＜０．１〜０．５μ）
を積層して積層体（スクソク即ちＳという）を設けた。
この積層によりＮＩＮ、ＰＩＰ構造（ｆは絶縁体または
真性半導体）を有せしめノこ。
真性半導体）を有せしめノこ。
図面においては上面にＩＴＯ（酸化インジューム・スス
）、Ｍｏ５ｉＬ、 １’１ＳｉＬ＋ ＷＳｉ２ ＋ Ｗ
＋ Ｔｉ ＋ Ｍｏ、 Ｃｒ等の耐熱性金属導体（Ｇ）
をここではＣｒをｌ’ｃＶＤ法により０．２μの厚さに
積層した。さらにこの導体を選択的に第２のフＡ１−マ
スク■を用いて除去した。次に積層体をさらにｊｖ＜作
るため、予めＬＰＣＶＤ法（減圧気、（・１７法人＋１
ＣＶ ＩＪ法または光ＣＶＤ法により０．３〜１μの
厚さに酸化珪素膜（７）を形成しておいてもよい。ｐｃ
ｖｎｉＬツノ易合はＮ、０とＳ ｉ １１４との反応を
２５０ ℃で行わしめて作製した。
）、Ｍｏ５ｉＬ、 １’１ＳｉＬ＋ ＷＳｉ２ ＋ Ｗ
＋ Ｔｉ ＋ Ｍｏ、 Ｃｒ等の耐熱性金属導体（Ｇ）
をここではＣｒをｌ’ｃＶＤ法により０．２μの厚さに
積層した。さらにこの導体を選択的に第２のフＡ１−マ
スク■を用いて除去した。次に積層体をさらにｊｖ＜作
るため、予めＬＰＣＶＤ法（減圧気、（・１７法人＋１
ＣＶ ＩＪ法または光ＣＶＤ法により０．３〜１μの
厚さに酸化珪素膜（７）を形成しておいてもよい。ｐｃ
ｖｎｉＬツノ易合はＮ、０とＳ ｉ １１４との反応を
２５０ ℃で行わしめて作製した。
このＮ、１）をＮ”Ｎまたはｐ＋ｐとしてＮ’ ＮＩＮ
Ｎ” 、Ｐ”１ｌｌＰＰｔ（Ｉは絶縁体または真性半導
体）としてＰまたはＮと電極との接触抵抗を下げること
は有効であった。
Ｎ” 、Ｐ”１ｌｌＰＰｔ（Ｉは絶縁体または真性半導
体）としてＰまたはＮと電極との接触抵抗を下げること
は有効であった。
さらに第１図（Ｂ）において、マスク■を用いて選択エ
ツチング法により絶縁膜（７）を除去し、さらに５ｉＯ
ＬＩｆｆ （７）をマスクとしてその下の導体（６）、
Ｓ３．Ｓ２およびＳｌを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば１１１・気体またはＣｌ４ｉ０Ｌの混
合気体を用い、０．１〜０．５ｔｏｒｒ ３０Ｗとして
エッチ速度２０００人／分とした。
ツチング法により絶縁膜（７）を除去し、さらに５ｉＯ
ＬＩｆｆ （７）をマスクとしてその下の導体（６）、
Ｓ３．Ｓ２およびＳｌを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば１１１・気体またはＣｌ４ｉ０Ｌの混
合気体を用い、０．１〜０．５ｔｏｒｒ ３０Ｗとして
エッチ速度２０００人／分とした。
この後、これら積層体Ｓｌ （１３）、Ｓ２ （１４）
、Ｓ３ （１５＞、導体（２３＞、絶縁体（２４）を覆
ってチャネル形成領域（以下ＣＦ＋２ともいう）を構成
する真性またはＰ型の非単結晶半導体を第４の半導体（
Ｓ４）として積層させた。この第４の半導体は、基板上
にシランまたはジシランのグロー放電法 （ＰＣＶＤ法
、光ＣＶＯ法、ＬＴ ＣＶＤ法（ＩＩＯＭＯＣＶＤ法と
もいう））を利用して室温〜５００℃の温度例えばｐｃ
ｖｏ法におりる２顕０℃、０． ］ Ｌｏｒｒ、 ３０
Ｗ、 １３．５６Ｍ１ｌｚの条件下にて設けたもので、
非晶質（アモルファス）または半非晶質（セミアモルフ
ァス）または多結晶構造の非単結晶珪素半導体を用いて
いる。本発明においてはアモルファスまたはセミアモル
ファス半導体（以下ＳＡＳ という）を中心として示す
。
、Ｓ３ （１５＞、導体（２３＞、絶縁体（２４）を覆
ってチャネル形成領域（以下ＣＦ＋２ともいう）を構成
する真性またはＰ型の非単結晶半導体を第４の半導体（
Ｓ４）として積層させた。この第４の半導体は、基板上
にシランまたはジシランのグロー放電法 （ＰＣＶＤ法
、光ＣＶＯ法、ＬＴ ＣＶＤ法（ＩＩＯＭＯＣＶＤ法と
もいう））を利用して室温〜５００℃の温度例えばｐｃ
ｖｏ法におりる２顕０℃、０． ］ Ｌｏｒｒ、 ３０
Ｗ、 １３．５６Ｍ１ｌｚの条件下にて設けたもので、
非晶質（アモルファス）または半非晶質（セミアモルフ
ァス）または多結晶構造の非単結晶珪素半導体を用いて
いる。本発明においてはアモルファスまたはセミアモル
ファス半導体（以下ＳＡＳ という）を中心として示す
。
さらにその上面に同一反応炉にて第４の半導体表面を大
気に触れさせることなく窒化珪素膜（１６）を光ＣＶＤ
法にてソラン（ジンランでも可）とアンモニアとを水銀
励起法の気相反応により作製し、厚さは３００〜２００
０人とした。
気に触れさせることなく窒化珪素膜（１６）を光ＣＶＤ
法にてソラン（ジンランでも可）とアンモニアとを水銀
励起法の気相反応により作製し、厚さは３００〜２００
０人とした。
この絶縁１模は１３．５６ＭＩＩｚ〜２．４５Ｇ、Ｉｌ
ｚの周波数の電磁エネルギまたは光エネルギにより活性
化してＤＭＳ（ＩＩＬＳｉ （ＣＩＩ７）２）のごとき
メチルシランの化学気相反応法により炭化珪素を形成し
てもよい。
ｚの周波数の電磁エネルギまたは光エネルギにより活性
化してＤＭＳ（ＩＩＬＳｉ （ＣＩＩ７）２）のごとき
メチルシランの化学気相反応法により炭化珪素を形成し
てもよい。
また、ＩＩｃＶＤ法により窒化珪素を形成させてもよい
。
。
すると５２ （１４）の側周辺では、チャネル形成領域
（９’）、＜ ９ ’）とその上のゲイト絶縁物（２６
）としての絶縁物（１６）を形成させた。第４の半導体
（Ｓ４）はＳｌ、Ｓ３とはダイオード接合を構成させて
いる。
（９’）、＜ ９ ’）とその上のゲイト絶縁物（２６
）としての絶縁物（１６）を形成させた。第４の半導体
（Ｓ４）はＳｌ、Ｓ３とはダイオード接合を構成させて
いる。
さらにこのＣＦＲ用の半導体を単結晶化するためにはレ
ーザ光を照射した。これにＹＡＧ レーザ（波長１．０
６．＋７繰り返し周波数３ＫＩＩｚ操作スピード３０ｃ
ｍ ／ｓｅｃ平均出平均光カバ光径２５０μφた。する
とこの第４の半導体のうちレーザ光の照射された部分の
みがアニールされ、単結晶または多結晶化（平均結晶粒
径５００Å以上）される。この時この第４の半導体がそ
の上面をゲイト絶縁膜により包まれているため、大気と
触れることなく、またアニールをスタックの上部より下
方向に下方向成長法により実施するため結晶性がよく、
実質的に単結晶化させることが可能であった。また多結
晶化してもそのグレインは縦方向に形成させ、キャリア
の移動をグレインバウンダリが横切らないという特長を
有する。これは積層構造の縦チャネルＩＧＦをレーザア
ニールしたための固有の効果であると推定される。
ーザ光を照射した。これにＹＡＧ レーザ（波長１．０
６．＋７繰り返し周波数３ＫＩＩｚ操作スピード３０ｃ
ｍ ／ｓｅｃ平均出平均光カバ光径２５０μφた。する
とこの第４の半導体のうちレーザ光の照射された部分の
みがアニールされ、単結晶または多結晶化（平均結晶粒
径５００Å以上）される。この時この第４の半導体がそ
の上面をゲイト絶縁膜により包まれているため、大気と
触れることなく、またアニールをスタックの上部より下
方向に下方向成長法により実施するため結晶性がよく、
実質的に単結晶化させることが可能であった。また多結
晶化してもそのグレインは縦方向に形成させ、キャリア
の移動をグレインバウンダリが横切らないという特長を
有する。これは積層構造の縦チャネルＩＧＦをレーザア
ニールしたための固有の効果であると推定される。
さらにこのＹＡＧ レーザのレーザアニールは基板を移
動さ−ｌることにより光の照射する領域を選択的にＣＩ
’Ｒのみとすることが可能である。このため絶縁表面を
自する基板のうち特に必要なＩＧＦの第４の半導体のみ
を選択的に単結晶または多結晶化さゼることができると
いう大きな特長を有する。
動さ−ｌることにより光の照射する領域を選択的にＣＩ
’Ｒのみとすることが可能である。このため絶縁表面を
自する基板のうち特に必要なＩＧＦの第４の半導体のみ
を選択的に単結晶または多結晶化さゼることができると
いう大きな特長を有する。
第１図（Ｉ３）において１、次の工程としてさらに第３
のマスク■により電極コンタクト穴（１９）開けを行い
、この後、この積層体−ヒのゲイト絶縁Ｉ！ｊ！（２６
）を覆ゲで第２の導電膜（１７）を０．３〜１ ′μの
厚さに形成した。
のマスク■により電極コンタクト穴（１９）開けを行い
、この後、この積層体−ヒのゲイト絶縁Ｉ！ｊ！（２６
）を覆ゲで第２の導電膜（１７）を０．３〜１ ′μの
厚さに形成した。
この導電ＩＩ会（１７）はＩＴＯ（酸化インジューム・
スス）のごとき透光性導電膜＊ Ｔｌ５１４ ＋ ＭＯ
５ＩＪ ＋ ＷＳＩｔ 。
スス）のごとき透光性導電膜＊ Ｔｌ５１４ ＋ ＭＯ
５ＩＪ ＋ ＷＳＩｔ 。
Ｗ、Ｔｉ、Ｍｏ、にｒ等の耐熱性導電膜としてもよい。
ここでは１）まノこはＮ型の不純物の多量にドープされ
た珪素平等体（電気伝導度１〜１００（０ｃｍ）−’）
を１’ＣＶＤ法で作った。即ち、０．３μの厚さにリン
が１％添加され、かつ微結晶性（粒径５０〜３００人）
の非単結晶半導体をｐｃｖｏ法で作製した。
た珪素平等体（電気伝導度１〜１００（０ｃｍ）−’）
を１’ＣＶＤ法で作った。即ち、０．３μの厚さにリン
が１％添加され、かつ微結晶性（粒径５０〜３００人）
の非単結晶半導体をｐｃｖｏ法で作製した。
この後このＬ面にレジスト（１８）を形成した。
さらに第２図（Ｃ）に示されるごとく、第４のフォトリ
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばＣＦ、 ＣＩＬ＋ ＣＦ４＋ＯＬ＋１
１１５等の反応性気体をプラズマ化し、さらにこのフ。
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばＣＦ、 ＣＩＬ＋ ＣＦ４＋ＯＬ＋１
１１５等の反応性気体をプラズマ化し、さらにこのフ。
ラズマを基板の上刃より垂直に矢印（２８）のごとくに
加えた。すると導体（１７）は、平面上は厚さく０．３
μ）をエッチするとこの被膜は除去されるが、側面では
積層体の厚さおよび被膜の厚さの合計の２〜３μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性工・ノチを行うと、破線（３８）、（３８’）
のごとくにこれら導体をマスク（１８）のある領域以外
にも残すことができた。
加えた。すると導体（１７）は、平面上は厚さく０．３
μ）をエッチするとこの被膜は除去されるが、側面では
積層体の厚さおよび被膜の厚さの合計の２〜３μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性工・ノチを行うと、破線（３８）、（３８’）
のごとくにこれら導体をマスク（１８）のある領域以外
にも残すことができた。
その結果、積層体の側周辺のみに選択的にケイ１−電極
を設けることができた。さらにこのゲイト電極は第３の
半導体の上方には存在せず、結果として第３の半導体と
ゲイｌ−電極との寄生容量を実質的にないに等しくする
ことができた。
を設けることができた。さらにこのゲイト電極は第３の
半導体の上方には存在せず、結果として第３の半導体と
ゲイｌ−電極との寄生容量を実質的にないに等しくする
ことができた。
かくして第１図（Ｃ）を得た。
第１図（Ｃ）は第１図（Ｄ）の平面図のＡ −Ａ’の縦
断面を示す。番号はそれぞれ対応させている。
断面を示す。番号はそれぞれ対応させている。
第１図（Ｃ）、（Ｄ ）にて明らかなごとく、ＩＧＰ（
６２）、＜６３）はＣＩ’Ｒ（９）、（９’）と２つを
有し、ソースまたはトレイン（１３）、ドレインまたは
ソース（１５）を共通に自している。また２つのゲイト
（２０＞、＜２０’）を有する。Ｓ３の電極は耐熱性非
反応性の金属（２３）ここでばＩＴＯ＋Ｃｒの積層体と
してであり、さらにここに多層膜用のコンタクト （１
９）がリード（２１）に延在し、Ｓｌのリードば（１２
）により設けである。即ち図面では２つのＩＧＦを対と
して設りることかできる。これは２つのＩＧＦのチャネ
ル間の３２が絶縁性であり、１５μの１１３を３２がを
すれば数十Ｍぐ２の抵抗を有し、実質的に独立構成をし
得るためであり、この構造は結晶半導体とはまったく異
なった構造を有セしめることができた。
６２）、＜６３）はＣＩ’Ｒ（９）、（９’）と２つを
有し、ソースまたはトレイン（１３）、ドレインまたは
ソース（１５）を共通に自している。また２つのゲイト
（２０＞、＜２０’）を有する。Ｓ３の電極は耐熱性非
反応性の金属（２３）ここでばＩＴＯ＋Ｃｒの積層体と
してであり、さらにここに多層膜用のコンタクト （１
９）がリード（２１）に延在し、Ｓｌのリードば（１２
）により設けである。即ち図面では２つのＩＧＦを対と
して設りることかできる。これは２つのＩＧＦのチャネ
ル間の３２が絶縁性であり、１５μの１１３を３２がを
すれば数十Ｍぐ２の抵抗を有し、実質的に独立構成をし
得るためであり、この構造は結晶半導体とはまったく異
なった構造を有セしめることができた。
さらに第１図（１つ）において、他の一対のＩＧＦ（６
１）、＜０４）か３１１而図の上部に示されている。こ
のＩＧＦに対応したｃ−ｃ’の縦断面図は第２図（Ａ）
に示されている。
１）、＜０４）か３１１而図の上部に示されている。こ
のＩＧＦに対応したｃ−ｃ’の縦断面図は第２図（Ａ）
に示されている。
即ち、ＩＧＦ （６４）の３３ （１５）に連結した半
導体（１６）とはコンタクＩ−（１９りが設けられ、Ｉ
ＧＦ（６Ｊ）の３３に連結した導体（１６’）を有し、
さらにＩＧＦ （６４）とＩｃｐ （６２）、（６３）
は導体（１６）により互いに連結されている。
導体（１６）とはコンタクＩ−（１９りが設けられ、Ｉ
ＧＦ（６Ｊ）の３３に連結した導体（１６’）を有し、
さらにＩＧＦ （６４）とＩｃｐ （６２）、（６３）
は導体（１６）により互いに連結されている。
この２つの導体（１６）、（１６’）間（５８）はその
＋の３３がアモルファスのため１０〜３０μあれば十分
な絶縁性を有しているため、特にア・イソレイジョンが
不要で、ある。勿論、第１図の第２のフ、１１−マスク
■の際、Ｓ３も選択的に除去するとさらにアイソレイシ
ョンを向」二させ得好ましい。
＋の３３がアモルファスのため１０〜３０μあれば十分
な絶縁性を有しているため、特にア・イソレイジョンが
不要で、ある。勿論、第１図の第２のフ、１１−マスク
■の際、Ｓ３も選択的に除去するとさらにアイソレイシ
ョンを向」二させ得好ましい。
さらに本発明におけるＩＧＦはチャネル形成領域（９＞
、＜ ９ ’）、 （９つ、 （９”）がレーザアニー
ルにより水素または弗素を含有し、単結晶または多結晶
構造を有している。そしてこの単結晶は、互いに３４（
２５）にお番ノるアモルファス半導体領域（５９）によ
り電気的にアイソレイションがなされている。
、＜ ９ ’）、 （９つ、 （９”）がレーザアニー
ルにより水素または弗素を含有し、単結晶または多結晶
構造を有している。そしてこの単結晶は、互いに３４（
２５）にお番ノるアモルファス半導体領域（５９）によ
り電気的にアイソレイションがなされている。
即ら、レーデアニールを」二方向よりレーザ光を照射し
て行うに際し、ＩＧＦを構成する領域のみを選択的に照
射して単結晶または多結晶化せしめ、ＩＧＦ間のアイソ
レイション領域（５９）はアモルファス状態を残存さ−
Ｕることにより絶縁性を保たせることが可能である。
て行うに際し、ＩＧＦを構成する領域のみを選択的に照
射して単結晶または多結晶化せしめ、ＩＧＦ間のアイソ
レイション領域（５９）はアモルファス状態を残存さ−
Ｕることにより絶縁性を保たせることが可能である。
このご表は１１′」結晶半導体のめを用いて集積化され
た半導体装置を設りる際のアイソレイション構造と大き
く異なるところである。さらにこの縦チャネル型ＩＧＩ
’ ４こおいては、ゲイ１〜電極を形成してしまった後
、Ｓ４のうちのゲイト電極で覆われていない領域に列し
てＣ，Ｎ、０をイオン注入またはスパッタして絶縁化さ
れたアモルファス領域にすることもＹ丁望１−ｒある。
た半導体装置を設りる際のアイソレイション構造と大き
く異なるところである。さらにこの縦チャネル型ＩＧＩ
’ ４こおいては、ゲイ１〜電極を形成してしまった後
、Ｓ４のうちのゲイト電極で覆われていない領域に列し
てＣ，Ｎ、０をイオン注入またはスパッタして絶縁化さ
れたアモルファス領域にすることもＹ丁望１−ｒある。
さらに第２図（Ｆ、）は第２図（Ｉ））におけるＢ−Ｂ
′のＩｉＹ １ＩＪｉ而図を示ず。図面において下側の
第１の電極（１２＞、＜１２’）が独立して設りられ、
」二側の第２のＴＵＬ４加（ＩＧ）、＜２３＞はり−ト
’ （２１）、コンタクト（１り ）にｉ±結しくいる
ことがわかる。また２つの１〔汁 （６：ｌ）、＜０４
）間のアモルファス」ｒ導体（５９）はそれぞれの１〔
；１・のアイソレイ７ョンを行なわしめこいる。
′のＩｉＹ １ＩＪｉ而図を示ず。図面において下側の
第１の電極（１２＞、＜１２’）が独立して設りられ、
」二側の第２のＴＵＬ４加（ＩＧ）、＜２３＞はり−ト
’ （２１）、コンタクト（１り ）にｉ±結しくいる
ことがわかる。また２つの１〔汁 （６：ｌ）、＜０４
）間のアモルファス」ｒ導体（５９）はそれぞれの１〔
；１・のアイソレイ７ョンを行なわしめこいる。
か（シ（ソ スまたはトレインをＳｌ （１３）、チー
トネル形成領域（９’７．（ｇ ＋）をイＪするＳ４
（２５入トレインまたはソ スを５３ （＋５）により
形成せしめ、単結晶または多結晶のヂ中ネル形成領域側
面にはゲイト絶縁物（１６）、その外側面にゲイト電極
（２（１）、（２０’）を設りた積層型のＩＧＦ （１
０）を作ることができた。
トネル形成領域（９’７．（ｇ ＋）をイＪするＳ４
（２５入トレインまたはソ スを５３ （＋５）により
形成せしめ、単結晶または多結晶のヂ中ネル形成領域側
面にはゲイト絶縁物（１６）、その外側面にゲイト電極
（２（１）、（２０’）を設りた積層型のＩＧＦ （１
０）を作ることができた。
この発明において、チャネル長はＳ２ （１４）の厚さ
で決められ、一般には０．１〜３μここでは０．５７１
とした。さらにこのチャネル形成領域を単結晶または多
結晶化したため、カットオフ周辺部を３０−ＩｏｏＭＩ
Ｉｚ例えばＮチャネルＩＧＦにおいて６０ＭＩＩｚとす
ることができた。
で決められ、一般には０．１〜３μここでは０．５７１
とした。さらにこのチャネル形成領域を単結晶または多
結晶化したため、カットオフ周辺部を３０−ＩｏｏＭＩ
Ｉｚ例えばＮチャネルＩＧＦにおいて６０ＭＩＩｚとす
ることができた。
Ｓ４ （１６）にホウ素不純物を被膜形成の際わずか（
０，１〜ＩＯＰＩＩＭ ）添加して真性またはＩ）また
はＮ半導体としてスレッシュホールド電圧の制御を行う
ことは有効であった。
０，１〜ＩＯＰＩＩＭ ）添加して真性またはＩ）また
はＮ半導体としてスレッシュホールド電圧の制御を行う
ことは有効であった。
かくして、ドレイン（１５）、ソ ス（１２）、ゲイト
（２０）または（２０’）としてＶ、 −５Ｖ、 Ｖ、
、−５ν、動作周波数￥５．５Ｍ１１２を（ｑることが
できた。
（２０）または（２０’）としてＶ、 −５Ｖ、 Ｖ、
、−５ν、動作周波数￥５．５Ｍ１１２を（ｑることが
できた。
本発明のＩＧＦの大きな応用分！ｌ！／ ’ｒあるイン
／Ｎ夕につき以上に記す。
／Ｎ夕につき以上に記す。
第２図（Ａ）および（１３）において、インハタＩＧ＋
・は第３図（八＞、＜ ＋３ ）の等ｆ＋ｌｌｉ回路と
その番”づを対応させている。ドライバ（６１）は左側
のＩＧＦを、ロートは右側のＩＧＦを用いた。図面（Ａ
）ではロードのゲイ１−電極（２０）とＶ、、（６５）
とを連続させるエンヘンスメント型、また第２図（Ｂ）
は出力（６２）とゲイト電極（２０）とを連続させたデ
ィプレッション型０月ＧＦを示す。
・は第３図（八＞、＜ ＋３ ）の等ｆ＋ｌｌｉ回路と
その番”づを対応させている。ドライバ（６１）は左側
のＩＧＦを、ロートは右側のＩＧＦを用いた。図面（Ａ
）ではロードのゲイ１−電極（２０）とＶ、、（６５）
とを連続させるエンヘンスメント型、また第２図（Ｂ）
は出力（６２）とゲイト電極（２０）とを連続させたデ
ィプレッション型０月ＧＦを示す。
さらにこの・インバータの出力は（６６ンよりなり、こ
の基板上の２つのＩＧＦ （６１）、＜６４）を互いに
離間することなく同一半導体ブロック（１３＞、＜ １
４ ＞、＜ １５ ）に複合化して設けたことを特長と
している。
の基板上の２つのＩＧＦ （６１）、＜６４）を互いに
離間することなく同一半導体ブロック（１３＞、＜ １
４ ＞、＜ １５ ）に複合化して設けたことを特長と
している。
この第２図（Δ）のインバータはその等価回路を第３図
（Ａ）に示すが、第１図（Ｄ）におけるＩＧＦ （６１
）、＜６４）に対応した上側電極を２つのＩＧＦとして
独立せしめ（１９”） （１９）とした。かくすると１
つのＩＧＦ （６４８０−ド）を電極（１９）、ドレイ
ン（１５）、チャネル（９）、ソース（１３）、電極（
１２）即ち出力（６６）かつ他のＩＧＦ （ドライババ
６１）の電極（１２’）トレイン（１３）、チャネル（
９′）、ソース（１５）、電極（６８）として設りるこ
とが可能となる。その結果、２つのＩＧＦを１つの３１
〜ｓ３のブロックと一体化してヱンヘンスメント型イン
バータとすることができた。
（Ａ）に示すが、第１図（Ｄ）におけるＩＧＦ （６１
）、＜６４）に対応した上側電極を２つのＩＧＦとして
独立せしめ（１９”） （１９）とした。かくすると１
つのＩＧＦ （６４８０−ド）を電極（１９）、ドレイ
ン（１５）、チャネル（９）、ソース（１３）、電極（
１２）即ち出力（６６）かつ他のＩＧＦ （ドライババ
６１）の電極（１２’）トレイン（１３）、チャネル（
９′）、ソース（１５）、電極（６８）として設りるこ
とが可能となる。その結果、２つのＩＧＦを１つの３１
〜ｓ３のブロックと一体化してヱンヘンスメント型イン
バータとすることができた。
また第２図（Ｂ）はその等価回路を第３図（Ａ）に示す
が、ディプレッション型のインバータを構成せしめたも
のである。即ち、第２図（Ｂ）では下側電極を２つに分
割した場合を示す。１つのＩＧＦ ｌ：ｌ−Ｆ’ （６
４）でｖ、ｐ （６５＞、下側電極（１２）、トレイン
（１３）、チャネル形成領域（９）、ソース（１５）、
電極（１９）即ち出力（６６）、他のＩＧＦ （ドライ
バ）、（６１）でのドレイン（１５）、チャネル形成領
域（９′）ソース（１３）、電極（１２’）、Ｖｓｓ
（６８）よりなり、入力（６７）をゲイト電極（２０’
）に出力（６６）を３３より引き出させた。
が、ディプレッション型のインバータを構成せしめたも
のである。即ち、第２図（Ｂ）では下側電極を２つに分
割した場合を示す。１つのＩＧＦ ｌ：ｌ−Ｆ’ （６
４）でｖ、ｐ （６５＞、下側電極（１２）、トレイン
（１３）、チャネル形成領域（９）、ソース（１５）、
電極（１９）即ち出力（６６）、他のＩＧＦ （ドライ
バ）、（６１）でのドレイン（１５）、チャネル形成領
域（９′）ソース（１３）、電極（１２’）、Ｖｓｓ
（６８）よりなり、入力（６７）をゲイト電極（２０’
）に出力（６６）を３３より引き出させた。
かくのごとく本発明は縦チャネルであり、チャネル形成
領域を単結晶または多結晶構造とすることにより高速動
作を可能にさせた。さらにＳ２が絶縁性であるため、３
０〜１００νの大電圧をＳｌ、３３間に加えてもショー
トすることがない。またＳｌ 、 Ｓ３のいずれがドレ
インとして作用しても、その外部は絶縁であるため、最
も理想的ＩＧＦといえる。さらにＳ４のチャネル下もＳ
２が絶縁性のため周波数特性の向上に寄与する２つのＩ
ＧＦを対をなして同時に作ることができる。製造マスク
も５回で十分であり、マスク精度をｌ・要としない等の
多くの特長をチャネル長が０．２〜１μときわめて短く
することができることに加えて有せしめることができた
。
領域を単結晶または多結晶構造とすることにより高速動
作を可能にさせた。さらにＳ２が絶縁性であるため、３
０〜１００νの大電圧をＳｌ、３３間に加えてもショー
トすることがない。またＳｌ 、 Ｓ３のいずれがドレ
インとして作用しても、その外部は絶縁であるため、最
も理想的ＩＧＦといえる。さらにＳ４のチャネル下もＳ
２が絶縁性のため周波数特性の向上に寄与する２つのＩ
ＧＦを対をなして同時に作ることができる。製造マスク
も５回で十分であり、マスク精度をｌ・要としない等の
多くの特長をチャネル長が０．２〜１μときわめて短く
することができることに加えて有せしめることができた
。
本発明のＩＧＦにおいて逆方向リークは、第１図に承ず
よ・うなＳｌまたはＳ３を５ｉｘＣ＋−ｘ ＜ ０ ＜
ｘ ＜ １例えばＸ＝０．２）とすることにより、さ
らにｓ２を絶縁物化するごとによりこのＳｌ、Ｓ３の不
純物が３２に流入することが少なくなり、このＮ−１接
合またはｐ −１＋２合のリークは逆方向に１ｏνを加
えても１０ｎＡ／ｃ艷以Ｆであった。
よ・うなＳｌまたはＳ３を５ｉｘＣ＋−ｘ ＜ ０ ＜
ｘ ＜ １例えばＸ＝０．２）とすることにより、さ
らにｓ２を絶縁物化するごとによりこのＳｌ、Ｓ３の不
純物が３２に流入することが少なくなり、このＮ−１接
合またはｐ −１＋２合のリークは逆方向に１ｏνを加
えても１０ｎＡ／ｃ艷以Ｆであった。
さらに高温での動作において、電極の金属が非単結晶の
８１．５３内に混入して不良になりゃすいため、この電
極に密接した側を５ｉｘＣ１−×（０＜ ｘ ＜ １例
えばＸ＝０．２）とした。ソノ結果１５０ ”ｃテ１０
００時間動作させたが何等の動作不良が１ｏｏｏ素子を
評価しても見られなかった。これはこの電極に密接して
アモルファス珪素のみで３１またばｓ３を形成した場合
、１５０℃で１０時間も耐えないことを考えると、きわ
めて高い信頼性の向上となった。
８１．５３内に混入して不良になりゃすいため、この電
極に密接した側を５ｉｘＣ１−×（０＜ ｘ ＜ １例
えばＸ＝０．２）とした。ソノ結果１５０ ”ｃテ１０
００時間動作させたが何等の動作不良が１ｏｏｏ素子を
評価しても見られなかった。これはこの電極に密接して
アモルファス珪素のみで３１またばｓ３を形成した場合
、１５０℃で１０時間も耐えないことを考えると、きわ
めて高い信頼性の向上となった。
さらにかかる積層型のＩＧＦのため、従来のように高精
度のフォトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のＩＧＦ 、抵抗、キャパシタを
作ることが可能になった。そして液晶またはクロミック
表示等の固体表示装置ディスプレイにまで発展させるこ
とが可能になった。
度のフォトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のＩＧＦ 、抵抗、キャパシタを
作ることが可能になった。そして液晶またはクロミック
表示等の固体表示装置ディスプレイにまで発展させるこ
とが可能になった。
本発明における非単結晶半導体は珪素、ゲルマニューム
または炭化珪素（ＳｉｘＣ１−ｘ Ｏ＜ ｘ ＜ １
）、絶縁体は炭化珪素または窒化珪素を用いた。
または炭化珪素（ＳｉｘＣ１−ｘ Ｏ＜ ｘ ＜ １
）、絶縁体は炭化珪素または窒化珪素を用いた。
第１図は本発明の積層型絶縁ゲイト型半導体装置の工程
を示す縦断面図である。 第２図は本発明の積層型絶縁ディト半導体装置のインバ
ータ構造を示す。 第３図は第２図のインバータの等価回路を示す。 特許出願人 第２ ［ｎ 時 （ハ） ＣＢ） 星ヲロ
を示す縦断面図である。 第２図は本発明の積層型絶縁ディト半導体装置のインバ
ータ構造を示す。 第３図は第２図のインバータの等価回路を示す。 特許出願人 第２ ［ｎ 時 （ハ） ＣＢ） 星ヲロ
Claims (1)
- 【特許請求の範囲】 ■、基基板二または基板上の電極上の第１の半導体上に
第２の半導体または絶縁体および第３の半導体を概略同
一形状に積層した積層体を有し、前記第１および第３の
半導体をしてソースおよびドレインを構成せしめ、前記
積層体の側部に隣接して第４の半導体をチャネル形成領
域を単結晶または多結晶構造を有して設け、該第４の半
導体上にディト絶縁膜と該ゲイト絶縁股上に隣接してゲ
イト電極を設けたことを特徴とする絶縁ゲイト型半導体
装置。 ２、特許請求の範囲第１項において、第４の半導体はゲ
イｌ−電極下のチャネル形成領域は単結晶または多結晶
構造を有し、前記チャネル形成領域の外側の前記第４の
半導体はアモルファス構造を有することを特徴とする絶
縁ゲイト型半導体装置。 ３、特許請求の範囲第１項において、第１または第３の
半導体の導電性電極に密接して、５ｉｘＣ＋−ｘ（０＜
Ｘ＜ｌ）で示されるＰまたはＮ型の前記第１または第３
の半導体が設けられたことを特徴とする絶縁ゲイト型半
導体装置。 ４、特許請求の範囲第１項において、第２の半導体また
は絶縁体はＳｉｎ Ｎ４−、ｃ （０≦ｘ〈４）または
５ｉｘＣ＋−ｘ （０＜ ｘ ＜ １ ）を主成分とし
たことを特徴とする絶縁ゲイト型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234101A JPS60124973A (ja) | 1983-12-12 | 1983-12-12 | 絶縁ゲイト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234101A JPS60124973A (ja) | 1983-12-12 | 1983-12-12 | 絶縁ゲイト型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124973A true JPS60124973A (ja) | 1985-07-04 |
Family
ID=16965638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58234101A Pending JPS60124973A (ja) | 1983-12-12 | 1983-12-12 | 絶縁ゲイト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPS63219172A (ja) * | 1987-03-06 | 1988-09-12 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JP2010525557A (ja) * | 2007-03-28 | 2010-07-22 | クナノ アーベー | ナノワイヤ回路構造物 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1983
- 1983-12-12 JP JP58234101A patent/JPS60124973A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPS63219172A (ja) * | 1987-03-06 | 1988-09-12 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JP2010525557A (ja) * | 2007-03-28 | 2010-07-22 | クナノ アーベー | ナノワイヤ回路構造物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100697693B1 (ko) | 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법 | |
| US4651182A (en) | Insulated-gate field effect transistor and method of fabricating the same | |
| JP2002124683A (ja) | 多結晶フィルムトランジスタ液晶表示パネルの製造方法 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JPS60124973A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JP2005268662A (ja) | ３次元デバイスの製造方法 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0521465A (ja) | 半導体装置及びその製造方法 | |
| KR20050007121A (ko) | 전자 디바이스의 제조 방법 및 반도체 장치의 제조 방법 | |
| JPS60164361A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH0716010B2 (ja) | 絶縁ゲート型電界効果半導体装置作製方法 | |
| JPS5797647A (en) | Forming of electrode wiring in semiconductor device | |
| JPS5871663A (ja) | 半導体装置 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JPH088366B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2000164885A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2003197618A (ja) | 薄膜形成方法 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| JPS6076170A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JP2000138379A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3658254B2 (ja) | 絶縁ゲイト型半導体装置及びその作製方法 | |
| CN112968053A (zh) | 场效应晶体管及其制备方法 |