JPS60164361A - 絶縁ゲイト型半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number
JPS60164361A
JPS60164361A JP1974084A JP1974084A JPS60164361A JP S60164361 A JPS60164361 A JP S60164361A JP 1974084 A JP1974084 A JP 1974084A JP 1974084 A JP1974084 A JP 1974084A JP S60164361 A JPS60164361 A JP S60164361A
Authority
JP
Japan
Prior art keywords
semiconductor
insulated gate
substrate
gate type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1974084A
Other languages
English (en)
Other versions
JPH0716011B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59019740A priority Critical patent/JPH0716011B2/ja
Publication of JPS60164361A publication Critical patent/JPS60164361A/ja
Publication of JPH0716011B2 publication Critical patent/JPH0716011B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上の非単結晶半導体を用いた縦チャネル型
の積層型の絶縁ゲイト型半導体装置(以−?cpという
)の作製方法に関する。
本発明はこのIGFに対し、少な(とも3層に積層さi
た積層体の側周辺に設けられた基板」二面に対し垂直ま
たは概略垂直に設けられたチャネル形成領域を構成する
半導体をアモルファスまたはセミアモルファス構造の半
導体に強光またはレーデ光を照射してキャリアの移動方
向に長軸を自する多結晶構造に変成して設け、より高い
周波数動□作をさせることを目的とする。
この発明は3層に積層された積lff1体の2つの側周
辺にさらにチャネルを形成する単結晶または多結晶構造
の半導体を設け、この半導体を用いて2つのIGFを作
製することにより、イレ・・−夕等の回路素子を高集積
化して設けることを目的とし−Cいる。
本発明はこの第2の半導体または絶縁体を特に炭化珪素
または窒化珪素とし、これに隣接したゲイト絶縁膜とし
ての窒化珪素または炭化珪素にはさまれた第4の半導体
はアモルファスまたはセミアモルファス半導体をレーザ
アニールにより多結晶に変成せしめることにより、この
チャネル形成領域でのキャリアの移動度を1.00〜5
00 caV /secと、従来のアモルファス構造の
場合の0.05〜1cJV/seeの50〜100倍と
したものである。その際、レーザ光の照射方向が電流の
向きと同一にすることがこの半導体装置の場合構造上可
能である為、チャネル形成領域でのキャリア移動度は安
定して400〜500 cnlV /secという値が
得られている。
これはレーザアニールを行う際、結晶軸方向(1゜0.
0)が電流の向きと一致する為である。さらにその際、
この単結晶化された半導体と同時に第2の積層体も単結
晶化されることを防き翼−分な絶縁性および耐圧を有セ
しめるため、、アモルファス構造の酸化珪素、炭化珪素
または窒化珪素の絶縁体としたことを特徴としている。
また本発明は第4の半導体をゲイト絶縁物で覆った後工
程にレーザアニールを行うことにより、第4の半導体で
あるチャネル形成領域を構成する半導体に水素または弗
素が添加された半導体を主成分とする珪素、ゲルマニュ
 ムを用いているため、レーザアニールによりこれら水
素、弗素が結晶粒界を偏析し、結晶粒界に特に多(存在
する不対結合手を中和し、IGF特有の界面単位密度が
3X 10” c12と小さくできるという特長を自し
7ている。
さらに、第2の半導体または絶縁体の膜厚を1μまたは
それ以下として短チャネル長とした。その結果、50〜
200 Mllzの商いカットオフ周波数を有せしめる
ことができた。
第1図は本発明の積層型IGFの縦断面図およびその製
造工程を示したものである。この図面は同一基板上に第
1図(D)に示すごとく4つのIGI’を設けているが
、第1図(八)、(B )、(C)はIGI’(62)
、< 63 )の2つのjG Fを作製する製造例を示
す。
同一基板に102〜105ケのIGl+を作る場合もま
ったく同様である。
図面において、絶縁基板例えばイ1英ガラスまたはホウ
珪酸ガラス基板上に第1の、専電股(2)(以FEIと
いう)を−ト側電極、リートとして設りた。
この実施例では酸化スズを主成分とする透光性導電膜を
0.5μの厚さに形成している。これに選択エッチ■を
施した。さらにこの上面に1)またはN型の導電型を有
する第1の非単結晶半導体(2)(以下単に31という
)を1000〜3000人、第2の半導体または絶縁体
好ましくは絶縁体(4)(以下単に32という)(0,
3〜3μ)、第1の半導体と同一導電型を有する第3の
半導体(5)(以下単に33という80.1−0.5μ
)を積層して積J―体(スタック即ちSという)を設け
た。この積層によりNIN、PIF構造(■ば絶縁体)
を有せしめた。
図面においては上面にITO(酸化インジューム・スズ
)、MoSi、 、 Ti5iz + WSiz + 
W、 Ti + Mo、 Cr等を主成分とする耐熱性
金属導体(6)をここでばCrをpcVD法により0.
2μの厚さに積層した。さらにこの導体を選択的に第2
のフォトマスク■を用いて除去した。次に積層体をさら
に厚く作るため、予めLP CVD法(減圧気相法)、
pcvo法または光CVD法により0.3〜1μの厚さ
に酸化珪素膜(7)を形成しておいてもよい。PCVD
法の場合はNよOとS iII+との反応を250℃で
行わしめて作製した。
このN、PをN4Nまたはp+pとしてN” NINN
” 、 l1tPIPP’(Iは絶縁体または真性半導
体)として1)またはNと電極との接触抵抗を下げるこ
とば自助であった。
さらに第1図CB)において、マスク■を用いて選択エ
ツチング法により絶縁膜(7)を除去し、さらにSiO
よI!!(7)をマスクとしてその下の導体(6>、 
S3.52およびSlを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば1111気体またはCI+OLの混合
気体を用い、0.1〜0.5torr 30Wとしてエ
ッチ速度2000人/分とした。
この後、これら積層体51 (13)、S2 (1,1
)、S3 (15入導体(23)、絶縁体(24)を覆
ってチャネル形成領域(以下CFRともいう)を構成す
る真性またはP型の非単結晶半導体を第4の半導体(S
i)として積層させた。この第4の半導体は、基板上に
シランまたはジシランのグロー放電法(pcvo法)、
光CVD法、LT CVD法(IIOMOCVD法とも
いう)を利用し′ζ室温〜500℃の温度例えばPCV
D法におりる250℃、0.1torr、30W、13
.56Ml1zの条件下にて設けたもので、非晶質(ア
モルファス)または半非晶質(セミアモルファス)また
は多結晶構造の非単結晶珪素半導体を用いている。本発
明においてはアモルファスまたはセミアモルファス半導
体(以下SASという)を中心として示す。
さらにその上面に同一反応炉にて第4の半導体表面を大
気に触れさせることなく窒化珪素膜(16)を光CVD
法にてシラン(ジシランでも可)とアンモニアとを水銀
励起法の気相反応により作製し、厚さは300〜200
0人とした。
この絶縁膜は13.56MIIz〜2.45Gtlzの
周波数の塩ルシランの化学気相反応法により炭化珪素を
形成してもよい。
また、PCVD法により窒化珪素を形成させてもよい。
すると52 (14)の側周辺では、チャネル形成領域
(9)、<9’)とその上のゲイト絶縁物(26)とし
ての絶縁物(16)を形成させた。第4の半導体(Si
)ば51. S3とはダイオード接合を構成さ−lてい
る。
さらにこのCFR用のアモルファス半導体を多結晶化す
るためには、Qスイッチをかりずに基板を200〜30
0℃とした後、レーザ光を照射した。これにYAGレー
ザ(波長1.06μ繰り返し周波数3Kllz。
操作スピード30cm / sec、平均出力2W、光
径250μφ)とした。するとこの第4の半導体のうら
レーザ光の照射された部分のみが−j′ニールされ、多
結晶化(平均結晶粒径500人以し、結晶Ri¥のIQ
ろんこの多結晶の粒径がその中においてチ+2ヌル領域
すべてを覆い厚さはSiの厚さを有する1″)の多結晶
となればさらに好ましいことはい・うまでもない。この
ため、ソースからトレインに流れるキャリアは多結晶の
ダレインバウンダリ (粒界)を横切ることがなく、そ
の移動度は40(+へ□5(10ctdν/secと高
い値にすることができた。即ち、グレインバウンダリは
たとえ形成されていても、キャリアの流れに沿った方向
に主として成長し、加えてこのバウンダリは当初より存
在する水素、酸素が粒界での不対結合手と結合し中和し
、再結合中心の発生を最小にすることができた。
この時この第4の半導体がその上面をゲイト絶縁膜によ
り包まれているため、大気と触れることなく、またレー
ザアニールをスタックの上部より下方向に下方向成長法
により実施する。即ち、結晶化をする箇所が上部に1つ
である。このため結晶成長が無理なく生じ、結晶性がよ
く、レーザ光を照射した領域の深さ方向での半導体を実
質的に単結晶化させることも可能であった。本発明の半
導体においては多結晶化してもそのグレインは縦方向に
形成させ、キャリアの移動をグレインバウンダリが横切
らないという特長を有する。これは積層構造の縦チャネ
ルIGFの第4の半導体をレーザアニールしたための固
有の効果であると推定される。
さらにこのYAG レーザのレーザアニールは基板を移
動させることにより光の照射する領域を選択的にCFR
のみとすることが可能である。このキートリアの移動を
必要としない隣合ったIGFの間はアモルファス構造に
て残しく第1図(59) ) IGI+間のアイソレイ
ションを行うことができた。
第1図(B)において1、次の工程としてさらに第3の
マスク■により電極コンタクト穴(19)開けを行い、
この後、この積層体上のゲイト絶縁膜(26)を覆って
第2の導電膜(17)を0.3〜1μの厚さに形成した
この導電1!ii (17)はITO(酸化インジュー
ム・スズ)のごとき透光性4 @lit、 TiSi、
 、Mo5iL、WSi、 。
W + T i + M o + Cr等の耐熱性導電
膜としてもよい。ここではPまたはN型の不純物の多量
にF−−ブされた珪素半導体(電気伝導度1〜100(
0cm)−1)をpcvo法で作った。即ち、0.3μ
の厚さにリンが1%添加され、かつ微結晶性(粒径50
〜300人)の非単結晶半導体をPCVD法で作製した
この後この上面にレジスト(18)を形成した。
さらに第2図(C)に示されるごとく、第4のフォトリ
ングラフィ技術により垂直方向よりの異方性エッチを行
った。即ら例えばcpよC11,CP*+0. +肝等
の反応性気体をプラズマ化し、さらにこのプラズマを基
板の上方より垂直に矢印(28)のごとくに加えた。す
ると導体(17)は、平面上は厚さく0.3μ)をエッ
チするとこの被膜は除去さ石、るが、側面では積層体の
厚さおよび被膜の厚さの合計の2〜3μを垂直方向に着
する。このため図面に示すごとき垂直方向よりの異方性
エッチを行うと、破線(3B)、(3B’)のごとくに
これら導体をマスク(18)のある領域以外にも残すこ
とができた。
□ その結果、積層体の側周辺のみに選択的にゲイト電
極を設けることができた。さらにこのゲイト電極は第3
の半導体の上方には存在セす、結果として第3の半導体
とゲイト電極とめ寄生容采を実質的にないに等しくする
ことができた。
かくして第1図(C)を得た。
第1図(C)は第1図(D)の平面図のA−、A’の縦
断面を示す。番号はそれぞれ対応さ−U・ている。
第1図(C)、(D )にて明らかなごとく、+C++
(62)、(63)はCFR(9’)、< 9 ’)と
2つを有し、ソースまたはドレイン(13)、ドレイン
またはソース(15)を共通に自している。また2つの
ゲイト(20>、(20’)を有する。 S3の電極は
耐熱性非反応性の金属(23)ここではITO÷Cr 
(クロムを主成分とする金属をCrという)の積層体と
してであり、さらにここに多層膜用のコンタクト(19
)かり−1’(21)に延在し、Slのり一ドは(12
)により設置Jである。即ち図面では2つのIGFを対
として設けることができる。これは2つのIGFのチャ
ネル間の82が絶縁性であり、15μの111をS2が
自ずれば数十MΩの抵抗を有し、実質的に独立構成をし
く:/るためであり、この構造は結晶半導体とはまった
(界なった構造を自セしめることができた。さらに第1
図(D)において、他の一対のI G F ([i 1
 )、(64)が平面図の上部に示されている。この+
C+;にス・1応したc−c’の縦断面図は第2図(Δ
)に示されている。
即ち、IGF (64)の33 (15)に連結した2
1′導体(16)とはコンタクト(19′りが設けられ
、I G、F(61)の33に連結した導体(16’)
を有し、さらにIGF (64)とIGF (62)、
<63)は導体(16)により互いに連結されている。
この2つの導体(16)、<16’)間(58)はその
Fの33がアモルファスのためlO〜30μあれば十分
な枠縁性を有しているため、特にアイソレイションが不
要である。勿論、第1図の第2のフォトマスク■の際、
S3も選択的に除去するとさらにアイソレイションを向
上させ得好ましい。
さらに本発明におけるIG’Fはチャネル形成領域(9
)、(9’>、(9’す、(9°″)がレーザアニール
により水素または弗素を含有し、多結晶構造を有してい
る。そしてこの多結晶は、互いにs4 (25)におリ
アニールを上方向よりレーザ光を照射して行うに際し、
IGFを構成する領域のみを選択的に照射して単結晶ま
たは多結晶化せしめ、IGF間のアイソレイション領域
(59)はアモルファス状態を残存させることにより絶
縁性を保たせることが可能である。
このことは単結晶半導体のみを用いて集積化された半導
体装置を設ける際のアイソレイション構造と大きく異な
るところである。さらにこの縦チャネル型IGI’にお
いては、ゲイト電極を形成し°Cしまった後、S4のう
ちのディト電極で覆われていない領域に対してC,N、
 Oをイオン注入またばスパッタして絶縁化されたアモ
ルファス領域にするこ−BZの縦断面図を示す。図面に
おいて下側の第1の電極(12)、(12’)が独立し
て設りられ、上側の第2の電極(16)、(23>はリ
ード(21>、コンタクト(19)に連結していること
がわかる。また2つのでいる。
かくしてソースまたはドレインを51 (13)、チャ
ネル形成領域(9)、(9’)を有するS4 (25)
、 )レインまたはソースを53 (15)により形成
せしめ、単結晶または多結晶のチャネル形成領域側面に
はゲイト絶縁物(16)、その外側面にゲイト電極(2
0)。
(20’)を設けた積層型のIGF (10)を作るこ
とができた。
この発明において、チ中ネル長ばS2 (14)の厚さ
で決められ、一般には0.1〜3μここでは0.5μと
した。さらにこのチャネル形成fIll域を単結晶また
は多結晶化したため、カットオフ周辺部を30〜100
M1lz例えばNチャネルIGFにおいて60M112
とすることができた。
S4 (16)にホウ素不純物を被膜形成の際わずか(
0,1〜IOPPM )添加して真性またはPまたはN
半導体とし゛ζスレソシュボールト電圧の制御を行うこ
とは有効であった。
かくして、ドレイン(15)、ソース(12)、ゲイト
(20)または(20′)として馬、=5V、V、 =
’5V、動作周波数55.5M1lZを得ることができ
た。
本発明のJGFの大きな応用分l!fである・インバー
タにつき以トに記す。
第2図(A)および(B)において、インバータrGF
は第3図(A >、(B ’)の等価回路とその番号を
対応させている。ドライバ(61)は左側のIGFを、
ロードは右側のIGFを用いた。図面(Δ)ではロード
のゲイト電極(20)とv、、(65)とを連続させる
エンヘンスメント型、また第2図(13)は出力(62
)とゲイト電極(20)とを連続さ−Uたディプレッシ
ョン型のIGIiを示す。
さらにこのインバータの出力は(fi(i)よりなり、
この基鈑上の2つのI G F (6m )、< 64
 )をh−いに離間することなく同一半導体プロツク(
13)、< 14 >、< 15 )に複合化して設け
たことを特長としている。
この第2図(A)のインバータはその等価回路を第3図
(Δ)に示すが、第1図(D)におりるIGF (61
)、<64)に対応した上側電極を2つのIGFとして
独立せしめ(’19”> (19)とした。かくすると
1つのIGF (64バロード)を電極(19)、ドレ
・fン(15)、チャネル(9)、ソース(13)、電
極(12)j71Jち出力(66) カッhhO)IG
F (F シイハ>((54) (J>電極(12’)
ドレイン(13)、チャネル(9′)、ソ−ス(15〉
、電極(68)として設けることが可能となる。その結
果、2つのIGFを1つの31〜S3のブロフクと一体
化してエンヘンスメント型インバータとすることができ
た。
また第2図(B)はその等価回路を第3図(A)に示す
が、ディプレッション型のインハ−りを構成せしめたも
のである。即ち、第2図(B)ではト側電極を2つに分
割した場合を承ず。1つのIGFロード(64)でν。
ll(65)、−ト側電極(I2)、トレイン(13)
、チャネル形成領域(9)、ソース(15)、電極(1
9)即ち出力(66)、他のIGIj (トライバX6
1)でのトレイン(15)、チャネル形成領域(9′)
ソース(13)、電極(12’)、ν、 (6B)より
なり、入力(67)をゲイト電極(20’>に出力(6
6)を53より引き出させた。
か(のごと(本発明は縦チャネルであり、チャネル形成
領域を多結晶構造とするごとにより高速動作をi=J能
にさせた。さらにS2が絶縁性であるため、30〜10
0νの大電圧をSl、53間に加えCもソヨートするこ
とがない。またSl、S3のいずれがトレインとして作
用しても、その外部は絶縁である〕こめ、最も理想的I
GFといえる。さらにS4のチャネル下もS2が絶縁性
のため周波数特性の向トに寄lj。
する2つのIGFを対をなして同時に作ることができる
。製造マスクも5回で十分であり、マスクlh’を度を
必要としない等の多くの特長をチャネル長が0.2〜1
μときわめて短くすることができることに加えて有せし
めることができた。
本発明の1Gliにおいて逆方向リークは、第1図に示
ずようなSlまたはS3を5ixC1−×(0< x 
< 1例えばx=0.2)とするごとにより、さらにS
2を絶縁物化することによりこのSl、S3のイー鈍物
がS2に流入することが少なくなり、このN−−11i
合:S:。
たばP−1接合のリークは逆方向にIOVを加え°Cも
Ion八/へI11以下であった。
さらに高温での動作におい“ζ、電極の金属が非単結晶
の31、S3内に混入して不良になりやすいため、この
電極に密接した側を5ixC1−>< (0< x< 
1例えばx =0.2 )とした。その結果15[) 
’cでI 00 (1時間動作さ・Uたがf=J等の動
作不良が100 Flllをi’P価しても見られなか
った。これはこの電極に密接してアモルファス珪素のみ
で81またはS3を形成した場合、150℃で10時間
も耐えないことを考えると、きわめて高い信頼性の向上
となった。
さらにかかる積層型のIGFのため、従来のように高精
度のフォトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のI’GF 、抵抗、キャパシタ
を作ることが可能になった。そして液晶またはクロミッ
ク表示等の固体表示装置ディスプレイにまで発展させる
ことがrjJjlになった。
本発明におりる非単結晶半導体は珪素、ケルマニューム
または炭化珪素(SixC1−>< 0 < x < 
l )、絶縁体は炭化珪素、酸化珪素または望化珪素を
用いた。
【図面の簡単な説明】
第1図は本発明の積層型絶縁ゲイ1−型半導体装置の工
程を示す縦断面図である。 第2図は本発明の積層型絶縁ゲイト半導体装1行のイン
バータ構造をノ1(ず。 第3図(ば第2図のインバータの等!+lli lI!
l路を4<−J−0第2 (’73 (A) ”ン 家?■

Claims (1)

  1. 【特許請求の範囲】 工、基板上面に対し垂直または概略垂直に設けられたチ
    ャネル形成領域で、キャリアが移動する方向に長軸を有
    する多結晶半導体が設けられたことを特徴とする絶縁ゲ
    イト型半導体装置。 2、基板上または基板上の電極上の第1の半導体上に第
    2の半導体または絶縁体および第3の半導体を概略同一
    形状に積層した積層体を有し、前記第1および第3の半
    導体をしてソースおよびドレインを構成せしめ、m1記
    積層体の側部に隣接して第4の半導体のチャネル形成領
    域はキャリアの移動方向に長軸を有する多結晶構造を有
    し、該第4の半導体上にゲイト絶縁膜とディト電極とを
    設けた絶縁ゲイト型半導体装置。 3、基板上または基板上の電極上の第1の半導体上に第
    2の半導体または絶縁体および第3の半導体を概略同一
    形状に積層した積層体を有し、前記第1および第3の半
    導体をしてソースおよびドレインを構成せしめ、前記積
    層体の側部にl!jlJf9シて第4の半導体のチャネ
    ル形成領域はキャリアの移動方向に長軸を有する多結晶
    構造を有し、該第4の半導体上にゲイト絶縁膜とゲイト
    電極とを設けた絶縁ゲイト型半導体装置の作製方法にお
    いて、チャネル形成領域を構成する第4の半導体に前記
    基板上面に対し垂直ま°たは概略垂直方向より強光また
    はレーザ光を照射してキャリアの移動方向に長軸を有す
    る多結晶構造を有セしめたこと蕃特徴とする絶縁ゲイト
    型半導体装置作製方法。 4、特許請求の範囲第3項において、第4の半導体に強
    光またばレーザ光をチ、トネル形成領域照射して、単結
    晶または多結晶構造に変成−lしめた後、該第4の半導
    体上にディト電極を積層して形成することを特徴とする
    絶縁ゲイト−型半導体装置作製方法。 5、特許請求の範囲第3項において、強光または□ レ
    ーザ光を第4の半導体におけるチャネル形成領域を構成
    する領域に選択的に照射し、単結晶または多結晶に変成
    するとともに、該領域に隣接する第4の半導体をアモル
    ファスまたはセミアモルファス構造としぞ残存させるこ
    とを特徴とする絶縁ゲイト型半導体装置作製方法。 6、特許請求の範囲第3項において、強光またはレーザ
    光を第4の半導体におけるチャネル形成領域を構成する
    領域に選択的に照射する際、その照射方向を電流(電子
    もしくはホールの流れ)の向きと同一にすることにより
    、キャリアの移動度を商めることを特徴とする絶縁ゲイ
    ト型半導体装置作製方法。
JP59019740A 1984-02-06 1984-02-06 絶縁ゲート型電界効果半導体装置の作製方法 Expired - Lifetime JPH0716011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59019740A JPH0716011B2 (ja) 1984-02-06 1984-02-06 絶縁ゲート型電界効果半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59019740A JPH0716011B2 (ja) 1984-02-06 1984-02-06 絶縁ゲート型電界効果半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5164285A Division JP2535721B2 (ja) 1993-06-07 1993-06-07 絶縁ゲイト型半導体装置

Publications (2)

Publication Number Publication Date
JPS60164361A true JPS60164361A (ja) 1985-08-27
JPH0716011B2 JPH0716011B2 (ja) 1995-02-22

Family

ID=12007729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59019740A Expired - Lifetime JPH0716011B2 (ja) 1984-02-06 1984-02-06 絶縁ゲート型電界効果半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPH0716011B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283719A (ja) * 1993-06-07 1994-10-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863173A (ja) * 1981-10-12 1983-04-14 Canon Inc 多結晶薄膜トランジスタ
JPS59208783A (ja) * 1983-05-12 1984-11-27 Seiko Instr & Electronics Ltd 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863173A (ja) * 1981-10-12 1983-04-14 Canon Inc 多結晶薄膜トランジスタ
JPS59208783A (ja) * 1983-05-12 1984-11-27 Seiko Instr & Electronics Ltd 薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283719A (ja) * 1993-06-07 1994-10-07 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置およびその作製方法

Also Published As

Publication number Publication date
JPH0716011B2 (ja) 1995-02-22

Similar Documents

Publication Publication Date Title
JP3253808B2 (ja) 半導体装置およびその作製方法
JP2004273614A (ja) 半導体装置およびその製造方法
CN101527320A (zh) 半导体装置
US4651182A (en) Insulated-gate field effect transistor and method of fabricating the same
JPS599941A (ja) 薄膜半導体装置の製造方法
JPH02210330A (ja) 液晶電気光学装置
JPH0778975A (ja) 絶縁ゲート型電界効果トランジスタ
KR920000636B1 (ko) 반도체장치
JP2564501B2 (ja) 半導体装置
JPS60164361A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP2916524B2 (ja) 薄膜半導体装置
JPS60124973A (ja) 絶縁ゲイト型半導体装置
JP2535721B2 (ja) 絶縁ゲイト型半導体装置
JP3708836B2 (ja) 半導体装置
JP2564502B2 (ja) 半導体装置
JPS60124963A (ja) 絶縁ゲイト型半導体装置
JPH02230130A (ja) 液晶電気光学装置
JPS5871663A (ja) 半導体装置
JPS60124974A (ja) 絶縁ゲイト型半導体装置作製方法
JPS6366428B2 (ja)
JPS6076170A (ja) 絶縁ゲイト型半導体装置作製方法
JPH088366B2 (ja) 絶縁ゲート型電界効果半導体装置
JPS621270B2 (ja)
JP2816421B2 (ja) 液晶電気光学装置
JPS6092656A (ja) 絶縁ゲイト型半導体装置