CN1266750C - 在绝缘衬底上形成的场效应晶体管以及集成电路 - Google Patents
在绝缘衬底上形成的场效应晶体管以及集成电路 Download PDFInfo
- Publication number
- CN1266750C CN1266750C CNB021443785A CN02144378A CN1266750C CN 1266750 C CN1266750 C CN 1266750C CN B021443785 A CNB021443785 A CN B021443785A CN 02144378 A CN02144378 A CN 02144378A CN 1266750 C CN1266750 C CN 1266750C
- Authority
- CN
- China
- Prior art keywords
- district
- dielectric substrate
- effect transistor
- forms
- tagma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 239000003550 marker Substances 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000272165 Charadriidae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及在绝缘衬底上形成的半导体薄膜上形成的场效应晶体管，以及其集成电路。提供这样一种结构，即改善输出电压的最大容许电压和获得双极性晶体管。根据本发明的场效应晶体管采用一种结构，其中为了用较小的区域实现较高的最大容许电压，体区接触区插入源区中间。为了实现增加沟道宽度而没有用于固定体区电位的外部布线的双极性晶体管，也形成晶体管的一种结构，其中设置漏区/源区、第一栅电极、体区接触区部分用具有第一导电类型的第二区布置的部分、第二栅电极以及源区/漏区。用这样的结构，提供可以在相对于传统的体区电位的正和负电位工作的晶体管。
Description
技术领域
本发明涉及在形成在绝缘衬底上的半导体薄膜上形成的场效应晶体管并涉及其集成电路，绝缘衬底由SOI(绝缘体上的硅)、玻璃衬底上的多晶硅以及SOS(蓝宝石上的硅)提供。
背景技术
一般，在SOI等上形成的MOS场效应晶体管中(以下简写为MOS晶体管)，如果叫作体区的形成沟道的硅薄膜部分处于浮置状态，则在漏电压增加的时候，漏区和体区之间产生的高电场促使电流在漏区和体区之间流动，以致电流从体区流到源区。由于电流的这种流入，体区和源区经受正向偏压以及MOS晶体管的栅阈值电压Vth降低。而且，该电流通过寄生双极性晶体管被放大，在寄生双极性晶体管中源区用作发射极和体区用作基极，并且从在寄生双极性晶体管中作为集电极工作的漏区进一步获得电流。通过象这样的正反馈现象，漏电流在某一漏电压或更高处突然增加，以致采用处于浮置状态的体区的MOS晶体管的耐压减小。此外，即使漏电压的范围比引起电流突然增加的电压范围小，也引起输出电导增加和反向影响模拟电路的电压放大系数。典型的输出电流增加现象叫弯折效应，弯折效应是这样表示出来的：在漏区和源区之间施加3至4V电压时漏电流逐渐增加。
为了改进该现象，为了固定体区处于恒定电位，一般采用如图1的平面图所示的T型晶体管结构、如图2的平面图所示的H型晶体管结构、如图3的平面图所示的源区连接结构(source tie structure)以及如图4的剖视图所示的衬垫式体区接触结构。
在图中，参考标记111指具有第一导电类型的漏区；121指具有第一导电类型的源区；131指具有相反导电类型的体区接触区；以及400指导电栅极区。参考标记113，123，133以及403分别指形成在漏区、源区、体区接触区以及栅极区上的接触孔。通过接触孔各个区分别连接到金属薄膜布线501，502，503以及504。如图4所示，在栅极区400下面的漏区111和源区121之间形成栅绝缘膜200以及形成对应于形成沟道的体区的部分100。在图4中，参考标记10指示支承衬底；102指体区衬垫部分；20指用于允许支承板与半导体薄膜(由漏区111、源区121、体区接触区131、部分100以及体区衬垫部分102组成)之间绝缘的绝缘层；300指元件彼此隔离的所谓的场绝缘薄膜；以及310指使布线和半导体薄膜彼此绝缘的绝缘层。
如图1的T型结构所示和图2的H型结构所示，体区部分通过栅极区下面体区接触区131和源区及漏区之间的部分连接到体区接触区131。在这些结构中，体区接触区与源区和漏区对称布置，使源区和漏区的作用彼此互换的所谓双向电路工作成为可能。相反，在图3的源区连接结构和图4的衬垫式体区接触结构中，源区和体区接触区连接，这种结构仅允许所谓的单向电路工作。
在如上所述的T型和H型两种结构中，体区接触区通过栅极下面的体区形成在栅宽度方向上的端部。同样，在源区连接结构中，体区接触区在栅宽度方向上形成在源区的两端。
因此，在T型晶体管中，如果晶体管的栅宽度W增加，则体区接触区和在其相对边上距接触区最远的体区部分之间的电阻升高，结果由于固定体区电位而获得的效果被削弱。同样在H型晶体管和源区连接晶体管中，如果栅宽度W增加，则在栅下面的体区中心部，由于固定体区电位而获得的效果被削弱。
衬垫式体区接触结构是这样一种结构，即栅极下面的接触部分130和体区100通过源区120下面的部分连续地布置，以便如果源结部分到达薄膜的深部，则栅极下面的体区接触区和体区之间的体区衬垫部分102的电阻增加，结果由于固定体区电位而获得的效果被削弱。将来，由于使半导体薄膜进一步变薄的技术向前发展，因此不可避免的是体区衬垫部分的电阻增加。
同样在上述提及的T型和H型晶体管中，存在电路应用方面的问题。也就是说，双向电路能够工作的优点仅可能在具有所谓的相对于体区接触电位反极性的范围内应用。因此，一旦例如p型体区的电位固定，则源区和漏区不可能在相对于上述电位的负电位(为了精确，在超过pn结的正向电压的负电位)安全工作。
发明内容
本发明已经考虑了技术领域中的上述环境，因此本发明的目的是提供一种结构，其中即使栅极宽度增加，也可能防止漏区的耐压减少或输出电导增加。而且，源区连接结构包括单极性工作，因此源区和漏区互换的电路应用是不可行的。本发明的另一目的是提供同样解决该问题的一种结构。
同样在电路应用中在如上所述的T型和H型晶体管中，体区接触电位设定后，漏区和源区安全工作的电位限定为一种极性，即相对于体区接触电位为正或负的电位。本发明的再一目的是除去关于电位极性的这种限制。
根据本发明，通过以下方法在形成在绝缘衬底上的半导体薄膜上形成场效应晶体管。
根据本发明的第一种方案，提供在绝缘衬底上形成的场效应晶体管，该晶体管至少包括：绝缘衬底；在绝缘衬底上形成的半导体薄膜；在所述半导体薄膜上形成的栅绝缘膜；具有一长度和一宽度的第一栅电极，该第一栅电极形成在所述栅绝缘膜上；具有第一导电类型的第一区和第二区，如平面图中的视图所示，第一区和第二区形成在半导体薄膜的表面上或表面中并且在其长度方向上布置在第一栅电极的两侧；具有相反导电类型的第三区，该第三区被形成为，在栅极宽度方向上夹在两个第二区之间，第二区包括多个区；以及与第二区和第三区共同连接的导电薄膜。
根据本发明的第二方案，此外在形成在绝缘衬底上的场效应晶体管中，第三区包括多个区，多个第二区中的一个这样布置，即它在栅极宽度方向上夹在多个第三区之间。
这里，在根据本发明的上述方案的结构中，晶体管以单极性操作。
根据本发明的第三方案，在绝缘衬底上形成的场效应晶体管还包括：具有一长度和一宽度的第二栅电极，该栅电极沿着第二区形成在栅绝缘膜上；具有第一导电类型的第四区，该第四区形成在所述半导体薄膜的表面上或表面中；且，所述第四区和第二区沿长度方向布置在第二栅电极的两侧上，第一和第四区设为输出区。第三方案成为解决上述单极性工作的方案并使双向工作成为可行。在该方案中，不要求所述第三区具有相反导电类型以便它夹在第一栅和第二区之间且足可以与第二区相邻布置以获得双向工作。
根据本发明的第四方案，此外在形成在绝缘衬底上的场效应晶体管中，形成第一和第四区以便具有相当高杂质浓度的部分(例如1020原子/cc的杂质浓度或更多)和具有相当低杂质浓度的部分(例如大约1020到1018原子/cc的杂质浓度)，具有较低杂质浓度的部分靠近栅电极布置，亦即，穿过绝缘膜与栅电极部分地重叠。
注意在本发明中，术语绝缘衬底指通过在半导体衬底例如硅的表面上形成绝缘膜例如氧化硅薄膜或氮化硅薄膜所获得的衬底、或由石英玻璃、氧化铝等等制成的绝缘衬底、或由蓝宝石等制成的绝缘结晶衬底。至于半导体薄膜的形成，采用通过将半导体衬底结合到绝缘衬底之后进行抛光减少薄膜厚度的方法；将半导体衬底结合到绝缘衬底之后剥离半导体衬底使其一部分为薄膜的方法；允许在由蓝宝石等制成的结晶衬底上异相外延生长的方法；一种叫SIMOX的方法，在该方法中通过离子注入将氧离子注入到硅衬底表面内并随后进行热处理以形成氧化膜且再在其上形成硅薄膜，通过使用CVD在绝缘衬底上形成薄膜的方法等。
根据本发明的第一方案，由于该结构，具有相反导电类型的第三区用作体区接触区，该接触区之间的最大距离缩小到普通结构的1/2。
在部分耗尽型的场效应晶体管和完全耗尽型的场效应晶体管的两种情况下，甚至在类似于“本征半导体”的半导体用于半导体薄膜的情况下，由于漏区和体区之间的高电场产生的相反导电类型的载流子聚集在具有相反导电型的第三区，以致实现本发明的目的。
根据本发明的第二方案，通过在栅极宽度W方向重复布置这些结构，而不考虑W的值，可以获得其中击穿电压保持恒定或输出电导对跨导的比率几乎保持不变的MOS晶体管。
根据本发明的第三方案，在电路工作中，在没有任何外部电源和体区接触电位的控制下，随着输出电压的极性变化电位自动地转变为最佳的体区接触电位。因此，消除对体区接触电位的一般限制，并且有可能实现相对于传统的体区接触电位能够正电位输出和负电位输出的双向操作的晶体管，其中源区和漏区可互换。
在一般能双向工作的H型和T型晶体管中，因为由考虑漏区的耐压和输出电导所决定的限制，W方向的长度不能设计过大。根据本发明，在从芯片面积方面考虑在可容许的范围内可以使在W方向的长度尽可能大。因此，在晶体管中，导通电阻和跨导各自可以设为电路工作的必要值。
另一方面，假定多个传统类型的晶体管布置和互连以组成具有大的W值的晶体管，那么布置H型晶体管将导致复杂的互连。而且，为了获得高耐压或高输出电阻的晶体管，在被布置的单元之一中不使W值大，结果是在两端栅的面积和接触区的面积约相当于本征晶体管的面积。因此，根据本发明的结构的晶体管在简单布局方面是有利的，其中复杂的互连被消除。
而且，根据本发明的结构，第一区和第四区的用作源区输出的一个区相对于体区正向偏置。因为未用源区来决定该晶体管的耐压或输出电导，所以这不会产生问题。从源区注入体区内的少数载流子被处于浮置态的第二区吸收且因此这些少数载流子几乎不影响第二区和用作漏区的区之间的体区。
本发明的晶体管以这样的方式工作，即在第一栅电极下面的沟道(长度：L1)和在第二栅电极下面的沟道(长度：L2)串联。因此，每单位沟道宽度(W)的导通电阻等于(L1+L2)/L1倍并且输出电流变为L1/(L1+L2)，在下面的例子中这些被改进。
如上所述，当源区和体区正向偏置时，靠近源区和体区的沟道的阈值电压Vth比漏区侧的低。因此，串联到源区侧的沟道电阻比漏区侧的低。特别，当栅偏置电压接近漏区侧的沟道的阈值电压Vth时，由于该现象，漏电流的减小被改善。同样，当采用部分耗尽型SOI而且输出电压高的情况下，源区侧上的沟道中的电压降固定于源区和体区之间的二极管的正向电压，以便在这种情况下输出电流值同样被改善。
根据本发明的第四方案，有可能改善输出区的击穿电压(耐压增加)。
附图说明
图1是表示普通T型双向操作的晶体管的例子的平面图；
图2是表示普通H型双向操作的晶体管的例子的平面图；
图3是表示普通源区连接型单向操作的晶体管的例子的平面图；
图4是表示普通衬垫式体区接触结构的例子的剖视图；
图5是表示根据本发明的实施例的双向操作的晶体管的平面图；
图6是沿着根据本发明的图5的A-A′线的剖视图；
图7是沿着根据本发明的图5的B-B′线的剖视图；
图8A表示源区连接型晶体管的输出特性，以及图8B表示当图8A源区连接型晶体管的源区用作输出端时的输出特性；
图9表示本发明的双向操作的晶体管的输出特性；
图10表示其中第三区之间的间距是100μm的晶体管的输出特性；
图11表示其中第三区之间的间距是10μm的晶体管的输出特性；
图12是表示说明最大容许电压和第三区之间距离之间关系的实验例子的图形。
具体实施方式
下面将描述本发明的实施例。图5表示本发明的平面结构的例子。图6和图7表示其剖面结构的例子。在图5中，参考标记110指具有第一导电类型的第一区；120指具有第一导电类型的第二区；130指具有相反导电类型的第三区；以及140指具有第一导电类型的第四区。参考标记401和402指第一和第二导电栅电极。412指连接第一和第二导电电极的导电薄膜，在该实施例中该薄膜由与导电栅电极相同的材料制成(例如多晶硅、或由硅化钨和多晶硅组成的双层薄膜、或由硅化钛或硅化钴和多晶硅组成的双层薄膜)，薄膜和电极连续布置。参考标记114和144指在第一和第四区中形成的且穿过栅绝缘膜分别与第一和第二导电栅电极401和402部分地重叠的具有低杂质浓度的部分。这里，如果不要求第一和第四区用作输出区以承受高压，则可以去除114和144部分。参考标记113，123，133，143以及403分别指用于第一、第二、第三、第四区以及栅电极的接触孔，通过接触孔各个区和金属薄膜布线511，532，514以及504连接。金属薄膜布线532通过接触孔123和133连接第二和第三区，但是电位不固定。
图6是沿着根据本发明的实施例的图5的A-A′线的剖视图；图7是沿着图5的B-B′线的剖视图；在图中，参考标记10指支承衬底；100指体区；200指栅绝缘膜；20指允许支承衬底和半导体薄膜(由第一区110(部分114)、第二区120、第三区130(图6中未示出)、第四区140(部分144)以及体区100组成)之间绝缘的绝缘层；300指使元件彼此绝缘的所谓场绝缘薄膜；以及310指使布线和半导体薄膜彼此绝缘的绝缘层。沟道被包含在第一和第二区之间的体区的表面上或在该体区内和在第二和第四区之间的体区的表面上或在该体区内。穿过体区上的栅绝缘膜，第一和第二栅电极的电位用于控制沟道的电阻。如图7所示，体区100靠近体区接触区130形成。体区接触区可以通过采用半导体区来形成，在半导体区中以1E19原子/cc或更多的量添加具有相反导电类型的杂质(例如硼)并获得低电阻。但是，在体区接触区执行吸收具有相反导电类型的载流子的功能或执行控制其费米能级的功能的情况下，本发明可被实现，以致体区接触区可以形成为部分接触体区的金属或硅化物薄膜。在这种情况下，它可以形成为第二区的布线532的公共区。同样，可以采用不同种类的允许异质结有体区的半导体区。
体区可以是相反导电类型、本征型、或第一导电类型。在是第一导电类型的情况下，为了获得增强型晶体管，优选在0V栅极电压下在体区的前侧至其后侧上实现耗尽。
第三区在栅宽度方向上的尺寸可以设为光刻工艺可达到的最小值。不必为第二区和第三区分别提供接触孔。接触孔可以在包括第二和第三区之间的边界的共同部分中形成。
根据本发明的实施例的晶体管的电特性与如图3所示的源区连接结构的晶体管的电特性相比较。用来测量的结构和材料参数如下。
至于晶体管的体区、第一、第二、第三以及第四区采用同样的尺寸以及杂质浓度并且在沟道宽度方向上的第二区的尺寸W2没有任何变化。体区：厚度＝400nm，导电类型＝p型硅，杂质浓度＝1E16原子/cm3，栅：n型多晶硅，栅长度：L1＝10μm以及L2＝5μm，栅氧化薄膜厚度＝30nm，以及绝缘层20的厚度：400nm，第一、第二、以及第四区的杂质浓度：峰值到1E20原子/cm3，第三区的杂质浓度：峰值到5E19原子/cm3，第三区的长度：3μm，第一和第四区杂质浓度低的部分的杂质浓度：2.5E17原子/cm3，以及长度：2μm，并且w2＝25μm。
图8A和8B表示源区连接结构的传统晶体管的输出特性。图8A是当第一区用作漏区和第二区用作源区时的图形，而图8B是当第二区用作漏区和第一区用作源区时的图形。如图8B的输出特性所指示的，当输出电压超过约1V时，输出电流与传统的MOS晶体管一样没有表现出饱和电流特性，但是随输出电压增加而增加。从通过实际测量获得的特性证实在源区连接结构的晶体管中如果第二区用作漏区，它几乎不耐压。
另一方面，图9表示根据本发明的图5所示结构的晶体管的输出特性。当第一区用作漏区和第四区用作源区时获得输出特性。但是，即使进行源漏区互换的连接，输出特性也几乎不变化。同图8A所示的输出特性比较起来，在栅电压高的部分中，输出电流减小，基本上相当于增加的沟道长度(L1/(L1+L2))。在栅电压接近栅阈值电压的电压范围内，输出电流的减小得到改善。
晶体管的结构和材料参数中，栅长度设为2μm，沟道宽度总共设为100μm，且只有w2的值改变。在这种状态，检查晶体管的输出电流-输出电压特性。当w2是100μm时的特性如图10所示并且当w2是10μm时的特性如图11所示。
当输出电压增加而栅电压固定时，输出电导dIout/dVout增加到等于晶体管的沟道电导处的电压假定设为输出电压的最大容许电压。这种情况由图12的图形所示。
当w2是100μm时，由于如上所述的弯折效应最大容许电压显著减小。在4V+ΔV的输出电压处观察到弯折效应本身，以致当w2是100μm时可以观察到最大容许电压改善到5.4V。而且，当w2是75μm也就是说是沟道长度(大约1.5μm)50倍的值时，弯折效应再减轻。因此，在该状态中，最大容许电压很大程度上由以下因素所影响。当第三区形成在两个第二区之间时，该条件相当于等于25倍沟道长度值并且由75/2＝38μm表示的第二区的宽度。
弯折效应减轻后，决定最大容许电压的因素是一种程度，即由于漏区-体区结中载流子的增加而产生的少数载流子被吸收到第三区内。至于该因素，证实通过将w2设为沟道长度的10倍或更少，则最大容许电压可以显著增加。
根据本发明的结构，形成多个第三区，由此产生的具有相反极性少数载流子可以用多个第三区之间的小距离w2有效地吸收。以此效果，可以实现上述实施例的输出电压的最大容许电压增加。
为了实现如上面的传统双向操作的晶体管的同样效果，采用H型结构并且要求沟道宽度约为上述例子中的沟道长度的10倍或更少。这些最终带来H型结构不可忽略的架空区域。在这种情况下，通过重复地布置单元结构来实现必要的电流容量。因此，用于互连各个单元和体区接触所需的区域与本征晶体管顺序的区域差不多，并且由于在每个单元H结构中到体区接触的复杂布线，该方法是相当不利的。
作为在电路应用中本发明更有利的效果，所以晶体管可以这样形成，即可能在相对于传统的体区电位的正和负电位工作。
Claims (8)
1.一种在绝缘衬底上形成的场效应晶体管，包括：
绝缘衬底；
在绝缘衬底上形成的半导体薄膜；
在所述半导体薄膜上形成的栅绝缘膜；
具有一长度和宽度的第一栅电极，该栅电极栅绝缘膜形成在所述栅绝缘膜上；
具有第一导电类型的第一区和第二区，所述第一区和第二区形成在半导体薄膜的表面上或表面内，且在第一栅电极长度方向布置在第一栅电极的两侧上；
具有与第一导电类型相对的相反导电类型的第三区，该区在栅极宽度方向上与第二区相邻地布置；
共同连接第二区和第三区的导电薄膜；
具有一长度和宽度的第二栅电极，该第二栅电极沿第二区通过栅绝缘膜形成在半导体薄膜的表面上；以及
具有第一导电类型的第四区，该第四区形成在半导体薄膜的表面上或表面内，且
所述第四区和第二区在长度方向上布置在第二栅电极的两侧，根据电路工作第一区和第四区中的一个区用作输出区。
2.根据权利要求1的在绝缘衬底上形成的场效应晶体管，其特征在于第二区和第三区包括多个区，以及多个第二区中的一个被布置为在栅极宽度方向夹在多个第三区之间。
3.根据权利要求2的在绝缘衬底上形成的场效应晶体管，其特征在于各个第三区之间的间距设为等于或小于沟道长度的50倍。
4.根据权利要求2的在绝缘衬底上形成的场效应晶体管，其特征在于第三区之间的间距设为等于或小于沟道长度的10倍。
5.根据权利要求1的在绝缘衬底上形成的场效应晶体管，其特征在于第一和第四区每个都具有相对低杂质浓度的部分和相对高杂质浓度的部分，相对低杂质浓度的部分比相对高杂质浓度的部分更靠近第一或第二栅电极布置。
6.根据权利要求1的在绝缘衬底上形成的场效应晶体管，其特征在于绝缘衬底从由玻璃、蓝宝石以及陶瓷组成的组中挑选出来的绝缘材料制成。
7.根据权利要求1的在绝缘衬底上形成的场效应晶体管，其特征在于绝缘衬底具有形成在硅衬底上的绝缘膜。
8.根据权利要求1的在绝缘衬底上形成的场效应晶体管，其特征在于第三区由金属硅化物薄膜形成，该区部分地接触半导体薄膜。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258334 | 2001-08-28 | ||
| JP258334/2001 | 2001-08-28 | ||
| JP258334/01 | 2001-08-28 | ||
| JP276805/01 | 2001-09-12 | ||
| JP2001276805A JP5001494B2 (ja) | 2001-08-28 | 2001-09-12 | 絶縁性基板上に形成された電界効果トランジスタ |
| JP276805/2001 | 2001-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1407609A CN1407609A (zh) | 2003-04-02 |
| CN1266750C true CN1266750C (zh) | 2006-07-26 |
Family
ID=26621140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021443785A Expired - Fee Related CN1266750C (zh) | 2001-08-28 | 2002-08-28 | 在绝缘衬底上形成的场效应晶体管以及集成电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7282763B2 (zh) |
| JP (1) | JP5001494B2 (zh) |
| KR (2) | KR100919081B1 (zh) |
| CN (1) | CN1266750C (zh) |
| TW (1) | TW556317B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542986B1 (ko) | 2003-04-29 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치 |
| KR100543004B1 (ko) * | 2003-09-18 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| US20050179483A1 (en) * | 2003-11-18 | 2005-08-18 | Hutchens Chriswell G. | High-voltage transistors on insulator substrates |
| US7045873B2 (en) * | 2003-12-08 | 2006-05-16 | International Business Machines Corporation | Dynamic threshold voltage MOSFET on SOI |
| US7084462B1 (en) * | 2005-04-15 | 2006-08-01 | International Business Machines Corporation | Parallel field effect transistor structure having a body contact |
| KR100741976B1 (ko) | 2005-08-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100878284B1 (ko) | 2007-03-09 | 2009-01-12 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치 |
| DE102007012380A1 (de) * | 2007-03-14 | 2008-09-18 | Austriamicrosystems Ag | MOSFET mit Kanalanschluss und Verfahren zur Herstellung eines MOSFETs mit Kanalanschluss |
| US7652339B2 (en) * | 2007-04-06 | 2010-01-26 | Xerox Corporation | Ambipolar transistor design |
| US8450799B2 (en) * | 2007-10-22 | 2013-05-28 | Seiko Instruments Inc. | Field effect transistor formed on an insulating substrate and integrated circuit thereof |
| US7939865B2 (en) * | 2009-01-22 | 2011-05-10 | Honeywell International Inc. | Metal semiconductor field effect transistor (MESFET) silicon-on-insulator structure having partial trench spacers |
| JP2011009579A (ja) * | 2009-06-26 | 2011-01-13 | Seiko Instruments Inc | 絶縁性基板上の電界効果トランジスタおよびその集積回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2461360A1 (fr) * | 1979-07-10 | 1981-01-30 | Thomson Csf | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede |
| JPS61278164A (ja) * | 1985-06-03 | 1986-12-09 | Hitachi Ltd | 双方向型薄膜半導体装置 |
| JPH04252075A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 半導体装置およびその製造方法 |
| EP0654829A1 (en) * | 1993-11-12 | 1995-05-24 | STMicroelectronics, Inc. | Increased density MOS-gated double diffused semiconductor devices |
| JPH0982969A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 薄膜トランジスタおよび液晶表示装置 |
| JP3364559B2 (ja) * | 1995-10-11 | 2003-01-08 | 三菱電機株式会社 | 半導体装置 |
| JPH09283752A (ja) * | 1996-04-12 | 1997-10-31 | Hitachi Ltd | Ｍｉｓ型半導体装置 |
| TW417256B (en) * | 1997-01-31 | 2001-01-01 | Seiko Epson Corp | Semiconductor MOS device and its manufacturing method |
| JP3379376B2 (ja) * | 1997-03-14 | 2003-02-24 | 松下電器産業株式会社 | 電界効果トランジスタおよびそれを用いた電力増幅器 |
| JP3216591B2 (ja) * | 1997-10-29 | 2001-10-09 | 日本電気株式会社 | 電界効果型トランジスタ |
| JP2000031289A (ja) * | 1998-07-08 | 2000-01-28 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JP3463593B2 (ja) * | 1999-03-01 | 2003-11-05 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP2000332250A (ja) * | 1999-05-18 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP3573056B2 (ja) * | 1999-07-16 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
| US6441434B1 (en) * | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
-
2001
- 2001-09-12 JP JP2001276805A patent/JP5001494B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-27 US US10/228,847 patent/US7282763B2/en not_active Expired - Lifetime
- 2002-08-27 TW TW091119429A patent/TW556317B/zh not_active IP Right Cessation
- 2002-08-28 KR KR1020020051214A patent/KR100919081B1/ko active IP Right Grant
- 2002-08-28 CN CNB021443785A patent/CN1266750C/zh not_active Expired - Fee Related
-
2007
- 2007-08-23 KR KR1020070085014A patent/KR100922914B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030019179A (ko) | 2003-03-06 |
| US20030052373A1 (en) | 2003-03-20 |
| KR20070091259A (ko) | 2007-09-10 |
| JP2003152184A (ja) | 2003-05-23 |
| JP5001494B2 (ja) | 2012-08-15 |
| KR100919081B1 (ko) | 2009-09-28 |
| KR100922914B1 (ko) | 2009-10-22 |
| CN1407609A (zh) | 2003-04-02 |
| US7282763B2 (en) | 2007-10-16 |
| TW556317B (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453955B2 (en) | Lateral DMOS device with dummy gate | |
| US9653596B2 (en) | Superjunction device and semiconductor structure comprising the same | |
| US20050218431A1 (en) | High voltage lateral FET structure with improved on resistance performance | |
| US7276405B2 (en) | Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same | |
| KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| CN1586009A (zh) | 场效应晶体管半导体器件 | |
| CN1738057A (zh) | 具有增强的屏蔽结构的金属氧化物半导体器件 | |
| CN1540770A (zh) | 半导体器件及其制造方法 | |
| CN1468449A (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
| JP2942732B2 (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| US20090072304A1 (en) | Trench misfet | |
| CN1266750C (zh) | 在绝缘衬底上形成的场效应晶体管以及集成电路 | |
| US6686627B2 (en) | Multiple conductive plug structure for lateral RF MOS devices | |
| US20200006489A1 (en) | MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region | |
| US6762456B1 (en) | Multiple conductive plug structure including at least one conductive plug region and at least one between-conductive-plug region for lateral RF MOS devices | |
| US6740930B2 (en) | Lateral MOS power transistor | |
| US7768068B1 (en) | Drain extended MOS transistor with increased breakdown voltage | |
| CN116314335A (zh) | 一种沟槽型mosfet器件的制造方法 | |
| CN111668212B (zh) | 半导体装置 | |
| JP5246638B2 (ja) | 半導体装置 | |
| CN203659876U (zh) | 超结器件和包括所述超结器件的半导体结构 | |
| CN1215930A (zh) | 亚四分之一微米级硅－绝缘体的mos场效应晶体管 | |
| CN2726126Y (zh) | 鳍状的半导体二极管结构 | |
| CN1930688A (zh) | 沟槽式场效应晶体管和其制造方法 | |
| US20240145580A1 (en) | Field-effect transistor with a dielectric structure having a gate dielectric and a shielding dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160406 Address after: Chiba County, Japan Patentee after: DynaFine Semiconductor Co.,Ltd. Patentee after: Lin Feng Address before: Chiba County, Japan Patentee before: Seiko Instruments Inc. Patentee before: Lin Feng |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Co-patentee after: Lin Feng Patentee after: ABLIC Inc. Address before: Chiba County, Japan Co-patentee before: Lin Feng Patentee before: DynaFine Semiconductor Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060726 Termination date: 20210828 |