TW556317B - Field effect transistor formed on an insulative substrate and integrated circuit thereof - Google Patents

Field effect transistor formed on an insulative substrate and integrated circuit thereof Download PDF

Info

Publication number
TW556317B
TW556317B TW091119429A TW91119429A TW556317B TW 556317 B TW556317 B TW 556317B TW 091119429 A TW091119429 A TW 091119429A TW 91119429 A TW91119429 A TW 91119429A TW 556317 B TW556317 B TW 556317B
Authority
TW
Taiwan
Prior art keywords
region
insulating substrate
regions
effect transistor
field effect
Prior art date
Application number
TW091119429A
Other languages
English (en)
Inventor
Yutaka Hayashi
Takashi Hasegawa
Hiroaki Takasu
Jun Osanai
Original Assignee
Yutaka Hayashi
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yutaka Hayashi, Seiko Instr Inc filed Critical Yutaka Hayashi
Application granted granted Critical
Publication of TW556317B publication Critical patent/TW556317B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

556317 A7 B7 五、發明説明(彳) 發明的背景 發明的領域 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於形成在於由SOI (絕緣體上之矽),玻 璃基底上之多晶矽,及SOS (藍寶石上之矽)表示之絕緣 基底上形成之半導體薄膜的場效電晶體以及其積體電路。 相關技藝的說明 習知地,在於SOI等上形成之MOS場效電晶體(以 下,簡寫爲MOS電晶體)中,如果形成通道之本體所稱 之矽薄膜部分是在浮動狀態,在增加汲極電壓的時候,於 汲極及本體間產生之高電場造成電流流於其間,以致電流 自本體流入源極。由於此電流的流入,本體及源極係經由 正向偏壓且MOS電晶體的閘臨界電壓被降低。進一步, 經濟部智慧財產局員工消費合作社印製 此電流係經由源極被用作射極且本體被用作基極之寄生雙 極電晶體放大,且電流係進一步自當作寄生雙極電晶體之 集極操作之汲極獲得。經由像此之正回饋現象,汲極電流 係以某汲極電壓或更高突然地增加,以致於在浮動狀態中 使用本體之MOS電晶體在耐壓方面被降低。此外,甚至 在較造成突然電流之增加低之汲極電壓的範圍中,造成輸 出傳導性之增加且相反地影響類比電路的電壓放大係數。 典型的輸出電流增加現象被稱爲扭結效應,其出現以致於 汲極區域係在應用於汲極及源極間之電壓中以3至4 V逐 步地增加。 爲了改進該現象,以固定本體在固定的電位,習知地 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -4 - 556317 Α7 Β7 五、發明説明(2 ) (請先閲讀背面之注意事項再填寫本頁) 使用是如圖1的平面圖所示之τ式電晶體結構’如圖2的 平面圖所示之Η式電晶體結構,如圖3的平面圖所示之 源極連結結構,及如圖4的截面圖所示之內嵌本體接觸結 構。 經濟部智慧財產局員工消費合作社印製 圖形中,參考數字111代表具有第一導電式之汲極區 域;121,具有第一導電式之源極區域;131,具有逆導電 式之本體接觸區域;及400 ’導電閘極區域。參考數字 113,123,133及403分別表不於汲極區域’源極區域’ 本體接觸區域,及閘極區域上形成之連接洞。經由連接洞 ,個別的區域分別係連接至金屬薄膜接線501,502,503 ,及5 0 4。如圖4所示,在汲極區域1 1 1及源極區域1 2 1 間之閘極區域400之下,閘絕緣膜200及對應於形成通道 之本體之部分1 〇〇被形成。圖4中’參考數字1 0表示支 撐板;102,本體嵌入部分;20,允許支撐板及半導體薄 膜間之絕緣之絕緣層(由汲極區域1 Π,源極區域1 2 1, 本體接觸區域1 3 1,部分1 00,及本體嵌入部分1 02構成 );300,元件彼此隔離之所謂的場致絕緣膜;以及3 1 0 ,接線及半導體薄膜彼此絕緣之絕緣層。 如圖1的Τ式結構及圖2的Η式結構所示,本體部 分係經由本體接觸區域1 3 1及源極與汲極區域間之閘極區 域下之部分連接至本體接觸區域1 3 1,本體接觸區域係對 稱於源極與汲極區域而建構,其致使源極與汲極的功能彼 此交換之所謂的雙極電路操作。反之,圖3的源極連結結 構及圖4的內嵌本體接觸區域被連接,其僅允許所謂的單 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -5- 556317 Α7 Β7 五、發明説明(3 ) 極電路操作。 (請先閲讀背面之注意事項再填寫本頁) 在如上述之T式及Η式結構中,本體接觸區域係形 成於經由閘下之本體之閘寬方向之末端部分。而且’在源 極連結結構中’本體接觸區域係形成於閘寬方向之源極區 域的兩端。 所以,如果電晶體的閘寬W被增加,在Τ式電晶體 中,本體接觸區域及離其對側上之接觸區域最迷的部分在 阻抗方面變高,結果由於固定的本體電位之影響變弱。而 且在Η式電晶體及源極連結結構中,如果閘寬W被增加 ,在閘的中心部分,由於固定的本體電位之影響變弱。 內嵌本體接觸結構是一結構以致於閘下之本體1 00及 接觸部分1 30係經由源極1 20下之部分連續地建構,以致 於如果源極接合部分到達該膜的深度部分,本體接觸區域 及閘下之本體間之本體內嵌部分1 02在阻抗方面被增加, 結果由於固定的本體電位之影響變弱。在未來,因爲技術 向前進步使半導體薄膜更薄,本體內嵌部分之阻抗被增加 是不可避免的。 經濟部智慧財產局員工消費合作社印製 而且上述Τ式及Η式電晶體中,已有電路應用方面 之問題。也就是,雙極電路操作是可能的之優點是僅可應 用在本體接觸電位有關之所謂的反極的範圍。所以,一旦 ,例如,Ρ式本體的電位被固定,對於源極與汲極在以上 電位有關之負電位(嚴格地說,超過ρη接合之前向偏壓 電壓之負電位)安全地操作是不可能的。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) -6 - 556317 A7 B7 五、發明説明(4 ) 發明的節要 (請先閲讀背面之注意事項再填寫本頁) 本發明在技術領域上已在上述環境的觀點中達成,且 因此本發明的目的是提供具有即使增加閘寬,控制汲極的 耐壓之降低或輸出傳導性之增加之結構。進一步,源極連 結結構包含單極操作,以致於具有源極與汲極被交換之電 路應用是不可能的。本發明的另一目的也是提供解決此問 題之結構。 而且在電路應用方面上述之T式及Η式電晶體中, 本體接觸電位被設定後,汲極及源極安全地操作之電位被 限制成本體接觸區域有關之正或負電位。本發明的還有另 一目的是消除此電位的極性上之限制。 根據本發明,場效電晶體係由下列機構形成在於絕緣 基底上形成之半導體薄膜上。 根據本發明的第一機構,提供了於絕緣基底上形成之 場效電晶體,包括至少: 絕緣基底; 於絕緣基底上形成之半導體薄膜; 經濟部智慧財產局員工消費合作社印製 經由閘絕緣膜形成在半導體薄膜的表面上具有長度及 寬度之第一閘電極; 於半導體薄膜的表面上或中形成且如在平面圖看來在 其長度方向係建構在第一閘電極的兩端之具有第一導電式 之第一區域及第二區域; 具有逆導電式之第三區域,其各被形成以致於它在聞 寬方向係夾在兩第二區域之間,第二區域包括多個區域; 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 556317 A7 B7 五、發明説明(5 ) 以及 與第二區域及第三區域共同連接之導電薄膜。 根據本發明的第二機構,進一步在於絕緣基底上形成 之場效電晶體中,第三區域包括多個區域且多個第二區域 的其中之一被建構以致於它在閘寬方向係夾在多個第三區 域之間。 在此,在根據本發明的上述機構之結構中,電晶體被 做成單極。 根據本發明的第三機構,於絕緣基底上形成之場效電 晶體進一步包含:具有長度及寬度之第二閘電極,其係經 由閘絕緣膜沿著第二區域形成於半導體薄膜的表面上;以 及具有第一導電式之第四區域,其係橫跨第二閘電極形成 於第二區域的對側,第一及第四區域係設定作輸出區域。 第三機構變成以上單極操作之解決機構且使雙極操作有用 。在此機構中,不需要具有逆導電式之各第三區域以致於 它係夾於第二區域之間且對它而言並聯於第二區域而建構 以獲得雙極操作是足夠的。 根據本發明的第四機構,進一步在於絕緣基底上形成 之場效電晶體中,第一及第四區域被形成以便有具有相當 高的雜質濃度(例如,102° atoms/cc或更高的雜質濃度) 之部分及具有相當低的雜質濃度(例如,大約102°至 l〇Hatoms/cc的雜質濃度)之部分,具有相當低的雜質濃 度之部分係建構接近閘電極,即,係經由絕緣膜而部分地 與閘電極重疊。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -8 - 556317 A7 B7 五、發明説明(6 ) (請先閱讀背面之注意事項再填寫本頁) 要注意的是,本發明中,術語絕緣基底是指由形成絕 緣膜如氧化矽膜或氮化矽膜於半導體基底如矽的表面上獲 得之基底,或石英玻璃,氧化鋁等做的絕緣基底’或藍寶 石等做的絕緣結晶基底。至於半導體薄膜的成型,使用了 在接合半導體基底至絕緣基底後由執行拋光減少膜厚度的 方法,在接合半導體基底至絕緣基底後去掉一部分變成薄 膜的方法,允許於藍寶石等做的結晶基底上異取向附生異 質磊晶長晶的方法,氧離子係經由離子移植植入矽基底表 面且加熱處理接著被執行以形成氧化膜且進一步矽薄膜在 其上之所謂SIMOX的方法,由CVD形成一膜於絕緣基底 的方法,及其類似。 根據本發明的第一機構,由於此結構,具有逆導電式 之第三區域作用如具有其間之最大距離被減少成習知的結 構的最大距離的1 / 2之本體接觸區域。 經濟部智慧財產苟員工消費合作社印製 在部分耗盡式場效電晶體及完全耗盡式場效電晶體的 兩例子中,且甚至在類似於”本質半導體”之半導體被用作 半導體薄膜之例子中,由於汲極及本體間之高電場產生之 逆導電式載子被收集在具有逆導電式之第三區域,以致於 本發明的目的被達成。 根據本發明的第二機構,在閘寬W方向之建構由重 覆地使用這些結構,不管W的値,MOS電晶體可被獲得 ’其中崩饋電壓被保維固定或輸出傳導性對互導的比例幾 乎不被改變。 根據本發明的第三機構,電路操作中,電位隨著輸出 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) -9- 556317 A7 ______B7 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 電壓的極性之改變不需任何外部電源及本體接觸電位的控 制而被自動地改變成最佳電位。所以本體接觸電位上之習 知的限制被消除,且實現能夠源極及源極是可交換之習知 的本體接觸電位有關之正電位輸出及負電位輸出之雙極電 晶體是可能的。 在能夠雙極操作之習知的Η式及T式電晶體中,因 爲考慮汲極的耐壓及輸出傳導性決定之限制的關係,W方 向之長度不能被設計得大。根據本發明,W方向之長度在 自晶片面積的觀點之可允許範圍內儘可能被做大。因此, 在電晶體中,在阻抗及互導上可各被設成電路操作必要之 値。 經濟部智慧財產局員工消費合作社印製 另一方面,假設多個習知類型電晶體被建構且接線以 構成具有大的W値之電晶體,Η式電晶體被建構,導致 複雜的互接。進一步,爲了獲得耐壓性或輸出傳導性高之 電晶體,W的値在經建構的單元的其中之一不被做的大, 結果接觸區域及在兩端之閘的面積幾乎對應於一般電晶體 的面積。所以,根據本發明的結構之電晶體就複雜的互接 被消除之簡單的佈局方面是有利的。 進一步,根據本發明的結構,一作用如第一區域及第 四區域的源極之區域由於本體的關係被往前地偏壓。因爲 源極不被用作決定此電晶體的耐壓或輸出傳導性,此不會 造成問題。自源極注於本體之少數載子以浮動狀態在第二 區域中被吸收且因此少數載子幾乎不影響第二區域及作用 如汲極之該區域間之本體。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -10- 556317 A7 ____ B7 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) 本發明的電晶體以第一閘電極下之通道(長度:L 1 ) 及第二閘電極下之通道(長度:L2 )係串聯之方式操作。 因此,每單位通道寬(W)上之阻抗等於C L1+L2) / L1 倍且輸出電流變L 1 / ( L 1 +L2 ),其在下列例子中被改進 〇 如上述,當源極及本體被往前地偏壓時,接近源極及 本體之通道的臨界電壓Vth係低於汲極側上之電壓。所以 ,串聯源極側之通道之阻抗低於汲極側上之阻抗。特別地 ,當閘偏壓接近汲極側上之通道臨界電壓Vth時,由於此 現象,汲極電流的降低被改進。而且,在部分耗盡式SOI 被使用且此外,輸出電壓高,源極側上之通道之電壓降被 鉗於源極及本體間之二極體的前向電壓上之例子中,以致 於輸出電流也在此例子中被改進。 根據本發明的第四機構,輸出區域之崩饋電壓被改進 是可能的(耐壓被增加)。 圖形的簡要說明 經濟部智慧財產局員工消費合作社印製 圖 附1 在 圖圖圖 圖是 中 圖 面 平 之 例 範 的 澧 ΜΈ. 晶 電 極 雙 式 丁 知 習 示 顯 面 ;平 圖之 面例 平範 之的 例1 範晶 的電 體極 晶單 電式 極結 雙連 式極 Η 源 知知 習習 示示 顯顯 是是 2 3 圖 圖 4 ; 面 圖平 面之 平體 之晶 例電 範極 的雙 構之 結例 觸施 接實 ΜΜΠ r3J. 本明 嵌發 內本 知據 習根 示示 顯 顯 是是 準 標 家 國 -國 中 用一適 尺 張 紙 I本 -釐 公 7 9 2 556317 A7 - _____B7_ __ 五、發明説明(9 ) 圖; 圖6是根據本發明沿著圖5的線A - A,所取之截面圖 (請先閱讀背面之注意事項再填寫本頁) j 圖7是根據本發明沿著圖5的線B-B,所取之截面圖 圖8A顯示源極連結式電晶體的輸出特徵,且圖8B 顯示當圖8A的源極連結式電晶體的源極被用作輸出端子 時之輸出特徵; 圖9顯示本發明的雙極電晶體的輸出特徵; 圖1 0顯示第三區域間之距離是1 〇〇 w m之電晶體的 輸出特徵; 圖1 1顯示第三區域間之距離是1 〇 // m之電晶體的輸 出特徵; 圖1 2是顯示示例最大可允許電壓及第三區域間之距 離間之關係之實驗範例之圖形。 經濟部智慧財產局S工消費合作社印¾ 主要元件對照表 111 汲極區域 121 源極區域 131 本體接觸區域 400 導電閘極區域 113 連接洞 123 連接洞 133 連接洞 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 556317 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明 1 ( 10 ) 403 連 接 洞 501 金 屬 薄 膜 接 線 502 金 屬 薄 膜 接 線 5 03 金 屬 薄 膜 接 線 504 金 屬 薄 膜 接 線 200 閘 絕 緣 膜 100 部 分 10 支 撐 板 102 本 體 嵌 入 部 分 20 絕 緣 層 300 場 致 絕 緣 膜 310 絕 緣 層 1 10 第 一 區 域 120 第 二 區 域 130 第 二 域 140 第 四 丨品▲ 域 401 第 一 導 電 閘 電 402 第 二 導 電 _ 電 412 導 電 薄 膜 1 14 部 分 144 部 分 143 連 接 洞 511 金 屬 薄 膜 接 線 5 32 金 屬 薄 膜 接 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 556317 A7 _______B7_ 五、發明説明(U ) 514 金屬薄膜接線 (請先閲讀背面之注意事項再填寫本頁) 較佳實施例的詳細說明 經濟部智慧財產局員工消費合作社印製 以下,本發明的實施例將被說明。圖5顯示本發明的 平面結構範例。圖6及7顯示其截面結構範例。圖5中, 參考數字110表示具有第一導電式之第一區域;120,具 有第〜導電式之第二區域;13〇,具有逆導電式之第三區 域;以及140,具有第一導電式之第四區域。參考數字 401及402表示第一及第二導電閘電極。由412所表示的 是連接第一及第二導電電極之導電薄膜,其係與本實施例 之導電閘電極相同的材料做的(例如,多晶矽,或由矽化 鎢及多晶矽構成之兩層膜或由矽化鈦或矽化鈷及多晶矽構 成之兩層膜),該膜及該電極係連續地建構。參考數字 1 1 4及1 44分別表示具有在第一及第四區域中形成且經由 閘絕緣膜部分地與第一及第二導電閘電極401及402重疊 之低雜質濃度之部分。在此,如果不需要作用如輸出區域 之第一及第四區域耐高壓,部分1 14及144也許被消除。 參考數字113,123,133,143,及403分別表示第一,第 二,第三,及第四區域,及閘電極之連接洞,經由連接洞 ,各個區域及金屬薄膜接線5 1 1,5 32,5 1 4,及504被連 接。金屬薄膜接線5 3 2經由連接洞123及133連接第二及 第三區域,但電位不被固定。 圖6是根據本發明的實施例沿著圖5的線A - A ’所取 之截面圖。圖7是根據本發明的實施例沿著圖5的線B- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14- 556317 A7 B7 五、發明説明(12 ) B’所取之截面圖。在圖形中,參考數字10表示支撐板; (請先閱讀背面之注意事項再填寫本頁) 1 0 0,本體;2 0 0,閘絕緣膜;2 0,允許支撐板及半導體薄 膜間之絕緣之絕緣層(由第一區域1 1 0,(部分1 1 4 ), 經濟部智慧財產局員工消費合作社印製 第二區域120,第三區域130,第四區域140,(部分144 ),及本體1 〇〇構成);300 ’元件彼此隔離之所謂的場 致絕緣膜;以及3 1 0,接線及半導體薄膜彼此絕緣之絕緣 層。通道存在於第一及第二區域間之本體的內部或表面上 且存在於第二及第四區域間之本體的內部或表面上。經由 本體上之閘絕緣膜,第一及第二閘電極的電位係用作控制 電子阻抗。如圖7所示,本體1 00係相鄰於本體接觸區域 1 3 0形成。本體接觸區域也許係由使用具有逆導電式之雜 質係以1E 19 atoms/cc或更多加入且低阻抗被獲得之半導 體區域而形成。然而,在本體接觸區域執行吸收具有逆導 電式的功能或控制其飛米級的功能之例子中’本發明可被 製作,以致於本體接觸區域也許被形成作部分地接觸本體 之金屬或矽化物薄膜。在此例中,對於第二區域它可被形 成作至接線5 3 2之共同的區域。而且’允許以本體異種接 合之不同種類的半導體區域也許被使用。 本體也許係逆導電式,本質式,或第一導電式的。在 第一導電式的例子中,最好是,爲了獲得加強式電晶體, 耗盡係以0V閘電壓遍及本體的前側至其後側達成。 閘寬方向中第三區域的維度也許在微影術被設成最小 的可用値。不需個別地提供第二區域及第三區域之連接洞 。連接洞也許係在包括第二及第三區域間共同之邊界之部 本紙張尺度適用中國國家標準(CNS ) A4規格(2!〇X297公釐) -15- 556317 A7 B7 五、發明説明(13 ) 分中形成。 (請先閱讀背面之注意事項再填寫本頁) 根據本發明的實施例之電晶體的電特徵係與圖3所示 之源極連結結構的電晶體的比較。作爲測量用之結構及材 料參數如下。 至於以同維度及雜質濃度使用之電晶體的本體,第一 ,第二,第三,及第四區域以及在通道寬方向中第二區域 的維度w2被使用不需改變。 本體:厚度 =400 nm,導電式 =p式矽,及 雜質濃度=1E16 atoms/cm3 閘:η式多砂,閘長:L1 = 10 // m及L 2 = 5 // m, 閘絕緣膜厚度 =30 nm,及絕緣層20的厚度:400nm 第二及第四區域的雜質濃度··峰値至1E20 atoms/cm3 第三區域的的雜質濃度:峰値至5E 19 atoms/cm3 第三區域的長度:3//m 雜質濃度低之第一及第四區域的部分之雜質濃度:2.5E 17 atoms/cnv’,且長度:2//m,且 w2 = 25"m 經濟部智慧財產局員工消費合作社印製 圖8A及8B顯示源極連結結構的習知電晶體的輸出 特徵。圖8A是當第一區域作用如汲極且第二區域作用如 源極時之圖形,而圖8B是當第二區域作用如汲極且第一 區域作用如源極時之圖形,當輸出電壓超過大約1 V時, 輸出電流不顯示飽和電流特徵如在習知的M0S電晶體, 但隨輸出電壓增加而增加。自由真正測量獲得之特徵,它 被確認在源極連結結構的電晶體中,如果第二區域被用作 汲極,它幾乎不耐電壓。 本紙張尺度適用中81國家標準(CNS ) A4規格(210X297公釐) " -16- 556317 A7 B7 五、發明説明(14 ) (請先閲讀背面之注意事項再填寫本頁) 另一方面’圖9顯示根據本發明之圖5所示之結構的 電晶體的輸出特徵。輸出特徵係當第一區域作用如汲極且 第四區域作用如源極時而獲得。然而,即使連接被執行以 致於它們被彼此交換,輸出特徵幾乎不改變。如比較圖 8 A所示之輸出特徵,在閘電壓是高之部分中,輸出電流 被降低實質上對應於經增加的通道長(L 1 / ( L 1 +L2 )) 。在閘電壓接近閘臨界電壓之電壓範圍中,輸出電流之降 低被改進。 電晶體的結構及材料參數,閘長被設成2 // m,通道 寬總共被設成100 // m,且僅w2的値被改變。在此狀態中 ,電晶體的輸出電流-輸出電壓特徵被試驗。當w2是100 V m時之特徵係顯示於圖1 0中且當w2是1 0 # m時之特 徵係顯不於圖11中。 當輸出電壓被增加同時閘電壓被固定時,輸出傳導性 dlout / dVout被增加成等於電晶體的通道傳導性之電壓大 槪被設作輸出電壓的最大可允許電壓。這是由圖1 2的圖 形顯示。 經濟部智慧財產局員工消費合作社印製 當w2是10 0 m時,最大可允許電壓明顯地被降低 由於如上述之無扭曲效應。無扭曲效應本身在4V+ △ V的 輸出電壓被觀測,以致於當w2是1 00 // m時,可能被觀 測最大的可允許電壓被改進成5.4V。進一步,當W2是75 V m時也就是5 0倍通道長之値(大約1.5 // m ),無扭曲 效應係進一步減輕。因此,此狀態中,最大可允許電壓接 著係由下列因素大大地影響。此狀況對應於等於25倍通 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -17- 556317 Α7 Β7 五、發明説明(15 ) 道長之値且由75 / 2 = 38 //m表示之第二區域的寬度,當 第三區域被形成於兩第二區域間。 (請先閱讀背面之注意事項再填寫本頁) 在無扭曲效應被減輕後,決定最大可允許電壓之因素 接著是至由於汲極本體接合的增加產生之少量載子被吸收 進入第三區域之程度。至於該因素,它是由設w2成1 0 倍通道長或更少之値而確認,最大可允許電壓可被明顯地 改進。 根據本發明的結構,多個第三區域被形成,藉此用反 極性經產生的少量載子可以多個第三區域間之小距離w2 被有效地吸收。由於此效應,實現如上述實施例之輸出電 壓的最大可允許電壓之增加是可能的。 經濟部智慧財產局員工消費合作社印製 爲達成如上習知雙極電晶體相同的效果,Η式結構被 使用且通道寬被要求大約1 0倍或更少如上述範例之通道 長。此包含超出末端之可以忽略的範圍之Η式結構的耗 用面積。此例中,必要的電流容量係由重覆地使用作爲建 構之單位結構而達成。結果,該面積幾乎與一般電晶體相 同且在各單位Η結構中由複雜的接線至本體接觸區域是 較不利的。 當本發明的效應進一步在電路應用有利時,電晶體可 被形成以致於習知本體電位有關之正及負電位之操作是可 能的。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210><297公釐) -18-

Claims (1)

  1. 556317 A8 B8 C8 D8 六、申請專利範圍 1 1. 一種於絕緣基底上形成之場效電晶體,包含: 絕緣基底; (請先閲讀背面之注意事項再填寫本頁) 於絕緣基底上形成之半導體薄膜; 經由閘絕緣膜在半導體薄膜的表面上形成具有長度及 寬度之第一閘電極; 於半導體薄膜的表面上或中形成且如在平面圖看來在 其長度方向係建構在第一閘電極的兩側之具有第一導電式 之第一區域及第二區域; 具有相對於第一導電式之逆導電式之第三區域,·其在 閘寬方向平行於第二區域而建構; 與第二區域及第三區域共同連接之導電薄膜; 經由閘絕緣膜沿著第二區域於半導體薄膜的表面上形 成具有長度及寬度之第二閘電極;以及 於第二閘電極有關之第二區域的對側上形成具有第一 導電式之第四區域,第一及第四區域的其中之一被用作根 據電路操作之輸出區域。 經濟部智慧財產局員工消費合作社印製 2. 根據申請專利範圍第1項之於絕緣基底上形成之場 效電晶體,其中第二及第三區域包含多個區域,且多個第 二區域的其中之一被建構以致於它被夾在閘寬方向之多個 第三區域之間。 3. 根據申請專利範圍第2項之於絕緣基底上形成之場 效電晶體,其中各個第三區域間之距離被設作50倍通道 長或更少。 4·根據申請專利範圍第2項之於絕緣基底上形成之場 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) -19- 556317 B8 C8 D8 六、申請專利範圍 2 效電晶體,其中第三區域間之距離被設作10倍通道長或 更少。 (請先閲讀背面之注意事項再填寫本頁) 5·根據申請專利範圍第1項之於絕緣基底上形成之場 效電晶體,其中第一及第四區域各有相當低的雜質濃度之 部分及相當高的雜質濃度之部分,相當低的雜質濃度之部 分被建構較相當高的雜質濃度之部分接近第一或第二閘電 極。 6. 根據申請專利範圍第1項之於絕緣基底上形成之場 效電晶體,其中絕緣基底係選自由玻璃,藍寶石,及·陶瓷 構成之群組之絕緣材料做的。 7. 根據申請專利範圍第1項之於絕緣基底上形成之場 效電晶體,其中絕緣基底有於矽基底上形成之絕緣膜。 8. 根據申請專利範圍第1項之於絕緣基底上形成之場 效電晶體,其中第三區域係部分地接觸半導體薄膜之矽化 物金屬薄膜形成的。 9. 一種於絕緣基底上形成之場效電晶體,包含: 絕緣基底; 經濟部智慧財產局員工消費合作社印製 於絕緣基底上形成之半導體薄膜; 經由閘絕緣膜在半導體薄膜的表面上形成具有長度及 寬度之第一閘電極; 於半導體薄膜的表面上或中形成且如在平面圖看來在 其長度方向係建構在第一閘電極的兩側之具有第一導電式 之第一區域及第二區域; 具有相對於第一導電式之逆導電式之第三區域,其各 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) -20- 556317 A8 B8 C8 D8 六、申請專利範圍 3 被建構以致於它們係夾在閘寬方向之兩第二區域之間,第 二區域包含多個區域;以及 與第二區域及第三區域共同連接之導電薄膜。 10.根據申請專利範圍第9項之於絕緣基底上形成之 場效電晶體,其中第二區域的寬度被設作25倍通道長或 更少。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 -
TW091119429A 2001-08-28 2002-08-27 Field effect transistor formed on an insulative substrate and integrated circuit thereof TW556317B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001258334 2001-08-28
JP2001276805A JP5001494B2 (ja) 2001-08-28 2001-09-12 絶縁性基板上に形成された電界効果トランジスタ

Publications (1)

Publication Number Publication Date
TW556317B true TW556317B (en) 2003-10-01

Family

ID=26621140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119429A TW556317B (en) 2001-08-28 2002-08-27 Field effect transistor formed on an insulative substrate and integrated circuit thereof

Country Status (5)

Country Link
US (1) US7282763B2 (zh)
JP (1) JP5001494B2 (zh)
KR (2) KR100919081B1 (zh)
CN (1) CN1266750C (zh)
TW (1) TW556317B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
WO2005050716A2 (en) * 2003-11-18 2005-06-02 Halliburton Energy Services, Inc. High-temperature devices on insulator substrates
US7045873B2 (en) * 2003-12-08 2006-05-16 International Business Machines Corporation Dynamic threshold voltage MOSFET on SOI
US7084462B1 (en) * 2005-04-15 2006-08-01 International Business Machines Corporation Parallel field effect transistor structure having a body contact
KR100741976B1 (ko) 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100878284B1 (ko) 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
DE102007012380A1 (de) * 2007-03-14 2008-09-18 Austriamicrosystems Ag MOSFET mit Kanalanschluss und Verfahren zur Herstellung eines MOSFETs mit Kanalanschluss
US7652339B2 (en) * 2007-04-06 2010-01-26 Xerox Corporation Ambipolar transistor design
US8450799B2 (en) * 2007-10-22 2013-05-28 Seiko Instruments Inc. Field effect transistor formed on an insulating substrate and integrated circuit thereof
US7939865B2 (en) * 2009-01-22 2011-05-10 Honeywell International Inc. Metal semiconductor field effect transistor (MESFET) silicon-on-insulator structure having partial trench spacers
JP2011009579A (ja) * 2009-06-26 2011-01-13 Seiko Instruments Inc 絶縁性基板上の電界効果トランジスタおよびその集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
JPS61278164A (ja) * 1985-06-03 1986-12-09 Hitachi Ltd 双方向型薄膜半導体装置
JPH04252075A (ja) * 1991-01-28 1992-09-08 Nec Corp 半導体装置およびその製造方法
EP0654829A1 (en) * 1993-11-12 1995-05-24 STMicroelectronics, Inc. Increased density MOS-gated double diffused semiconductor devices
JPH0982969A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
JP3364559B2 (ja) * 1995-10-11 2003-01-08 三菱電機株式会社 半導体装置
JPH09283752A (ja) * 1996-04-12 1997-10-31 Hitachi Ltd Mis型半導体装置
TW417256B (en) * 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
JP3379376B2 (ja) * 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
JP3216591B2 (ja) * 1997-10-29 2001-10-09 日本電気株式会社 電界効果型トランジスタ
JP2000031289A (ja) * 1998-07-08 2000-01-28 Oki Electric Ind Co Ltd 半導体集積回路装置
JP3463593B2 (ja) * 1999-03-01 2003-11-05 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP2000332250A (ja) * 1999-05-18 2000-11-30 Sony Corp 半導体装置およびその製造方法
JP3573056B2 (ja) * 1999-07-16 2004-10-06 セイコーエプソン株式会社 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
US6441434B1 (en) * 2000-03-31 2002-08-27 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact and method

Also Published As

Publication number Publication date
JP5001494B2 (ja) 2012-08-15
KR20070091259A (ko) 2007-09-10
KR100922914B1 (ko) 2009-10-22
KR20030019179A (ko) 2003-03-06
JP2003152184A (ja) 2003-05-23
CN1266750C (zh) 2006-07-26
US7282763B2 (en) 2007-10-16
CN1407609A (zh) 2003-04-02
KR100919081B1 (ko) 2009-09-28
US20030052373A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
KR100922914B1 (ko) 절연 기판 상에 형성된 전계 효과 트랜지스터
TW379452B (en) SOI MOS field effect transistor
JP3076468B2 (ja) 半導体装置
JP2011066415A (ja) 導電表面チャネル伸長部分とゲート制御チャネル側壁を有する薄体mosfet
JPH04268767A (ja) 半導体装置
JPH06104438A (ja) 薄膜トランジスタ
JP2003152184A5 (zh)
TW200921850A (en) Structure of MTCMOS cell and method for fabricating the MTCMOS cell
US3590343A (en) Resonant gate transistor with fixed position electrically floating gate electrode in addition to resonant member
TW200539444A (en) High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof
JP2003209185A (ja) 半導体装置
JP2850072B2 (ja) 半導体装置
JPH0556667B2 (zh)
TWI238534B (en) Semiconductor device
JP3155040B2 (ja) 半導体装置
JP5395137B2 (ja) 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
TWI783417B (zh) 半導體結構和操作電路
JPH01111378A (ja) 縦型mos fet
US8450799B2 (en) Field effect transistor formed on an insulating substrate and integrated circuit thereof
US20040104432A1 (en) Semiconductor device having fully and partially depleted SOI elements on a substrate
JPH0560266B2 (zh)
JP4389572B2 (ja) 絶縁ゲート型半導体装置
JPH0424877B2 (zh)
JPH01143253A (ja) 半導体装置およびその製造方法
JPH0936352A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees