JP3379376B2 - 電界効果トランジスタおよびそれを用いた電力増幅器 - Google Patents

電界効果トランジスタおよびそれを用いた電力増幅器

Info

Publication number
JP3379376B2
JP3379376B2 JP06033497A JP6033497A JP3379376B2 JP 3379376 B2 JP3379376 B2 JP 3379376B2 JP 06033497 A JP06033497 A JP 06033497A JP 6033497 A JP6033497 A JP 6033497A JP 3379376 B2 JP3379376 B2 JP 3379376B2
Authority
JP
Japan
Prior art keywords
active layer
layer region
gate electrode
gate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06033497A
Other languages
English (en)
Other versions
JPH10256562A (ja
Inventor
昭久 杉村
邦彦 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP06033497A priority Critical patent/JP3379376B2/ja
Priority to US09/041,111 priority patent/US6114732A/en
Priority to KR1019980010025A priority patent/KR100276041B1/ko
Priority to CNB981010210A priority patent/CN1145217C/zh
Publication of JPH10256562A publication Critical patent/JPH10256562A/ja
Priority to US09/441,568 priority patent/US6268632B1/en
Application granted granted Critical
Publication of JP3379376B2 publication Critical patent/JP3379376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（ＦＥＴ）およびそれを用いた電力増幅器に関する
ものである。
【０００２】
【従来の技術】従来、電力増幅器、特に高周波電力増幅
器における低出力動作時の消費電力低減のためには、デ
ュアルゲート電界効果トランジスタを能動素子として用
いたものがよく知られている。
【０００３】図１１は、従来の高周波電力増幅器の構成
図である。図１１において、１は高周波信号が入力され
る高周波電力入力端子、２は増幅された高周波信号が出
力される高周波電力出力端子、３は入力の整合をとる入
力整合回路、４は出力の整合をとる出力整合回路、５は
第１のゲートにバイアスをかける第１のゲート電圧供給
回路、６は第２のゲートにバイアスをかける第２のゲー
ト電圧供給回路、７はドレインにバイアスをかけるドレ
イン電圧供給回路、８はデュアルゲート電界効果トラン
ジスタ、９および１０は可変負電源、１１は正電源であ
る。
【０００４】
【発明が解決しようとする課題】上記従来の構成を有す
る高周波電力増幅器は、デュアルゲート電界効果トラン
ジスタ８の第２ゲートに供給する電圧を制御することに
より、低出力動作時の消費電流を低減できるという利点
があった。
【０００５】しかしながら、上記従来の構成を有する高
周波電力増幅器においては、高出力動作時と低出力動作
時における第２ゲートに供給する電圧変化により、デュ
アルゲート電界効果トランジスタ８の入出力インピーダ
ンスが大きく変化するため、入力整合回路３と出力整合
回路４の電気的不整合が発生するという問題があった。
【０００６】本発明の目的は、入出力整合回路の整合を
保持しながら、低出力動作時の消費電流が低減できる電
界効果トランジスタとそれを用いた高周波電力増幅器を
提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電界効果トランジスタは、半導体基板上
に形成された半導体基板上に形成された第１の活性層領
域と、その第１の活性層領域から離れて形成された第２
の活性層領域と、前記第１の活性層領域と前記第２の活
性層領域に形成され共通接続されたソース電極と、前記
第１の活性層領域と前記第２の活性層領域とを完全に横
切る第１のゲート電極と、前記第１のゲート電極に平行
して形成され、かつ前記第１の活性層領域のみを完全に
横切る第２のゲート電極と、前記第１のゲート電極に平
行して形成され、かつ前記第２の活性層領域のみを完全
に横切る第３のゲート電極と、前記ゲート電極に対して
前記ソース電極とは反対側にあって、前記第１の活性層
領域と前記第２の活性層領域の両方に形成され共通接続
されたドレイン電極とを備えていることを特徴とするも
のである。
【０００８】本発明の電力増幅器は、本発明の電界効果
トランジスタを用い、入力端子と第１のゲート電極との
間に接続された入力整合回路と、ドレイン電極と出力端
子との間に接続された出力整合回路と、前記第１のゲー
ト電極に接続された第１の直流電圧源回路と、第２のゲ
ート電極に接続された第２の直流電圧源回路と、第３の
ゲート電極に接続された第３の直流電圧源回路と、前記
ドレイン電極に接続された第４の直流電圧源回路と、前
記第１の直流電圧源回路と前記第２の直流電圧源回路お
よび前記第３の直流電圧源回路の電圧を制御する制御回
路とを備えていることを特徴としたものである。
【０００９】この構成を用いて、第２のゲート電極に印
加される電圧を変化させて第２のゲート電極をピンチオ
フさせることにより、電力増幅器の大出力動作時におい
て、総ゲート幅の大きい電界効果トランジスタにし、電
力増幅器の小出力動作時において、負帰還回路を有する
総ゲート幅の小さい電界効果トランジスタにすることに
よって、小出力動作時に消費電流を低減することができ
るとともに、大出力動作時においても、小出力動作時に
おいても入出力の整合を保持できる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照にしながら説明する。
【００１１】（実施の形態１）図１に、本発明における
第１の実施の形態の電界効果トランジスタの構造を示
す。
【００１２】この構造は、半導体基板上に形成された活
性層領域１２とそれに接続されたソース電極１３と、活
性層領域１２を完全に横切る第１のゲート電極１４と、
第１のゲート電極１４に平行して形成され、かつ活性層
領域１２を完全には横切らない第２のゲート電極１５お
よびソース電極１３とは反対側に有って活性層領域１２
に接続されたドレイン電極１６とで形成されたものであ
る。
【００１３】この構造により、１つの活性層領域なが
ら、全ての活性層領域に共通した第１のゲート電極と一
部の活性層領域にのみ存在する第２のゲート電極を備え
た電界効果トランジスタが形成できる。
【００１４】これにより、第１のゲート電極と第２のゲ
ート電極に導通のための電圧を供給することによりほぼ
デュアルゲート構造の電界効果トランジスタができ、ま
た、第１のゲート電極に導通のための電圧を、第２のゲ
ート電極に非導通のためのピンチオフ電圧を供給するこ
とによりシングルゲート構造の電界効果トランジスタが
でき、１つの電界効果トランジスタの構造ながら、２つ
の電界効果トランジスタ部分を作ることができる。
【００１５】次に、より高周波用の電界効果トランジス
タにするために、全ての電極をくし形の構造にしたもの
を図２に示す。
【００１６】なお、図１と同じ名称のものには同じ番号
を付した。この構造は、図１の構造を有する電界効果ト
ランジスタをゲート電極のゲート長方向に並列に２つ以
上配置し、それぞれの電極をくし形に共通接続したもの
である。
【００１７】これにより、第１のゲート電極と第２のゲ
ート電極に印加する電圧を制御することにより、デュア
ルゲート構造とシングルゲート構造の２つの電界効果ト
ランジスタ部分を作ることができる。
【００１８】次に、上記の電界効果トランジスタでは、
１つのデュアルゲート構造の電界効果トランジスタ部分
しか形成していないが、第１のゲート電極に平行かつ第
２のゲート電極と同距離の位置に、活性層領域を横切ら
ないゲート幅の短い第３のゲート電極を２つ以上形成す
ることにより、１つの電界効果トランジスタながら、１
つのシングルゲート構造と、２つ以上のデュアルゲート
構造の電界効果トランジスタ部分を作ることができる。
【００１９】（実施の形態２）図３に、本発明における
第２の実施の形態の電界効果トランジスタの構造を示
す。
【００２０】この構造は、全ての電極をくし形にした場
合の第１の実施の形態の変形であって同じ作用をする。
【００２１】すなわち、この構造は、半導体基板上に形
成された活性層領域１２に複数のソース電極１３とドレ
イン電極１６がそれぞれ交互に配置され、ソース電極１
３とドレイン電極１６がそれぞれ共通接続されてくし形
の電極が形成され、ソース電極１３とドレイン電極１６
の間の全てに形成され共通に接続された第１のゲート電
極１４と、ソース電極１３とドレイン電極１６の間の左
端の２カ所を除いて形成され共通に接続された第２のゲ
ート電極１５とを備えたものである。
【００２２】この構造により、第１のゲート電極１４と
第２のゲート電極１５に導通のための電圧を供給するこ
とにより、全ての電界効果トランジスタが動作するた
め、ほぼデュアルゲート構造となり、第１のゲート電極
に導通のための電圧を、第２のゲート電極に非導通のた
めのピンチオフ電圧を供給することにより、第１と第２
のゲートがあるデュアルゲート構造の箇所は非導通とな
り、第１のゲートのみがあるシングルゲート構造の電界
効果トランジスタのみ動作することとなり、結果的にシ
ングルゲートとデュアルゲートの２つの電界効果トラン
ジスタを作ることができる。
【００２３】（実施の形態３）図４に、本発明における
第３の実施の形態の電界効果トランジスタの構造を示
す。
【００２４】この構造は、半導体基板上に形成された第
１の活性層領域１７と、それに平行に形成された第２の
活性層領域１８と、第１の活性層領域１７と第２の活性
層領域１８の両方に形成され共通接続されたソース電極
１３と、第１の活性層領域１７と第２の活性層領域１８
を完全に横切る第１のゲート電極１４と、第１のゲート
電極１４に平行して形成され、かつ第１の活性層領域１
７のみを完全に横切る第２のゲート電極１５と、第１の
ゲート電極１４に平行して形成され、かつ第２の活性層
領域１８のみを完全に横切る第３のゲート電極１９と、
ゲート電極１４，１５，１９に対してソース電極１３と
は反対側にあって、第１の活性層領域１７と第２の活性
層領域１８の両方に形成され共通接続されたドレイン電
極１６とで形成されたものである。
【００２５】この構造により、ソースとドレインおよび
第１ゲートを共通にした１つの電界効果トランジスタ構
造ながら、大きさの異なるデュアルゲート構造を有する
３つの電界効果トランジスタ部分を作ることができる。
【００２６】すなわち、第１と第２および第３のゲート
電極に導通のための電圧を供給することにより全体が動
作する大型のデュアルゲート構造の電界効果トランジス
タを作ることができる。また、第１と第２のゲート電極
に導通のための電圧を、第３のゲート電極に非導通のた
めのピンチオフ電圧を供給することにより第１の活性層
領域のデュアルゲート構造のみの動作する中型の電界効
果トランジスタを作ることができる。また、第１と第３
のゲート電極に導通のための電圧を、第２のゲート電極
に非導通のためのピンチオフ電圧を供給することにより
第２の活性層領域のデュアルゲート構造のみ動作する小
型の電界効果トランジスタを作ることができる。これら
により、ソースとドレインおよび第１ゲートを共通にし
た１つの電界効果トランジスタの構造ながら、大きさの
異なる３つの電界効果トランジスタを作ることができ
る。
【００２７】なお、より高周波用の電界効果トランジス
タにするために全ての電極をくし形の構造にすることも
できる。この場合、図４の構造を有する電界効果トラン
ジスタをゲート電極のゲート長方向に並列に２つ以上配
置し（この場合、第２の活性層領域は第１の活性層領域
の下側にくる）、それぞれの電極をくし形に接続するこ
とにより形成できる。
【００２８】また、図４の電界効果トランジスタでは２
つの活性層領域がある構造の電界効果トランジスタ部分
しか形成していないが、第１の活性層領域１７に平行に
独立した活性層領域を２つ以上形成し、全ての活性層領
域を横切る第１のゲート電極に平行かつそれぞれの活性
層領域のみを完全に横切る３つ以上のゲート電極を形成
することにより、１つの電界効果トランジスタ構造なが
ら、４つ以上のデュアルゲート構造の電界効果トランジ
スタ部分を作ることができる。
【００２９】（実施の形態４）図５に、本発明における
第４の実施の形態の電界効果トランジスタの構造を示
す。
【００３０】この構造は、全ての電極をくし形にした場
合の第３の実施の形態の変形であって同じ作用をする。
【００３１】すなわち、この構造は、半導体基板上に形
成された第１の活性層領域１７と第１の活性層領域横側
に形成された第２の活性層領域１８の上に複数のソース
電極１３とドレイン電極１６がそれぞれ交互に配置さ
れ、ソース電極１３とドレイン電極１６がそれぞれ共通
接続されてくし形の電極が形成され、ソース電極１３と
ドレイン電極１６の間の全ての活性層領域に形成され共
通に接続された第１のゲート電極１４と、第１の活性層
領域１７のソース電極１３とドレイン電極１６の間に形
成され共通に接続された第２のゲート電極１５と、第２
の活性層領域１８のソース電極１３とドレイン電極１６
の間に形成され共通に接続された第３のゲート電極１９
とを備えたものである。
【００３２】この構造により、第１のゲート電極１４と
第２のゲート電極１５および第３のゲート電極１９に導
通のための電圧を供給することにより、全ての電界効果
トランジスタが動作する大型のデュアルゲート構造とな
る。また、第１のゲート電極１４と第２のゲート電極１
５に導通のための電圧を、第３のゲート電極１９に非導
通のためのピンチオフ電圧を供給することにより、第１
の活性層領域１７のデュアルゲート構造の電界効果トラ
ンジスタは動作し、第２の活性層領域１８のデュアルゲ
ート構造の電界効果トランジスタが動作しない中型のデ
ュアルゲート構造となる。また、第１のゲート電極と第
３のゲート電極に導通のための電圧を、第２のゲート電
極に非導通のためのピンチオフ電圧を供給することによ
り、第１の活性層領域１７のデュアルゲート構造の電界
効果トランジスタは動作せず、第２の活性層領域１８の
デュアルゲート構造の電界効果トランジスタが動作する
小型のデュアルゲート構造となる。
【００３３】この結果、１つの電界効果トランジスタ構
造ながら、大きさの異なる３つのデュアルゲートの電界
効果トランジスタを作ることができる。
【００３４】（実施の形態５）図６に、本発明の第１と
第２の実施の形態で示した電界効果トランジスタを用い
た本発明の第５の実施の形態における高周波電力増幅器
の構成図を示す。
【００３５】この回路構成は、高周波電力入力端子２０
と本発明の第１と第２の実施の形態で示した電界効果ト
ランジスタ２１の第１のゲート端子２２との間に入力整
合回路２３が接続され、ドレイン端子２４と高周波電力
出力端子２５との間に出力整合回路２６が接続され、第
１のゲート端子２２と接地点との間に第１のゲート電圧
供給回路２７と可変負電源２８が直列に接続され、第２
のゲート端子２９と接地点との間に第２のゲート電圧供
給回路３０と可変負電源３１が直列に接続され、ドレイ
ン端子２４と接地点との間にドレイン電圧供給回路３２
と正電源３３が直列に接続され、可変負電源２８と可変
負電源３１を制御するマイクロプロセッサ３４を備えた
ものである。
【００３６】なお、電圧供給回路と可変負電源または正
電源で直流電圧源回路を構成している。
【００３７】また、後で述べるように電界効果トランジ
スタ２１の第２のゲート電極の総ゲート幅は第１のゲー
ト電極の総ゲート幅とは少し小さい程度の長さに設定す
る。
【００３８】以下に、本発明の第５の実施の形態におけ
る高周波電力増幅器の動作原理について述べる。
【００３９】まず、このように構成された高周波電力増
幅器を大出力動作させる場合について説明する。第１の
ゲート端子２２にはVgg1なる電圧、第２のゲート端子２
９にはVgg2なる電圧、ドレイン端子２４にはVddなる電
圧を印加する。なお、電圧Vgg1、電圧Vgg2、電圧Vdd、
入力整合回路２３および出力整合回路２６は、高周波電
力増幅器に求められる特性により決定される。
【００４０】図７に、第５の実施の形態における大出力
動作時の電界効果トランジスタの等価回路を示す。すな
わち、大出力動作時の高周波電力増幅器は、大きな総ゲ
ート幅を有するデュアルゲート構造の電界効果トランジ
スタ部分と、それに比べて充分に小さい総ゲート幅を有
するシングルゲート構造の電界効果トランジスタ部分が
並列動作しており、一般的なデュアルゲート構造の電界
効果トランジスタを能動素子として用いたものに近似で
きる。
【００４１】次に、この高周波電力増幅器を小出力動作
させる場合について説明する。第１のゲート端子２２に
はVgg1なる電圧、第２のゲート端子２９には電界効果ト
ランジスタが充分にピンチオフするVgg3なる電圧、ドレ
イン端子２４にはVddなる電圧を印加する。なお、電圧V
gg1、電圧Vdd、入力整合回路２３および出力整合回路２
６は、大出力動作時と同一である。この動作方法によ
り、シングルゲート構造の電界効果トランジスタ部分を
能動素子として用い、デュアルゲート構造の電界効果ト
ランジスタ部分を負帰還回路として用いることができ
る。
【００４２】図８に、第５の実施の形態における小出力
動作時の電界効果トランジスタの等価回路を示す。すな
わち、小出力動作時の高周波電力増幅器は、負帰還回路
を有する一般的なシングルゲート構造の電界効果トラン
ジスタを能動素子として用いたものに等しいものとな
る。
【００４３】一般に電界効果トランジスタの入出力イン
ピーダンスは総ゲート幅にほぼ反比例し、また、総ゲー
ト幅が等しいときには、デュアルゲート構造の電界効果
トランジスタの入出力インピーダンスは、シングルゲー
ト構造の電界効果トランジスタの入出力インピーダンス
に比べて非常に大きい。
【００４４】また、電界効果トランジスタに負帰還を掛
けることにより、入出力インピーダンスを低減できる。
【００４５】すなわち、第５の実施の形態の高周波電力
増幅器は、大出力動作時は総ゲート幅の大きいデュアル
ゲート構造の電界効果トランジスタを動作させ、小出力
動作時は負帰還回路を有する総ゲート幅の小さいシング
ルゲート構造の電界効果トランジスタを動作させるた
め、両動作時の入出力インピーダンスの差を、従来のデ
ュアルゲート構造の電界効果トランジスタを用いた高周
波電力増幅器に比べて著しく小さくすることができる。
【００４６】また、例えば、最大出力電力の十分の一以
下の出力で動作する場合を小出力動作と定義し、第１の
ゲート電極と第２のゲート電極が共存する活性層領域の
総ゲート幅と、第１のゲート電極のみが存在する活性層
領域の総ゲート幅との比を９対１とする。この時、上記
に述べた使用方法により、小出力動作時の消費電流は全
ての電界効果トランジスタ部分を動作させた大出力動作
時の場合の十分の一にすることができる。
【００４７】さらに、マイクロプロセッサ３４を用いる
ことにより、小出力動作時に第１のゲート端子２２に印
加する電圧を調整し、消費電流をさらに低減することが
できる。
【００４８】以上の通り、第５の実施の形態の高周波電
力増幅器においては、入出力整合条件をほとんど変えず
に小出力動作時の消費電力を大幅に低減することがで
き、その効果は非常に大きい。
【００４９】なお、第５の実施の形態の高周波電力増幅
器では、図１、図２および図３に示した１つのシングル
ゲート構造の電界効果トランジスタ部分と１つのデュア
ルゲート構造の電界効果トランジスタ部分を有する本発
明の電界効果トランジスタを用いているが、２つ以上の
デュアルゲート構造の電界効果トランジスタ部分を有す
る本発明の電界効果トランジスタを用いることにより、
総ゲート幅を変化させて出力電力の大小に応じて、より
細かい消費電流制御が可能となる。
【００５０】さらに、第５の実施の形態の高周波電力増
幅器では、１段の高周波電力増幅器しか形成していない
が、この高周波電力増幅器を２個以上直列に接続して多
段の高周波電力増幅器を構成すれば、より大きな電力利
得を有する高周波電力増幅器を実現できる。
【００５１】（実施の形態６）図９に、本発明の第３と
第４の実施の形態で示した電界効果トランジスタを用い
た本発明の第６の実施の形態における高周波電力増幅器
の構成図を示す。
【００５２】この回路構成は、高周波電力入力端子２０
と本発明の第３と第４の実施の形態で示した電界効果ト
ランジスタ３５の第１のゲート端子２２との間に入力整
合回路２３が接続され、ドレイン端子２４と高周波電力
出力端子２５との間に出力整合回路２６が接続され、第
１のゲート端子２２と接地点との間に第１のゲート電圧
供給回路２７と可変負電源２８が直列に接続され、第２
のゲート端子２９と接地点との間に第２のゲート電圧供
給回路３０と可変負電源３１が直列に接続され、第３の
ゲート端子３６と接地点との間に第３のゲート電圧供給
回路３７と可変負電源４１が直列に接続され、ドレイン
端子２４と接地点との間にドレイン電圧供給回路３２と
正電源３３が直列に接続され、可変負電源２８と可変負
電源３１および可変負電源４１を制御するマイクロプロ
セッサ３４を備えたものである。
【００５３】なお、電圧供給回路と可変負電源または正
電源で直流電圧源回路を構成している。
【００５４】また、後で述べるように電界効果トランジ
スタ３５の第３のゲート電極の総ゲート幅は、第１のゲ
ート電極や第２のゲート電極の総ゲート幅に比べて小さ
く設定する。
【００５５】以下に、本発明の第６の実施の形態におけ
る高周波電力増幅器の動作原理について述べる。
【００５６】まず、このように構成された高周波電力増
幅器を大出力動作させる場合について説明する。第１の
ゲート端子２２にはVgg1なる電圧、第２のゲート端子２
９および第３のゲート端子３６には等しくVgg2なる電
圧、ドレイン端子２４にはVddなる電圧を印加する。な
お、電圧Vgg1、電圧Vgg2、電圧Vdd、入力整合回路２３
および出力整合回路２６は、高周波電力増幅器に求めら
れる特性により決定される。
【００５７】図７に、第６の実施の形態における大出力
動作時の電界効果トランジスタの等価回路を示す。すな
わち、大出力動作時の高周波電力増幅器は、一般的なデ
ュアルゲート構造の電界効果トランジスタを能動素子と
して用いたものにほぼ等しい。
【００５８】次に、この高周波電力増幅器を小出力動作
させる場合について説明する。第１のゲート端子２２に
はVgg1なる電圧、第３のゲート端子３６にはVgg2なる電
圧、第２のゲート端子２９には電界効果トランジスタが
充分にピンチオフするVgg3なる電圧、ドレイン端子２４
にはVddなる電圧を印加する。なお、電圧Vgg1、電圧Vgg
2、電圧Vdd、入力整合回路２３および出力整合回路２６
は、大出力動作時と同一である。この動作方法により、
第２の活性層領域で形成される総ゲート幅の小さいデュ
アルゲート構造の電界効果トランジスタ部分を能動素子
として用い、第１の活性層領域で形成される総ゲート幅
の大きいデュアルゲート構造の電界効果トランジスタ部
分を負帰還回路として用いることができる。
【００５９】図１０に、第６の実施の形態における小出
力動作時の電界効果トランジスタの等価回路を示す。す
なわち、小出力動作時の高周波電力増幅器は、負帰還回
路を有する一般的なデュアルゲート構造の電界効果トラ
ンジスタを能動素子として用いたものに等しい。
【００６０】一般に電界効果トランジスタの入出力イン
ピーダンスは総ゲート幅にほぼ反比例する。また、電界
効果トランジスタに負帰還を掛けることにより、入出力
インピーダンスを低減できる。このため、第６の実施の
形態の高周波電力増幅器は大出力動作時は総ゲート幅の
大きいデュアルゲート構造の電界効果トランジスタを動
作させ、小出力動作時は負帰還回路を有する総ゲート幅
の小さいデュアルゲート構造の電界効果トランジスタを
動作させ得るため、両動作時の入出力インピーダンスの
差を、従来の構成を有する高周波電力増幅器に比べて著
しく小さくすることができる。
【００６１】さらに、例えば、最大出力電力の十分の一
以下の出力で動作する場合を小出力動作と定義し、第２
のゲート電極の総ゲート幅と、第３のゲート電極の総ゲ
ート幅との比を９対１とする。この時、上記に述べた使
用方法により、小出力動作時の消費電流は全ての電界効
果トランジスタ部分を動作させた場合の十分の一とな
る。
【００６２】また、マイクロプロセッサ３４を用いるこ
とにより、小出力動作時に第１のゲート端子２２に印加
する電圧を調整し、消費電流をさらに低減することがで
きる。
【００６３】以上の通り、第６の実施の形態の高周波電
力増幅器においては、入出力整合条件をほとんど変えず
に小出力動作時の消費電力を大幅に低減することがで
き、その効果は非常に大きい。
【００６４】なお、第６の実施の形態の高周波電力増幅
器では、図４と図５に示した２つの活性層領域に形成さ
れたデュアルゲート構造の本発明の電界効果トランジス
タを用いているが、３つ以上の活性層領域に形成された
デュアルゲート構造の電界効果トランジスタ部分を有す
る本発明の電界効果トランジスタを用いることにより、
出力電力の大小に応じて動作させる電界効果トランジス
タの大きさを選択し、より細かい消費電流制御が可能と
なる。
【００６５】さらに、第６の実施の形態の高周波電力増
幅器では１段の高周波電力増幅器しか形成していない
が、この高周波電力増幅器を２個以上直列に接続して多
段の高周波電力増幅器を構成すれば、より大きな電力利
得を有する高周波電力増幅器を実現できる。
【００６６】
【発明の効果】本発明の電界効果トランジスタによれ
ば、複数のゲートを設け、ゲート電圧制御により総ゲー
ト幅が異なる電界効果トランジスタを複数個形成するこ
とができる。
【００６７】また、本発明の電界効果トランジスタを用
いて本発明の高周波電力増幅器を形成すれば、大出力動
作の場合にも、小出力動作の場合にも、入出力の整合を
保持しながら、小出力動作時の消費電流を大幅に低減で
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における電界効果ト
ランジスタの平面図
【図２】本発明の第１の実施の形態におけるくし形電極
構造を有する電界効果トランジスタの平面図
【図３】本発明の第２の実施の形態におけるくし形電極
構造を有する電界効果トランジスタの平面図
【図４】本発明の第３の実施の形態における電界効果ト
ランジスタの平面図
【図５】本発明の第４の実施の形態におけるくし形電極
構造を有する電界効果トランジスタの平面図
【図６】本発明の第５の実施の形態における高周波電力
増幅器の構成図
【図７】図６と図９の高周波電力増幅器に用いた大出力
動作時の電界効果トランジスタの等価回路図
【図８】図６の高周波電力増幅器に用いた小出力動作時
の電界効果トランジスタの等価回路図
【図９】本発明の第６の実施の形態の高周波電力増幅器
の構成図
【図１０】図９の高周波電力増幅器に用いた小出力動作
時の電界効果トランジスタの等価回路図
【図１１】従来の高周波電力増幅器の構成図
【符号の説明】
１、２０ 高周波電力入力端子 ２、２５ 高周波電力出力端子 ３、２３ 入力整合回路 ４、２６ 出力整合回路 ５、２７ 第１のゲート電圧供給回路 ６、３０ 第２のゲート電圧供給回路 ７、３２ ドレイン電圧供給回路 ８ デュアルゲート電界効果トランジスタ ９、１０、２８、３１、４１ 可変負電源 １１、３３ 正電源 １２ 活性層領域 １３ ソース電極 １４ 第１のゲート電極 １５ 第２のゲート電極 １６ ドレイン電極 １７ 第１の活性層領域 １８ 第２の活性層領域 １９ 第３のゲート電極 ２１ 本発明の第１と第２の実施の形態で示した電界効
果トランジスタ ２２ 第１のゲート端子 ２４ ドレイン端子 ２９ 第２のゲート端子 ３４ マイクロプロセッサ ３５ 本発明の第３と第４の実施の形態で示した電界効
果トランジスタ ３６ 第３のゲート端子 ３７ 第３のゲート電圧供給回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された第１の活性層領
    域と、その第１の活性層領域から離れて形成された第２
    の活性層領域と、 前記第１の活性層領域と前記第２の活性層領域に形成さ
    れ共通接続されたソース電極と、 前記第１の活性層領域と前記第２の活性層領域とを完全
    に横切る第１のゲート電極と、 前記第１のゲート電極に平行して形成され、かつ前記第
    １の活性層領域のみを完全に横切る第２のゲート電極
    と、 前記第１のゲート電極に平行して形成され、かつ前記第
    ２の活性層領域のみを完全に横切る第３のゲート電極
    と、 前記ゲート電極に対して前記ソース電極とは反対側にあ
    って、前記第１の活性層領域と前記第２の活性層領域の
    両方に形成され共通接続されたドレイン電極とを備えて
    いる電界効果トランジスタ。
  2. 【請求項２】半導体基板上に形成された第１の活性層領
    域とその第１の活性層領域から離れて形成された第２の
    活性層領域と、 前記第１の活性層領域および前記第２の活性層領域上に
    ソース電極とドレイン電極がそれぞれ交互に複数個配置
    され、前記ソース電極と前記ドレイン電極がそれぞれ共
    通接続され、 前記ソース電極と前記ドレイン電極の間の全ての活性層
    領域に形成され共通に接続された第１のゲート電極と、 前記第１の活性層領域上に形成された前記ソース電極と
    前記ドレイン電極の間に形成され共通に接続された第２
    のゲート電極と、 前記第２の活性層領域上に形成された前記ソース電極と
    前記ドレイン電極の間に形成され共通に接続された第３
    のゲート電極とを備えている電界効果トランジスタ。
  3. 【請求項３】請求項１または請求項２のいずれか一方に
    記載の電界効果トランジスタと、入力端子と第１のゲー
    ト電極との間に接続された入力整合回路と、ドレイン電
    極と出力端子との間に接続された出力整合回路と、前記
    第１のゲート電極に接続された第１の直流電圧源回路
    と、第２のゲート電極に接続された第２の直流電圧源回
    路と、第３のゲート電極に接続された第３の直流電圧源
    回路と、前記ドレイン電極に接続された第４の直流電圧
    源回路と、前記第１の直流電圧源回路と前記第２の直流
    電圧源回路および前記第３の直流電圧源回路の電圧を制
    御する制御回路とを備えていることを特徴とする電力増
    幅器。
  4. 【請求項４】請求項３記載の電力増幅器を少なくとも２
    つ以上直列に接続したことを特徴とする電力増幅器。
JP06033497A 1997-03-14 1997-03-14 電界効果トランジスタおよびそれを用いた電力増幅器 Expired - Fee Related JP3379376B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06033497A JP3379376B2 (ja) 1997-03-14 1997-03-14 電界効果トランジスタおよびそれを用いた電力増幅器
US09/041,111 US6114732A (en) 1997-03-14 1998-03-12 Field effect transistor
KR1019980010025A KR100276041B1 (ko) 1997-03-14 1998-03-14 전계 효과 트랜지스터 및 이를 포함하는 전력 증폭기
CNB981010210A CN1145217C (zh) 1997-03-14 1998-03-16 场效应管和含有该场效应管的功率放大器
US09/441,568 US6268632B1 (en) 1997-03-14 1999-11-17 Field effect transistor and power amplifier including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06033497A JP3379376B2 (ja) 1997-03-14 1997-03-14 電界効果トランジスタおよびそれを用いた電力増幅器

Publications (2)

Publication Number Publication Date
JPH10256562A JPH10256562A (ja) 1998-09-25
JP3379376B2 true JP3379376B2 (ja) 2003-02-24

Family

ID=13139178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06033497A Expired - Fee Related JP3379376B2 (ja) 1997-03-14 1997-03-14 電界効果トランジスタおよびそれを用いた電力増幅器

Country Status (4)

Country Link
US (2) US6114732A (ja)
JP (1) JP3379376B2 (ja)
KR (1) KR100276041B1 (ja)
CN (1) CN1145217C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027998A1 (en) * 1999-10-11 2001-04-19 Koninklijke Philips Electronics N.V. Integrated circuit
DE19957533A1 (de) * 1999-11-30 2001-06-07 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zur Herstellung
JP2001352047A (ja) * 2000-06-05 2001-12-21 Oki Micro Design Co Ltd 半導体集積回路
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP2003007723A (ja) * 2001-06-26 2003-01-10 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 半導体素子及び半導体集積回路
JP5001494B2 (ja) * 2001-08-28 2012-08-15 セイコーインスツル株式会社 絶縁性基板上に形成された電界効果トランジスタ
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP4603248B2 (ja) * 2003-06-19 2010-12-22 株式会社Ｋｅｎｚａｎ 半導体素子およびそれを備えた論理回路
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
WO2011039792A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
JP5701684B2 (ja) * 2011-05-23 2015-04-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5884094B2 (ja) 2011-06-24 2016-03-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2013008382A1 (ja) * 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability
US10644148B2 (en) * 2018-06-07 2020-05-05 Nxp Usa, Inc. Active semiconductor device on high-resistivity substrate and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2411512A1 (fr) * 1977-12-06 1979-07-06 Lardy Jean Louis Porte logique a transistor mos multidrain
JPS56110257A (en) * 1980-02-05 1981-09-01 Toshiba Corp Differential-type transistor circuit device
JPS57109361A (en) * 1980-11-28 1982-07-07 Toshiba Corp Semiconductor ic circuit device
GB9201004D0 (en) * 1992-01-17 1992-03-11 Philips Electronic Associated A semiconductor device comprising an insulated gate field effect device
JPH06275658A (ja) * 1993-03-19 1994-09-30 Furukawa Electric Co Ltd:The モノリシックプリアンプｉｃ
US5598009A (en) * 1994-11-15 1997-01-28 Advanced Micro Devices, Inc. Hot carrier injection test structure and testing technique for statistical evaluation
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
US6160280A (en) * 1996-03-04 2000-12-12 Motorola, Inc. Field effect transistor

Also Published As

Publication number Publication date
KR19980080570A (ko) 1998-11-25
JPH10256562A (ja) 1998-09-25
US6268632B1 (en) 2001-07-31
KR100276041B1 (ko) 2001-02-01
CN1198019A (zh) 1998-11-04
US6114732A (en) 2000-09-05
CN1145217C (zh) 2004-04-07

Similar Documents

Publication Publication Date Title
JP3379376B2 (ja) 電界効果トランジスタおよびそれを用いた電力増幅器
US5313083A (en) R.F. switching circuits
JPH01254014A (ja) 電力増幅器
EP0635932A2 (en) Low-distortion cascode circuit
JPH11103205A (ja) 半導体装置
JP3346193B2 (ja) 電力増幅器
JP3418371B2 (ja) 両側エアブリッジを有する電界効果トランジスタ
JP3600072B2 (ja) 半導体装置
JPH11283994A (ja) マルチフィンガー型電界効果トランジスタ
JPH08102630A (ja) 高周波集積回路
JPS60200547A (ja) 半導体装置
JP2868939B2 (ja) マイクロ波増幅器
JP2737874B2 (ja) 半導体線路変換装置
JP3632681B2 (ja) 電力増幅器
JPH088273A (ja) 高周波電力用スイッチ装置およびその製造方法
JP2798051B2 (ja) 電界効果トランジスタ
JP3071985B2 (ja) スイッチ装置
JPH04287507A (ja) 電界効果トランジスタ増幅器
JPH0419842Y2 (ja)
JPH06276038A (ja) 高周波低雑音増幅器
JP2822498B2 (ja) デュアルゲートｆｅｔ
JPH0366841B2 (ja)
JP2507030B2 (ja) 電界効果トランジスタ
JP3093230B2 (ja) 半導体集積回路
JPH067643B2 (ja) 低周波増幅器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111213

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees