CN1145217C - 场效应管和含有该场效应管的功率放大器 - Google Patents

场效应管和含有该场效应管的功率放大器 Download PDF

Info

Publication number
CN1145217C
CN1145217C CNB981010210A CN98101021A CN1145217C CN 1145217 C CN1145217 C CN 1145217C CN B981010210 A CNB981010210 A CN B981010210A CN 98101021 A CN98101021 A CN 98101021A CN 1145217 C CN1145217 C CN 1145217C
Authority
CN
China
Prior art keywords
gate electrode
region
drain
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981010210A
Other languages
English (en)
Other versions
CN1198019A (zh
Inventor
ɼ���Ѿ�
杉村昭久
金泽邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1198019A publication Critical patent/CN1198019A/zh
Application granted granted Critical
Publication of CN1145217C publication Critical patent/CN1145217C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Microwave Amplifiers (AREA)

Abstract

一种晶体管，它含有：一个源区；一个漏区；一个位在源区和漏区之间的通道区；以及设置在通道区上的至少一个第一门电极和一个第二门电极。第一和第二门电极中的至少一个基本上横过通道区的全部宽度。第一和第二门电极中的至少另一个横过通道区的一部分宽度。

Description

场效应管和含有该场效应管的功率放大器
技术领域
本发明涉及例如场效应(晶体)管(FET)和双极(晶体)管这样的晶体管以及含有这种晶体管的功率放大器。
背景技术
通常，功率放大器，特别是放大高频信号的功率放大器，经常采用双门极FET作为有源器件，以便在低功率工作时减少功耗。
图13是一种普通高频功率放大器100的方框图。图13中所示的高频功率放大器100包括：一个高频功率输入端口1、一个高频功率输出端口2、一个输入阻抗匹配电路3、一个输出阻抗匹配电路4、一个第一门极电压供电电路5，一个第二门极电压供电电路6、一个漏极电压供电电路7、一个双门极FET8、可调负电源9和10、以及一个正电源11。可调负电源9通过第一门极电压供电电路5向双门极FET8提供偏置电压。正电源11通过漏极电压供电电路7向双门极FET8的漏极提供电压。该漏极还通过输出阻抗匹配电路4耦合到输出端口2上，以提供输出。
输入信号在高频功率输入端口1处接收，通过输入阻抗匹配电路3施加给双门极FET8的第一门极，然后被以双门极FET8放大。结果信号通过输出阻抗匹配电路4从高频输出端2输出。
对可调负电源10输出电压进行调节是为了控制该电源10通过第二门极电压供电电路6提供给双门极FET8的第二门极的电压。这样，在小信号工作时高频功率放大器100的功耗得以减少。
小信号工作时高频功率放大器100的功耗是通过控制施加给双门极FET8的第二门极的电压来减小的。然而，这时输入阻抗匹配电路3和输出阻抗匹配电路4都不是电匹配的。这是因为随着施加给第二门电极的电压的改变，双门极FET8的输入/输出阻抗要有很大变化。由于输入/输出阻抗的不匹配，输入/输出损耗将增大，并且输入/输出频率特性将受到破坏。
所以，在高频功率放大的领域内，要求有这样一种FET，即使在为了减少小信号工作时的功耗而控制第二门极的电压时，它的输入/输出阻抗也基本不改变，同时还要求有一种含有这种FET的功率放大器。
发明内容
根据本发明的一个方面，提供了一种晶体管，它含有：一个源区；一个漏区；一个位在源区和漏区之间的通道区；以及设置在通道区上的至少一个第一门电极和一个第二门电极。其中第一和第二门电极中的至少一个基本上横过通道区的全部宽度；第一和第二门电极中的至少另一个横过通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度。
根据本发明的另一个方面，提供了一种晶体管，它含有：互相交替排列的多个源区和多个漏区；位在各对源区和漏区之间的各个通道区；至少一个第一梳状门电极和一个第二梳状门电极，它们的梳齿在各通道区上互相交错；一个与多个源区相连接的源电极；以及一个与多个漏区相连接的漏电极。其中，第一和第二梳状门电极中的至少一个横过各通道区的全部宽度；第一和第二梳状门电极中的至少另一个横过各通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度。
根据本发明的又一方面，提供了一种晶体管，它含有：互相交替排列的多个源区和多个漏区；位在各对源区和漏区之间的各个通道区；至少一个第一梳状门电极和一个第二梳状门电极，它们的梳齿在各通道区上互相交错；一个与多个源区相连接的源电极；以及一个与多个漏区相连接的漏电极。其中，第一和第二梳状门电极中的至少一个横过所有通道区的全部宽度；第一和第二梳状门电极中的至少另一个横过至少一个，但少于全部通道区的整个宽度。
根据本发明的再一个方面，提供了一种功率放大器，它含有：上述各种晶体管中的一个晶体管；一个用来接收信号的输入端口；一个用来输出信号的输出端口；一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；一个连接在晶体管漏电极和输出端口之间的输出阻抗匹配电路；一个连接在第一门电极上的第一DC(直流)电压电路；一个连接在第二门电极上的第二DC电压电路；以及一个连接在漏电极上的第三DC电压电路。
在本发明的一个实施例中，功率放大器还含有一个微处理器，用来控制第一和第二DC电压电路的输出。
根据本发明的再一个方面，提供了一种功率放大器系统，它含有多个上述的功率放大器。
根据本发明的再一个方面，提供了一种晶体管，它含有：多个岛区，其中每个岛区都各自有一个源区、一个漏区、和一个通道区；设置在各通道区上的至少一个第一门电极、一个第二门电极和一个第三门电极；一个连接在各源区上的源电极；以及一个连接在各漏区上的漏电极。其中第一、第二、第三门电极中的一个电极横过所有通道区的全部宽度；其余的门电极横过各自相应通道区的全部宽度。
根据本发明的再一个方面，提供了一种晶体管，它含有：多个岛区，其中每个岛区各自含有多个源区、多个漏区、和多个位在各对源区和漏区之间的通道区；至少一个第一梳状门电极、一个第二梳状门电极和一个第三梳状门电极，它们的梳齿在各通道区上互相交错；一个连接在各源区上的源电极；以及一个连接在各漏区上的漏电极。其中，第一、第二、第三梳状门电极中的一个横过所有通道区的全部宽度；其余的梳状门电极横过各自相应通道区的全部宽度。
根据本发明的再一个方面，提供了一种功率放大器，它含有：上述的一种晶体管；一个用来接收信号的输入端口；一个用来输出信号的输出端口；一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；一个连接在晶体管的一个漏极和输出端口之间的输出阻抗匹配电路；一个连接在第一门电极上的第一DC电压电路；一个连接在第二门电极上的第二DC电压电路；一个连接在第三门电极上的第三DC电压电路；以及一个连接在晶体管漏极上的第四DC电压电路。
在本发明的一个实施例中，功率放大器还含有一个微处理器，用来控制第一、第二、和第三DC电压电路的输出。
根据本发明的再一个方面，提供了一种功率放大器系统，它含有多个上述的功率放大器。
根据本发明的再一个方面，提供了一种晶体管，它含有：一个源区；一个漏区；一个位在源区和漏区之间的通道区；一个第一门电极和一个第二门电极，为了有选择地控制作为施加在第一门电极和第二门电极上的电压的函数的通道区有效宽度，这两个门电极各自以不同的程度横过通道区的宽度。
这样，这里所说明的本发明使得下述优点成为可能：提供一种通过保持输入/输出阻抗的匹配性而在大小信号工作时都能明显地减少功耗的FET。本发明还使得下述优点成为可能：提供一种含有这种FET的放大器。
附图说明
在阅读并理解了下面参考附图所作的详细说明之后，本发明的这些优点和其他优点将对熟悉本技术领域的人们变得清楚明白。
图1是根据本发明第一例的FET的平面图；
图2A是FET沿着图1中的IIA-IIA的截面图；
图2B是FET沿着图1中的IIB-IIB线的截面图；
图3A是根据本发明第二例的FET的平面图；
图3B是FET沿着图3A中的IIIB-IIIB线的截面图；
图4是根据本发明第三例的FET的平面图；
图5是根据本发明第四例的FET的平面图；
图6A是FET沿着图5中的VIA-VIA线的截面图；
图6B是FET沿着图5中的VIB-VIB线的截面图；
图7是根据本发明第五例的FET的平面图；
图8是含有第一、第二、或第三例中的FET的第六例的高频功率放大器的方框图；
图9是大信号工作时图8所示高频功率放大器中的FET的等效电路图；
图10是小信号工作时图8所示高频功率放大器中的FET的等效电路图；
图11是含有第四或第五例中的FET的第七例的高频功率放大器的方框图；
图12是小信号工作时图11所示高频功率放大器中的FET的等效电路图；以及
图13是普通高频功率放大器的方框图。
具体实施方式
下面将通过一些说明性例子借助于附图来说明本发明。
(例1)
图1是根据本发明第一例的场效应管(以下写作“FET”)10的平面图。图2A是FET10沿着图1的IIA-IIA线的截面图。图2B是FET10沿着图1的IIB-IIB线的截面图。
如图1所示，FET10含有：一个绝缘半导体基底111、一个源区112、一个漏区113、和一个通道区114。从图2A可以清楚看出，源区112和漏区113都设置在绝缘半导体基底111的一个表面区域中。通道区114夹在源区112和漏区113之间。
在源区112上设置并连接有一个源电极121。在绝缘半导体基底111上方隔着一层绝缘薄膜122设置有一个副源电极121a(图1)，该副源电极121a连接在源电极121上。
在漏区113中设置并连接有一个漏电极123。在绝缘半导体基底111上方隔着绝缘薄膜122设置有一个副漏电极123a(图1)，该副漏电极123a连接在漏电极123上。
在绝缘薄膜122上设置有一个第一门电极124和一个第二门电极125(图2A和2B)。回到图1，第一和第二门电极124和125互相平行，并重叠在通道区114上。第一门电极124横过通道区114的全部宽度，而第二门电极125横过通道区114的一部分宽度。第一和第二门电极124和125分别带有副门电极124a和125a。
第一门电极124的邻近于源区112那条边线沿着平行于通道区114一条边线的方向延伸。第二门电极125的邻近于漏区113的那条边线沿着平行于通道区114一条边线的方向延伸，但没有延伸到通道区114的全部宽度。
当第一和第二门电极124和125各被施加一个能使通道区114导电的门极电压时，FET10将作为一个双门极FET工作。
当第一门电极124被施加一个能使通道114导电的门极电压，而第二门电极125被施加一个夹断电压时，FET10将作为一个单门极FET工作。因为第二门电极125仅仅存在于通道区114的一部分上，所以夹断电压也只是施加在通道区114的这一部分上。这样，源区112和漏区113只是部分地被互相隔离。
从上可以看出，FET10具有两种类型FET的功能。
在上述结构中，FET10只有一个双门极。对于不是设置一个第二门电极125而是设置两个或多个横过通道区114宽度的一部分的第二门电极的结构，FET将具有单门极FET的功能，而且还具有两种或多种类型的双门极FET的功能。
(例2)
图3A是根据本发明第二例的FET20的平面图。图3B是FET20沿着图3A的IIIB-IIIB线的截面图。
FET20含有一个绝缘半导体基底130(图3B)和一个设置在绝缘半导体基底130的一个表面区域中的活性区131(图3A)。活性区131含有交替排列的多个漏区132和多个源区133。在设置于绝缘半导体基底130上的一层第一绝缘薄膜141(图3B)上，设置有第一和第二梳状门电极134和135(图3A)。梳状门电极134和135各自具有多个设置在通道区143上的多个梳齿134a和135a，它们互相交错。在第一和第二门电极134和135上设置有一层第二绝缘薄膜142(图3B)。在第二绝缘薄膜142上设置有互相交错的一个源电极136和一个源电极137。
漏电极136通过多个穿过第一和第二绝缘薄膜141和142的孔144与每一个漏区132相连接。源电极137通过多个穿过第一和第二绝缘薄膜141和142的孔145与每一个源区133相连接。
多个梳齿134a中的每个梳齿都横过位在相应的各对相邻源电极137和漏电极136的齿之间的通道区143的全部宽度。多个梳齿135a中的每个梳齿都横过位在相应的各对相邻源电极137和漏电极136的齿之间的通道区143的一部分宽度。
与第一例一样，在这种结构中，当第一和第二门电极134和135各自被施加了一个能使通道143导电的门极电压时，FET20将作为一个双门极FET工作。
当第一门电极134被施加一个能使通道区143导电的门极电压而第二门电极135被施加一个能使源区133和漏区132部分地互相隔离的夹断电压时，FET20将作为一个单门极FET工作。
由于FET20的交错结构，本例中的FET20对高频信号功率放大有最好效果。
在上述的结构中，FET20只有一个双门极。对于不是设置一个第二门电极135而是设置两个或更多个横过通道区143的一部分宽度的第二门电极的结构，FET将具有单门极FET的功能，并且还具有两种或多种类型的双门极FET的功能。
(例3)
图4是根据本发明第三例的FET30的平面图。其中对于相同于图3A和图3B中已讨论过的那些单元，用相同的代号表示，并将略去对它们的说明。
FET30不是含有第二门电极135，而是含有一个梳状第二门电极138。梳状第二门电极138含有多个横过通道区143的全部宽度的梳齿138a。第二电极138的梳齿138a的数目少于第一电极134的梳齿134a的数目。这样，例如在图4中从右开始数的第一个漏区132和第一个源区133之间不存在梳齿138a，或者在第二个漏区132和第一个源区133之间不存在梳齿138a。
同样，在该结构中，当第一门电极134和第二门电极138各自被施加了能使通道区143导电的门极电压时，FET30将作为一个双门极FET工作。
当第一门电极134被施加一个能使通道区143导电的门极电压而第二门电极138被施加一个能使源区133和漏区132部分地隔离的夹断电压时，FET30将作为一个单门极FET工作。当这样施加两个门极电压时，位在分别带有梳齿134a和138a的源区133和漏区132之间的那些通道区143将变得不导电。只有那些对应于存在梳齿134a但不存在梳齿138a的通道区143，也即位在图3中从右开始数的第一个漏区132和第一个源区131之间的，以及位在图4中从右开始数的第二个漏区132和第一个源区133之间的那些通道区143，才变得导通。所以，FET30将作为一个单门极FET工作。
由于FET30的交错结构，本例中的FET30对于高频信号的功率放大有最好的效果。
位在源区133和漏区132之间而没有梳齿138a的通道区143可以设置任意多个，也可以设置在任意位置处。
在上述的结构中，FET30只有一个双门极。对于不是设置一个第二门电极138而是设置两个或更多个横过通道区143的全部宽度的第二门电极的情况，则不论是否使部分的梳齿不存在，FET都将具有单门极FET的功能并且还具有两种或多种类型的双门极FET的功能。
或者，也可以在第二电极138之外还设置第二例中的第二电极135。
(例4)
图5是根据本发明第四例的FET40的平面图。图6A是FET40沿着图5的VIA-VIA线的截面图。图6B是FET40沿着图5的VIB-VIB线的截面图。
如图5所示，FET40含有：一个绝缘半导体基底211；一个含有一个第一源区212、一个第一漏区213和一个第一通道区214的第一岛区215；以及一个含有一个第二源区216、一个第二漏区217和一个第二通道区218的第二岛区219。第一和第二岛区215和219都设置在绝缘半导体基体211的一个表面区域中。
从图6A可以清楚地看出，一个源电极221有两个部分，它们分别设置并连接在第一源区212和第二源区216上。在绝缘半导体基底211上隔着一层绝缘薄膜222设置有一个副源电极221a(图5)，该副源电极221a连接在源电极221上。
一个漏电极223有两个部分，它们分别设置并连接在第一漏区213和第二漏区217(图6B)上。在绝缘半导体基底211上隔着绝缘薄膜222设置有一个副漏电极223a(图5)，该副漏电极223a连接在漏电极223上。
绝缘半导体基底211上的绝缘薄膜222上设置有一个第一门电极224。平行于第一门电极224设置有一个第二门电极225和一个第三门电极226。返回到图5，第一门电极224横过第一和第二通道区214和218的全部宽度。第二门电极225横过第一通道区214的全部宽度。第三门电极226横过第二通道区218的全部宽度。第一、第二、第三门电极224、225、226分别带有副门电极224a、225a、226a。
第一门电极224的那条邻近于第一源区212的边线沿着平行于第一和第二通道区214和218的边线方向延伸。第一门电极224的那条邻近于第二源区216的边线沿着平行于第一和第二通道区214和218的边线方向延伸。类似地，第二门极225的那条邻近于第一漏区213的边线沿着平行于第一通道区214的边线方向延伸。第三门电极226的邻近于第二漏区217的边线沿着平行于第二通道区218的边线方向延伸。
虽然FET40具有一个FET的结构，其中源电极、漏电极和至少一个门电极工作于所有的通道区，但如下所述，FET40有三种具有不同大小的双门极的FET的功能。
当第一、第二门电极224、225各自被施加了一个能使第一通道区214导电的门极电压，并且第一、第三门电极224、226各自被施加了一个能使第二通道区218导电的门极电压时，FET40将作为一个具有一个第一双门极的FET工作。
当第一、第二门电极224、226各自被施加了一个能使第一通道区214导电的门极电压，并且第三门电极226被施加了一个能使第二源区216和第二漏区217部分地互相隔离的夹断电压时，FET40将作为一个具有一个第二双门极的FET工作。
当第一、第三门电极224、226各自被施加了一个能使通道218导电的门极电压，并且第二门电极225被施加了一个能使第一源区212和第一漏区213部分地互相隔离的夹断电压时，FET40将作为一个具有一个第三双门极的FET工作。
在上述结构中，FET40含有两个各自有一个源区、一个漏区和一个通道区的岛区215和219。对于设置有3个或更多个岛区以及一个横过所有通道区的全部宽度的门电极和和多个分别横过各自相应通道区的全部宽度的门电极的结构，该FET能够具有4种或更多种类型的双门极FET的功能。
(例5)
图7是根据本发明第五例的FET50的平面图。FET50含有一个绝缘半导体基底(未示出)以及设置在绝缘半导体基底的一个表面区域中的一个第一岛区231和一个第二岛区232。第一岛区231含有交替排列的多个漏区233和多个源区234。第二岛区232含有交替排列的多个漏区235和多个源区236。在一层设置于绝缘半导体基底上的第一绝缘薄膜(未示出)上，分别设置了第一、第二和第三梳状门电极237、238和239。第一、第二和第三梳状门电极237、238和239分别带有多个梳齿237a、238a和239a。梳齿237a、238a和239a相对于第一岛区231和第二岛区232都是互相交错的。在第一、第二和第三门电极237、238和239上设置有一层第二绝缘薄膜(未示出)。在第二绝缘薄膜上设置有互相交错的一个漏电极241和一个源电极242。
漏电极241通过第一和第二绝缘薄膜上的多个孔与每一个第一漏区233和每一个第二漏区235相连接。源电极242通过第一和第二绝缘薄膜上的多个孔与每一个源区234和每一个源区236相连接。
第一门电极237含有多个梳齿237a，其中每个梳齿都横过位在各对相邻的源电极242的齿和漏电极241的齿之间的相应通道区240的全部宽度。第二门电极238含有多个梳齿238a，其中每个梳齿都横过位在各对相邻的源电极242的齿和漏电极241的齿之间的相应通道区240的全部宽度。第三门电极239有多个梳齿239a，其中每个梳齿都横过位在各对相邻的源电极242的齿和漏电极241的齿之间的相应通道区240的全部宽度。
虽然FET50具有一个FET的结构，其中源电极、漏电极、和至少一个门电极工作于所有的通道区，位是如下所述，FET50具有3个有不同尺寸的双门极的FET的功能。
当第一、第二门电极237、238各自被施加了一个能使通道区240导电的门极电压，并且第一、第三门电极237、239各自被施加了一个能使通道区240导电的门极电压时，FET50将作为一个具有一个第一双门极的FET工作。
当第一、第二门电极237、238各自被施加了一个能使通道区240导电的门极电压，并且第三门电极239被施加了一个能使第二源区236和相应的第二漏区235部分地互相隔离的夹断电压时，FET50将作为一个具有一第二双门极的FET工作。
当第一、第三门电极237、239各自被施加了一个能使通道区240导电的门极电压，并且第二门电极238被施加了一个能使第一源区234和相应的第一漏区233部分地互相隔离的夹断电压时，FET50将作为一个具有一个第三双门极的FET工作。
因为FET50的交错结构，本例中的FET50对于高频信号的功率放大有最好的效果。
在上述的结构中，FET50含有两个各自带有多个源区和多个漏区的岛区231和232。对于设置有3个或更多个岛区以及一个横过各源区和各漏区之间的所有通道区的全部宽度的门电极和多个横过各自相应通道区的全部宽度的门电极的结构，该FET结构起到4种或更多种类型的双门极FET的作用。
第一至第五例的结构可以适当地组合。
根据本发明的FET的半导体基底可以用任何可能的材料组成。
在第一至第五例的每一例中，说明了一种含有位在半导体基底上方并且中间插入了一层氧化薄膜的一些门电极的MOSFET(金属氧化物半导体场效应管)。本发明也适用于含有直接位在GaAs(砷化镓)基底上的一些门电极的晶体管。在该情形中，虽然晶体管的平面图与MOSFET的平面图相同，但其中不再有氧化薄膜。
(例6)
图8是根据本发明第六例的一种高频功率放大器(以下简称为“放大器”)60的方框图。放大器60含有在第一、第二和第三例中所说明的FET中的任一个FET。图8中该FET用代号300标示。FET300含有：一个与第一门电极(未示出)相连接的第一门极端304、一个与第二门电极(未示出)相连接的第二门极端309、一个与漏电极(未示出)相连接的漏极端305、以及一个与源电极(未示出)相连接的源极端316。
放大器60含有：FET300、一个高频功率输入端口301、一个连接在高频功率输入端口301和FET300的第一门极端304之间的输入阻抗匹配电路303、一个高频功率输出端口307、以及一个连接在高频功率输出端口307和漏极端305之间的输出阻抗匹配电路308。放大器60还含有：串连在第一门极端304和地之间的一个第一门极电压供电电路310和一个第一可调负电源311、串连在第二门极端309和地之间的一个第二门极电压供电电路312和一个第二可调负电源313、以及串连接在漏极端305和地之间的一个漏极电压供电电路314和一个正电源315。源极端316是接地的。
第一门极电压供电电路310和第一可调负电源311含在一个串连的电压供电电路中。第二门极电压供电电路312和第二可调负电源313含在一个串连的电压供电电路中。漏极电压供电电路314和正电源315含在一个串连的电压供电电路中。
放大器60还含有一个微处理器317，用来控制第一和第二可调负电源311和313的输出。
当对第一门极端304施加电压Vgg1、对第二门极端309施加电压Vgg2、对漏极端305施加电压Vdd时，放大器60将工作于大信号工作模式。如在第一、第二和第三例中所说明的，电压Vgg1和Vgg2都位在能使FET300的源区和漏区之间的通道区导电的电压范围内。
图9是当使放大器60工作于大信号工作模式时FET300的等效电路图。如图9所示，FET300既作为一个具有大门极宽度的双门极FET工作，又作为一个并行工作的具有较小门极宽度的单门极FET工作。FET300的这种工作方式近似于一个用作有源器件的一般双门极FET的工作方式。
当对第一门极端304施加电压Vgg1、对第二门极端309施加电压Vgg3、对漏极端305施加电压Vdd时，放大器60将工作小于信号工作模式。电压Vgg1和Vgg2都位在能使FET30的源区和漏区之间的通道区导电的电压范围内。电压Vgg3如第一、第二和第三例中所说明的那样，是一个夹断电压，它能使FET300的源区和漏区部分地互相隔离。
图10是当使放大器60工作于小信号工作模式时FET300的等效电路图。如图10所示，FET300有一个用作有源器件的单门极FET部分和一个用作反馈电路的双门极FET部分。放大器60的这种工作方式近似于一个带有一个用作有源器件的一般单门极FET和一个反馈电路的放大器的工作方式。
一般，FET的输入/输出阻抗近似地反比于门极宽度。对于相同的门极宽度，双门极FET的输入/输出阻抗明显大于单门极FET的输入/输出阻抗。
通过对FET施加反馈，输入/输出阻抗将被降低。
在本例中，当放大器60工作于大信号工作模式时，因为FET300作为一个有大门极宽度的双门极FET工作，所以其阻抗是令人满意地小的。当放大器60工作于小信号工作模式时，因较小门极宽度的单门极FET而趋于增大的阻抗被双门极FET所提供的反馈作用减小了。因此，与使用普通双门极FET的情形相比，大信号工作模式和小信号工作模式之间的输入/输出阻抗差别被明显地减小了。
在FET300中，第二门电极的门极宽度设置得小于第一门电极的门极宽度。
例如，对于当FET作为双门极FET工作时漏区和源区之间所形成的门极宽度与当FET作为单门极FET工作时的这个门极宽度之比为9∶1的情形，处于小信号工作模式的单门极FET的功耗是小于大信号工作模式的双门极FET的功耗的1/10。
采用微处理器317添加了另外的优点，即通过在小信号工作模式下适当地调节施加给第一门极端304的电压，可以进一步减小功耗。
从上面的说明可以看出，放大器60在小信号工作时实现了明显的功耗减小而基本上不改变输入/输出阻抗，这是一个重大的优点。
在本例中，可以采用第一、第二和第三例中的任何一种FET。对于采用具有两种或更多双门极FET功能的FET的情况，通过根据输出功率来改变所用FET的有效门极宽度，可以更精确地控制功耗。
由多个放大器60串接而成的多级放大器有更大的增益。
(例7)
图11是根据本发明第七例的一种高频功率放大器70的方框图。放大器70含有一个前述第四或第五例中的FET。在图11中该FET用代号400标示。该FET400含有一个与第一门电极(未示出)相连接的第一门极端404、一个与第二门电极(未示出)相连接的第二门极端409、一个与第三门电极(未示出)相连接的第三门极端414、一个与漏电极(未示出)相连接的漏极端405、以及一个与源电极(未示同)相连接的源极端419。
放大器70含有：FET400、一个高频功率输入端口401、一个连接在高频功率输入端口401和FET400的第一门极端404之间的输入阻抗匹配电路403、一个高频功率输出端口407、以及一个连接在高频功率输出端口407和漏极端405之间的输出阻抗匹配电路408。放大器70还含有串连在第一门极端404和地之间的一个第一门极电压供电电路410和一个第一可调负电源411、串连在第二门极端409和地之间的一个第二门极电压供电电路412和一个第二可调负电源413、串连在第三门极端414和地之间的一个第三门极电压供电电路415和一个第三可调负电源416、以及串连在漏极端405和地之间的一个漏电压供电电路417和一个正电源418。源极端419是接地的。
第一门极电压供电电路410和第一可调负电源411含在一个串连的电压供电电路中。第二门极电压供电电路412和第二可调负电源413含在一个串连的电压供电电路中。第三门极电压供电电路415和第三可调负电源416含在一个串连的电压供电电路中。漏极电压供电电路417和正电源418含在一个串连的电压供电电路中。
放大器70还含有一个微处理器421，用来控制第一、第二和第三可调负电源411、413和416的输出。
在FET400中，第三门电极的门极宽度被设置得略小于第一门电极的门极宽度和第二门电极的门极宽度。
当对第一门极端404施加电压Vgg1、对第二门极端409和第三门极端414各施加电压Vgg2，并且对漏极端405施加电压Vdd时，放大器70将工作于大信号工作模式。如在第四和第五例中说明的，电压Vgg1位在能使FET400的第一源区和第一漏区之间的通道区导电的电压范围内，电压Vgg2位在能使FET400的第二源区和第二漏区之间的通道区导电的电压范围内。
与参考图9所说明的第六例一样，FET400也是既作为具有大门极宽度的双门极FET工作，又并行于地作为具有较小门极宽度的单门极FET工作。FET400的这种工作方式近似于用作一个有源器件的普通双门极FET的工作方式。
当对第一门极端404施加电压Vgg1、对第三门极端414施加电压Vgg2、对第二门极端409施加电压Vgg3、并且对漏极端405施加电压Vdd时，放大器70将工作于小信号工作模式。电压Vgg1和Vgg2都位在能使各源区和各相应漏区之间的通道区导电的电压范围内。如第一、第二和第三例中所说明的，电压Vgg3是一个夹断电压，它能使源区和漏区部分地互相隔离。
图12是使放大器70工作于小信号工作模式时FET400的等效电路图。如图12所示，FET400含有一个形成在第二岛区内用作有源器件的有较小门极宽度的双门极FET部分和一个形成在第一岛区内的用作反馈电路的有较大门极宽度的双门极FET部分。放大器70的这种工作模式近似于一个带有一个用作有源器件的普通单门极FET和一个反馈电路的放大器的工作模式。
一般，如前所述，FET的输入/输出阻抗近似反比于门极宽度。通过向FET施加反馈将会减小输入/输出阻抗。
在本例中，当放大器70工作于大信号工作模式时，由于FET400作为一个有大门极宽度的双门极FET工作，所以其阻抗是令人满意地小的。当放大器70工作小信号工作模式时，因较小门极宽度的双门极FET而趋于增大的阻抗被较大门极宽度的双门极FET所提供的反馈作用减小了。从而，与采用普通双门极FET的情况相比较，大信号工作模式和小信号工作模式之间的输入/输出阻抗的差别被明显地减小了。
例如，对于第二门电极和第三门电极的门极宽度之比为9∶1的情况，FET在小信号工作模式下的功耗是大信号工作模式下功耗的1/10。
采用微处理器412增添了另外的优点，即通过在小信号工作模式时适当地调节施加给第一门极端404的电压，可以进一步减小功耗。
从上面的说明可以看出，放大器70实现了小信号工作时功耗的明显减小，而基本上不改变输入/输出阻抗，这是很大的优点。
在本例中，可以采用第四或第五例中的FET。对于采用含有形成在三个或更多个岛区中的多种类型的双门极的FET的情形，通过根据输出功率来改变所用FET功能的有效门极宽度，可以更精确地控制功耗。
由多个放大器70串接而成的多级放大器有更大的增益。
根据本发明，通过保持输入/输出阻抗基本不变，对于大信号和小信号工作模式都明显地减小了功耗。
对于熟悉本技术领域的人们来说，在不偏离本发明范围畴和精神的情形下，各种其他的修改都是明显的和容易做到的。所以，不希望这里所附的各项权利要求的范畴被限制在这里所给出的说明的范围内，而希望这些权利要求能被广义地理解。

Claims (20)

1、一种晶体管，它包括：
一个源区；
一个漏区；
一个位在源区和漏区之间的通道区；以及
设置在通道区上的一个第一门电极和一个第二门电极，其中：
第一和第二门电极中的一个横过通道区的整个宽度，并且
第一和第二门电极中的另一个横过通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度。
2、一种晶体管，它包括：
互相交替排列的多个源区和多个漏区；
位在各对源区和漏区之间的各个通道区；
一个第一梳状门电极和一个第二梳状门电极，它们的各个梳齿在各通道区上互相交错；
一个与多个源区相连接的源电极；以及
一个与多个漏区相连接的漏电极，其中：
第一和第二梳状门电极中的一个横过各通道区的整个宽度，并且
第一和第二梳状门电极中的另一个横过各通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度。
3、一种晶体管，它包括：
互相交替排列的多个源区和多个漏区；
位在各对源区和漏区之间的各个通道区；
一个第一梳状门电极和一个第二梳状门电极，它们的各梳齿在各通道区上互相交错；
一个与多个源区相连接的源电极；以及
一个与多个漏区相连接的漏电极，其中：
第一和第二梳状门电极中的一个横过所有通道区的整个宽度；
第一和第二梳状门电极中的另一个横过至少一个、但少于全部通道区的整个宽度。
4、一种晶体管，它包括：
多个岛区，其中每个岛区都含有一个源区，一个漏区和一个通道区；
设置在各通道区上的一个第一门电极、一个第二门电极和一个第三门电极；
一个与各源区相连接的源电极；以及
一个与各漏区相连接的漏电极，其中：
第一、第二、第三门电极中的一个横过所有通道区的整个宽度；并且
第一、第二、第三门电极中的其余门电极横过各自相应的通道区的整个宽度。
5、一种晶体管，它包括：
多个岛区，其中每个岛区都含有：多个源区、多个漏区、和多个分别位在相应的各对源区和漏区之间的通道区；
一个第一梳状门电极、一个第二梳状门电极和一个第三梳状门电极，它们的梳齿在各通道区上互相交错；
一个与各源区相连接的源电极；以及
一个与各漏区相连接的漏电极，其中：
第一、第二、第三梳状门电极中的一个横过所有通道区的整个宽度，并且
第一、第二、第三梳状门电极中的其余门电极横过各自相应通道区的整个宽度。
6、一种功率放大器，它包括：
一个源区；
一个漏区；
一个位在源区和漏区之间的通道区；以及
设置在通道区上的一个第一门电极和一个第二门电极，其中：
第一和第二门电极中的一个横过通道区的整个宽度，并且
第一和第二门电极中的另一个横过通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度；
一个用来接收信号的输入端口；
一个用来输出信号的输出端口；
一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；
一个连接在晶体管的一个漏电极和输出端口之间的输出阻抗匹配电路；
一个与第一门电极相连接的第一DC(直流)电压电路；
一个与第二门电极相连接的第二DC电压电路；以及
一个与漏电极相连接的第三DC电压电路。
7、根据权利要求6的功率放大器，它还包括一个微处理器，用来控制第一DC电压电路和第二DC电压电路的输出。
8、一种功率放大器系统，它包括多个根据权利要求6的功率放大器。
9、一种功率放大器，它包括：
互相交替排列的多个源区和多个漏区；
位在各对源区和漏区之间的各个通道区；
一个第一梳状门电极和一个第二梳状门电极，它们的各个梳齿在各通道区上互相交错；
一个与多个源区相连接的源电极；以及
一个与多个漏区相连接的漏电极，其中：
第一和第二梳状门电极中的一个横过各通道区的整个宽度，并且
第一和第二梳状门电极中的另一个横过各通道区的一部分宽度，所述部分宽度小于该通道区的整个宽度；
一个用来接收信号的输入端口；
一个用来输出信号的输出端口；
一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；
一个连接在晶体管的一个漏电极和输出端口之间的输出阻抗匹配电路；
一个与第一门电极相连接的第一DC电压电路；
一个与第二门电极相连接的第二DC电压电路；以及
一个与漏电极相连接的第三DC电压电路。
10、根据权利要求9的功率放大器，它还包括一个微处理器，用来控制第一DC电压电路和第二DC电压电路的输出。
11、一种功率放大器系统，它包括多个根据权利要求9的功率放大器。
12、一种功率放大器，它包括：
互相交替排列的多个源区和多个漏区；
位在各对源区和漏区之间的各个通道区；
一个第一梳状门电极和一个第二梳状门电极，它们的各梳齿在各通道区上互相交错；
一个与多个源区相连接的源电极；以及
一个与多个漏区相连接的漏电极，其中：
第一和第二梳状门电极中的一个横过所有通道区的整个宽度；
第一和第二梳状门电极中的另一个横过至少一个、但少于全部通道区的整个宽度；
一个用来接收信号的输入端口；
一个用来输出信号的输出端口；
一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；
一个连接在晶体管的一个漏电极和输出端口之间的输出阻抗匹配电路；
一个与第一门电极相连接的第一DC电压电路；
一个与第二门电极相连接的第二DC电压电路；以及
一个与漏电极相连接的第三DC电压电路。
13、根据权利要求12的功率放大器，它还包括一个微处理器，用来控制第一DC电压电路和第二DC电压电路的输出。
14、一种功率放大器系统，它包括多个根据权利要求12的功率放大器。
15、一种功率放大器，它包括：
多个岛区，其中每个岛区都含有一个源区，一个漏区和一个通道区；
设置在各通道区上的一个第一门电极、一个第二门电极和一个第三门电极；
一个与各源区相连接的源电极；以及
一个与各漏区相连接的漏电极，其中：
第一、第二、第三门电极中的一个横过所有通道区的整个宽度；并且
第一、第二、第三门电极中的其余门电极横过各自相应的通道区的整个宽度；
一个用来接收信号的输入端口；
一个用来输出信号的输出端口；
一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；
一个连接在晶体管的一个漏电极和输出端口之间的输出阻抗匹配电路；
一个与第一门电极相连接的第一DC电压电路；
一个与第二门电极相连接的第二DC电压电路；
一个与第三门电极相连接的第三DC电压电路；以及
一个与晶体管的漏极相连接的第四DC电压电路。
16、根据权利要求15的功率放大器，它还包括一个微处理器，用来控制第一DC电压电路，第二DC电压电路和第三DC电压电路的输出。
17、一种功率放大器系统，它包括多个根据权利要求15的功率放大器。
18、一种功率放大器，它包括：
多个岛区，其中每个岛区都含有：多个源区、多个漏区、和多个分别位在相应的各对源区和漏区之间的通道区；
一个第一梳状门电极、一个第二梳状门电极和一个第三梳状门电极，它们的梳齿在各通道区上互相交错；
一个与各源区相连接的源电极；以及
一个与各漏区相连接的漏电极，其中：
第一、第二、第三梳状门电极中的一个横过所有通道区的整个宽度，并且
第一、第二、第三梳状门电极中的其余门电极横过各自相应通道区的整个宽度；
一个用来接收信号的输入端口；
一个用来输出信号的输出端口；
一个连接在输入端口和第一门电极之间的输入阻抗匹配电路；
一个连接在晶体管的一个漏电极和输出端口之间的输出阻抗匹配电路；
一个与第一门电极相连接的第一DC电压电路；
一个与第二门电极相连接的第二DC电压电路；
一个与第三门电极相连接的第三DC电压电路；以及
一个与晶体管的漏极相连接的第四DC电压电路。
19、根据权利要求18的功率放大器，它还包括一个微处理器，用来控制第一DC电压电路、第二DC电压电路和第三DC电压电路的输出。
20、一种功率放大器系统，它包括多个根据权利要求18的功率放大器。
CNB981010210A 1997-03-14 1998-03-16 场效应管和含有该场效应管的功率放大器 Expired - Fee Related CN1145217C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06033497A JP3379376B2 (ja) 1997-03-14 1997-03-14 電界効果トランジスタおよびそれを用いた電力増幅器
JP060334/1997 1997-03-14

Publications (2)

Publication Number Publication Date
CN1198019A CN1198019A (zh) 1998-11-04
CN1145217C true CN1145217C (zh) 2004-04-07

Family

ID=13139178

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981010210A Expired - Fee Related CN1145217C (zh) 1997-03-14 1998-03-16 场效应管和含有该场效应管的功率放大器

Country Status (4)

Country Link
US (2) US6114732A (zh)
JP (1) JP3379376B2 (zh)
KR (1) KR100276041B1 (zh)
CN (1) CN1145217C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027998A1 (en) * 1999-10-11 2001-04-19 Koninklijke Philips Electronics N.V. Integrated circuit
DE19957533A1 (de) * 1999-11-30 2001-06-07 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zur Herstellung
JP2001352047A (ja) * 2000-06-05 2001-12-21 Oki Micro Design Co Ltd 半導体集積回路
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP2003007723A (ja) * 2001-06-26 2003-01-10 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 半導体素子及び半導体集積回路
JP5001494B2 (ja) * 2001-08-28 2012-08-15 セイコーインスツル株式会社 絶縁性基板上に形成された電界効果トランジスタ
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP4603248B2 (ja) * 2003-06-19 2010-12-22 株式会社Ｋｅｎｚａｎ 半導体素子およびそれを備えた論理回路
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
WO2011039792A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
JP5701684B2 (ja) * 2011-05-23 2015-04-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5884094B2 (ja) 2011-06-24 2016-03-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2013008382A1 (ja) * 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
US9281417B1 (en) * 2015-02-20 2016-03-08 Vishay General Semiconductor Llc GaN-based schottky diode having large bond pads and reduced contact resistance
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability
US10644148B2 (en) * 2018-06-07 2020-05-05 Nxp Usa, Inc. Active semiconductor device on high-resistivity substrate and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2411512A1 (fr) * 1977-12-06 1979-07-06 Lardy Jean Louis Porte logique a transistor mos multidrain
JPS56110257A (en) * 1980-02-05 1981-09-01 Toshiba Corp Differential-type transistor circuit device
JPS57109361A (en) * 1980-11-28 1982-07-07 Toshiba Corp Semiconductor ic circuit device
GB9201004D0 (en) * 1992-01-17 1992-03-11 Philips Electronic Associated A semiconductor device comprising an insulated gate field effect device
JPH06275658A (ja) * 1993-03-19 1994-09-30 Furukawa Electric Co Ltd:The モノリシックプリアンプｉｃ
US5598009A (en) * 1994-11-15 1997-01-28 Advanced Micro Devices, Inc. Hot carrier injection test structure and testing technique for statistical evaluation
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
US6160280A (en) * 1996-03-04 2000-12-12 Motorola, Inc. Field effect transistor

Also Published As

Publication number Publication date
KR19980080570A (ko) 1998-11-25
JP3379376B2 (ja) 2003-02-24
JPH10256562A (ja) 1998-09-25
US6268632B1 (en) 2001-07-31
KR100276041B1 (ko) 2001-02-01
CN1198019A (zh) 1998-11-04
US6114732A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
CN1145217C (zh) 场效应管和含有该场效应管的功率放大器
CN1574630A (zh) 高频开关电路和半导体装置
CN1705231A (zh) 开关电路及半导体装置
CN1311631C (zh) 高频开关电路
CN1181548C (zh) 半导体集成电路
CN100338878C (zh) 高频开关电路
CN1748237A (zh) 具有静电放电保护电路的电子设备
CN1494048A (zh) 电子电路、电光学装置、及其驱动方法以及电子机器
CN1057648C (zh) 差分放大器
CN1914786A (zh) 半导体装置和使用其的模块
CN1734786A (zh) 晶体管及其形成方法
CN1573886A (zh) 像素电路及显示装置
CN1576859A (zh) 包括高可靠性过电流检测电路的电源控制装置
CN1187890C (zh) 半导体放大器电路与系统
KR101216563B1 (ko) 전력 증폭기
CN1111401A (zh) 半导体装置，其工作方法及其制作方法
CN1353456A (zh) 输入/输出单元配置方法和半导体装置
CN1825602A (zh) 半导体装置及互补型金属绝缘半导体逻辑电路
CN1213483C (zh) 半导体器件
CN1284237C (zh) 输入保护电路
CN1959479A (zh) 液晶显示器驱动器及使用该驱动器的液晶显示装置
CN1744297A (zh) 半导体装置
US10784856B2 (en) Semiconductor device
CN1351377A (zh) 电压转换电路
CN1638277A (zh) 比较电路及电源电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040407

Termination date: 20110316