CN1057648C - 差分放大器 - Google Patents

差分放大器 Download PDF

Info

Publication number
CN1057648C
CN1057648C CN96102706A CN96102706A CN1057648C CN 1057648 C CN1057648 C CN 1057648C CN 96102706 A CN96102706 A CN 96102706A CN 96102706 A CN96102706 A CN 96102706A CN 1057648 C CN1057648 C CN 1057648C
Authority
CN
China
Prior art keywords
triode
channel mos
voltage
added
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96102706A
Other languages
English (en)
Other versions
CN1134624A (zh
Inventor
大森哲郎
伊达义人
小泉隆
今村善雄
皿井修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1134624A publication Critical patent/CN1134624A/zh
Application granted granted Critical
Publication of CN1057648C publication Critical patent/CN1057648C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30057—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP power transistors are realised as paralleled FETs, i.e. the push or the pull transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Inverter Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

具有低功耗和高通过量的差分放大器，包括差分电路1、输出电路2、恒流源三极管21、驱动三极管3和开关电路4。一个与加到非反相端的电压与加到反相端的电压之差有关的差分电压VX加到开关电路4上。当差分电压VX低于预定阈值电压VT时，开关电路4将驱动信号加到驱动三极管3上使其导通，当VX低于VT时，使驱动三极管3断开。

Description

差分放大器
本发明涉及差分放大器，该放大器用于液晶(LC)驱动器的容性数/模(D/A)转换器中，以驱动TFT矩阵彩色LCD板并将数字彩色图象信号转换成模拟电压信号，当该种类型的差分放大器被集成后，多个器件就会按TFT矩阵彩色LCD板的柱形图串行排列在单一半导体衬层上。
已有技术的差分放大器包括如图12所示的差分电路1和输出电路2。差分电路1将P沟道MOS三极管11的源极联至电源VDD上，将恒定的偏压Vbias联至三极管11的栅极上，并使三极管11用作恒流源。
其它两个P沟道MOS三极管12和13的源极则共同联至三极管11的漏极。n沟道MOS三极管14的漏极则联至三极管12的漏极，而另一n沟道MOS三极管15的漏极则联至另个三极管13的漏极上。
n沟道MOS三极管14和15的源极则共同接地，栅极共同接至管13的漏极，也就是接至管15的漏极。
电路2将作为P沟道MOS三极管的恒流源三极管21的源极接到电源VDD上，将恒定偏压bias加到管21的栅极上。控制三极管22(为n沟道MOS三极管)的漏极接到恒流源三极管21的漏极，源极接地，栅极则接至管12的漏极，也就是差分电路1的输出端。
非反相输入端16也在管12的栅极上，反相输入端17在管13的栅极上，端子23则在管21与管22的联接点上(即在其共同的漏极上)。
差分放大器的差分电路1根据加到非反相输入端16的电压V+与加到反相输入端17上的电压V-间的差输出输出电压VX。输出电路2的恒流源三极管21输出恒定电流iA(放电电流)，该电流或者流经输出端23或者流经控制三极管22作为一个过电流。流到控制三极管22的电流iB(引入电流)根据电路1的输出电压VX而改变，并且是经管21的过电流iA与来自输出输23上的电流iO的和。结果，可以用流到控制三极管22的控制电流iB来控制来自输出端23上的电流iO(或流到输出端23上的电流-iO)。
当差分放大器工作时，容性负载(图中未示)联至输出端23，端子23的电压VO直接馈到反相输入端17，或经反馈电容来反馈。假定，如果容性负载中无漏电流，电流iA的绝对值与iB的绝对值相等，且端子23上流出的电流iO或流入的电流-iO为零，则稳定。这种状态在下面就称作稳态。
加到非反相输入端16的电压V+和加到反相输入端17的电压V-每次改变时，差分电路1的输出电压VX也改变。这使流到管22上的电流iB改变，通过将电流iA的全部或部分加到端子23使联到输出端23上的容性负载充电并由此而使输出端23的电压VO升高，或者，通过使23上的电流流经控制三极管22而使联到端子23上的容性负载放电，从而使端子23的电压降低。当在电压VO上的增减使差分电路1的输出电压VX回复到原(稳态)电压时，稳态便重新开始。
电压VX与电流iA和iB间的关系如图13所示。电流iB随差分电路输出电压VX升高而增加，并成为使输出端子23上的电流流到管21与22间接点的引入电流。图13所示电流iB的区域处于正极性区。
电流iA恒定而与电压VX无关，并且成为从管21与22的公共端上流到输出端23的放电电流。图13所示的电流iA因而处于负极性区。
当差分电路1的输出电压VX低时，电流iB为零或有少许的电流，且电流iA大于iB。电流iA和iB的差电流因而从管21与22的公共端流到端子23上，从而使联在端子23上的容性负载充电，并使端子23的电压升高。
当差分电路1的输出电压VX高时，大电流iB流过，该电流iB因而超过电流iA的水平。这样，iA和iB的差电流使输出端23的电流流到管21和22的公共接点上，从而使联在端子23上的容性负载放电，降低输出端23的电压。
该差分放大器由于工作时所加的负反馈而在电流iA和iB的绝对值相等的点(稳态点)上稳定下来。
下面参照图14所示时序图来详细描述图12所示差分放大装置的工作，这种工作是在输出端子23被联到反相输入端17，且输出端23的输出电压VO直接反馈到反相输入端17(V-＝VO)的情况下进行的。
如图14(a)所示，非反相输入端子16的电压V+假定以方波形改变：VA→VB→VA(其中VA＞VB)。当电压V+降低(VA→VB)，如图14(c)所示，差分电路输出电压VX突然从输出电压VX0升到输出电压VX1，在稳定点，电流iA和iB的绝对值相等。结果，控制三极管22的电流iB如图14(d)所示突然从稳定点电流iB0升到iB1，使容性负载迅速放电，且如图14(b)所示，输出电压VO从电压VO1急落至电压VO2。由于输出电压VO趋近于电压VO2，输出电压VX降低，电流iB降低，电压VO变为电压VO2，电流iB变为电流iB0，且稳态得到恢复。
当如图14(a)所示电压V+升高(VB→VA)，电压VX如图14(c)所示从电流iA和iB绝对值相等的稳态点输出电压VX0速降至零。结果，管22的电流iB从稳态点电流iB0降至零，使容性负载渐渐地被三极管21的电流iA所充电。输出电压VO如图14(b)所示逐渐地从电压VO2变至电压VO1。当输出电压VO升至近于电压VO1且电流iB升至电流iB0时，再次获得稳态。
输出端电压VO下降快而上升慢是因为管22的电流量高，而管21的电流iA低且在稳态时流过管21和22的过电流以减少功耗的原故。
为了在控制三极管22中获得高电流量而减少在传统差分放大装置中的功耗，在稳态时流过管21和22的过电流降低，即管21的电流iA降低。结果，输出端23的输出电压降低较快但却不能快速升高，这是因为管21的电流iA为低，且通过量较低。
如果追求高通过量，则在恒流源三极管21中就需要大电流iA。这增加了在稳态下经过管21和22的过电流并且增加了功耗。
因此，本发明的目的在于提供一种差分放大器，以获得高通过量并具有低功耗。
为了达到此目的，本发明的差分放大器包括：差分电路，包括一个非反相输入端和一个反相输入端，用于输出一个与加到非反相输入端的电压与加到反相输入端的电压差有关的差分电压；输出电路，包括用于提供恒流的恒流源三极管、由所述差分电压控制的控制三极管，以及在所述电源三极管和所述控制三极管之间的结点；联到所述结点用于向该结点提供电流的驱动三极管；以及开关电路，当所速差分电压低于(或在其它实施例中是高于)预定阈值电压时，将驱动信号加到所述驱动三极管使所述驱动三极管导通，并在当所述差分电压高于(或其它实施例中低于)所述预定阈值时，关断所述驱动三极管。
根据本发明，驱动三极管与输出电路的恒流源三极管相并联，提供一个开关电路，其上输入差分电路的输出电压，并在输出电压足够低且电流不流入或以足够低的水平流入控制三极管时将电流加到驱动三极管上。因而，可以将足够高水平的电流从驱动三极管加到输出端上，加速输出端的电压升高并在稳态时切断驱动三极管，甚至当流到恒流源三极管的电流设为低时也如此，从而在稳态时使流入恒流源三极管和控制三极管的过电流降低。
图1为根据本发明第一实施例的差分放大器的电路图；
图2为在图1的差分放大器中的差分电路输出与输出电路的输出电流间的关系图；
图3A，3B，3C，3D，3E，3F和3G示出各种波型，以描述图1的差分放大器的工作；
图4为根据本发明第二实施例的差分放大器的电路图；
图5为图4所示缓冲电路的电路图；
图6为根据本发明第三实施例的差分放大器的电路图；
图7为根据本发明第四实施例的差分放大器的电路图；
图8为根据本发明第五实施例的差分放大器的电路图；
图9为根据本发明第六实施例的差分放大器的电路图；
图10为根据本发明第七实施例的差分放大器的电路图；
图11为根据本发明第八实施例的差分放大器的电路图；
图12为电路图，用于描述已有技术的差分放大器；
图13示出在图12的差分放大器中差分电路输出与输出电路的输出电流间的关系；和
图14A，14B，14C和14D为波形图，用于描述图12所示差分放大器的工作。
下面参照附图描述本发明的差分放大器的优选实施例。
实施例1
图1为根据本发明第一实施例的差分放大器的电路图。如图1所示，差分放大器包括差分电路1、输出电路2、驱动三极管3和开关电路4。注意，驱动三极管3为P沟道MOS三极管，而开关电路4控制加到驱动三极管3上的电流(即电源电流)和断开向驱动三极管3所加的电流。
差分电路1与图12所示的差分电路1相同，电源VDD加到源极、恒定偏置Vbias加到P沟道MOS三极管11的栅极，这样，使P沟道MOS三极管11被用作恒流源。
两个P沟道MOS三极管12和13的源极共同联到P沟道MOS三极管11的漏极。n沟道三极管14的漏极联到P沟道MOS三极管12的漏极，另一n沟道MOS三极管15的漏极联到另个P沟道MOS三极管13的漏极。
n沟道MOS三极管14和15的源极共同接地，其栅极共同联到P沟道MOS三极管13的漏极，即联到一个n沟道MOS三极管15的漏极。
输出电路2与图12所示的相似。为P沟道MOS三极管的恒流源三极管21的源极接至电源VDD，恒定偏压Vbias加至其栅极。为n沟道MOS三极管的管22的漏极联到恒流源三极管21的漏极，而其源极接地，其栅极接至P沟道MOS三极管12的漏极，即差分电路1的输出端。
驱动三极管3的源极接至电源VDD，漏极接在恒流源三极管(P沟道MOS三极管)21和控制三极管(n沟道MOS三极管)22之间的联接点上。这样，驱动三极管3与恒流源三极管21相并联且其中的电流与恒流源三极管21中的电流同方向。
开关电路4可包括诸如形成两个串联反相电路的两对串联电路。一个串联电路包括一个P沟道MOS三极管41和n沟道MOS三极管42，另一串联电路包括一个P沟道MOS三极管43和n沟道MOS三极管44。具体讲，管41和42形成第一级反相器，它具有由在电路集成时由线条设计所决定的低阈值电压设置，并且用作当差分电路1的输出电压VX低于特定阈值时向驱动三极管3提供驱动信号和电流，并在VX大于该阈值电压时停止向管3提供驱动信号并关断该管3。因此，开关电路4在输入电压VX低于预定阈值电压VT(图3F)时产生低电平信号，在高于VT时产生高电平信号。
非反相输入端16设在P沟道MOS三极管12的栅极上，反相输入端17设在另一P沟道MOS三极管13的栅极上。输出端23联到恒流源三极管21与控制三极管22间的结点J(公共漏极)上。结点J再经过反馈电路18联到反相输入端17上。反馈电路18可以是简单的短路、或其它CR电路、或任何其它类型的反馈电路。输出端23经电阻R联到容性负载C上。
差分放大器的差分电路1根据加到非反相输入端16的电压V+(图3A)与加到反相输入端17的电压V-(图3B)间的电压差输出电压VX(图3C)。输出电路2的恒流源三极管21输出一个恒定电流iA(放电电流)，该电流或者流到输出端23或者作为过电流流过控制三极管22。
流到控制三极管22的电流iB(引入电流)(图3E)根据差分电路1的输出电压VX而改变，并且为流过管21的电流iA(过电流)与来自输出端23上的电流iO的和。结果，来自输出端23的电流iO(或流向端子23的电流-iO)可通过控制流到控制三极管22的电流iB而控制。
当VX足够低并低于阈值电压VT(在图3F或3C的t3时刻)，且电流iB低于电流iA时，开关电路4向驱动三极管3产生一低电平驱动信号。这样，在t3时刻，管3导通，经管3使电流iC(图3D或3G)流到输出端23。加到电流iA上的电流iC用于对联在输出端子23上的容性负载C充电。这导致对容性负载C的充电快于图12所示的情况，即快于仅有电流iA流到输出端23时的情况，这使输出端23的电压VO(图3B)迅速上升。容性负载C中所充的电压经反馈电路18加到端子17上。
当电压VO(约为V-)增加时，电压V+与V-的差，即电压VX变大，控制三极管22的电流iB开始流动。另外，当VX大于阈值电压VT(图3F或3C的t4时刻)，开关电路4向驱动三极管3产生一高电平驱动信号。因此，在t4时刻，三极管3关断，切断电流iC(图3D或3G)，从而防止过电流从驱动三极管3流向控制三极管22。
当该差分放大器工作时，容性负载C联到输出端23，其上电压VO直接或经反馈电路18联到反相输入端17。如果假定在容性负载C中无漏电流，从恒流源三极管21中流出的电流iA的绝对值与流到控制三极管22的电流iB绝对值将相等，并且在来自输出端23的电流iO或流到输出端23的电流-iO为零时进入稳态(图2的稳定点)。
差分电路1的输出电压VX也随加到非反相输入端16的电压V+和加到反相输入端17的电压V-的每次改变而改变，从而改变流到控制三极管22的电流iB和从开关电路4流向驱动三极管3的电流iC。
通过这样控制电路iB和iC的电平，并将来自驱动三极管3的电流iC的全部或一部分以及来自恒流源三极管21的电流iA加到输出端23，使其上所联容性负载C得以充电并使输出端23的电压VO升高，或者经控制三极管22从输出端23上泄放电流以使联到输出端23的容性负载C放电，从而降低输出端23的电压VO。通过升高或降低电压VO使差分电路1的输出电压VX恢复到原(稳态)电平而建立起稳态。
图2示出差分电路1的输出电压VX、流到输出电路2的电流iA和iB以及流到驱动三极管3的电流C之间的关系。电流iB随差分电路输出电压VX的增加而增加，并且成为引入电流，使来自输出端23的电流流到恒流源三极管21和控制三极管22之间的结点J。因此，图2所示电流iB的区域处在正极性区。
电流iA为恒定而不用顾及差分电路输出电压VX，并且成为从恒流源三极管21和控制三极管22向输出端23的放电电流。因而在图2的正极性区内示出电流iA。
电流iC仅在差分电路1的输出电压VX低于阈值电压VT的区域内流动，其中VT为开关电路4的阈值电压，因而，放电电流流到输出端23并在图2的负极性区表示出来。
当电流iB开始流到控制三极管22时，该阈值电压VT设为低于差分电路1的输出电压VX，以防止来自驱动三极管3的过电流流入控制三极管22，与此同时，防止控制三极管22的电流iB和驱动三极管3的电流iC(相对于输出端23在正方向)的流动，从而防止功耗增加。如果当流向控制三极管22的电流iB的绝对值和来自恒流源三极管21的电流iA的绝对值相等，阈值电压VT设为低于差分电路1的输出电压VX，则稳态过电流将与已有技术中的相同。
当差分电路1的输出电压VX为低时，电流iB并不流动或以极低水平流动，电流iA大于电流iB，且电流iC流动。因此，来自恒流源三极管21和控制三极管22之间结点的电流iA与iB的差电流流到输出端23，且电流iC从驱动三极管3流向输出端23。联到输出端23的容性负载被迅速充电，且端子23上的电压迅速上升。
当差分电路1的输出电压VX为高时，电流iC变为零，电流iB以超过电流iA的高水平流过。电流iA与iB的差电流从输出端23流到管21和22间的结点，使联到输出端23的容性负载C放电，并且使输出端电压迅速降低。
该差分放大器由于在工作中加入负反馈，因而在电流iA和iB的绝对值相等的点处稳定下来。
参照图3A-3G的时序图更加详细描述图1的差分放大器的工作，其中图3F和3G分别是图3C和3D所示的F和G部分的放大视图。在工作中，假定反馈电路18直接联接在输出端23和反相输入端17之间，则输出端23的输出电压VO则直接反馈到反相输入端17(V-＝VO)。
如图3A所示，假定非反相输入端16的电压V+以方波形改变，VA→VB→VC(其中VA＞VB)。当电压V+下降时(VA→VB)，差分电路输出电压VX突然从输出电压VX0升到输出电压VX1，如图3C所示在电流iA和iB的绝对值相等之处，输出电压处于稳态。结果，管22的电流iB如图3E所示突然从稳定点电流iB0开到iB1，使容性负载迅速放电，并如图3B所示迅速从输出电压VO降至电压VO1。由于输出电压VO接近电压VO2，输出电压VX下降，电流iB降低，电压VO变为电压VO2，电流iB变为iB0，且进入稳态。
当电压V+如图3A所示升高时(VB→VA)。如图3C所示VX从VX0迅速下降到零。结果，如图3E所示iB从iB0降至零。电流iA流到输出端23，电流iC如图3D所示(虽然极性与所示的实际方向相反)迅速升至iC1。iC1从管3输出到端子23上，迅速对容性负载充电，并如图3B所示使输出电压VO迅速从电压VO2升至电压VO1。当输出电压VO基本升至电压VO1时，稳态再次被恢复，电流iC回到零值，电流iB回至电流iB0。
根据本发明上述第一实施例的差分放大器使驱动三极管3与输出电路2的恒流源三极管21相并联，提供一个开关电路4，其上输入差分电路1的输出电压VX，并在VX足够低且电流不流入控制三极管22时将电流加到驱动三极管3上。因而，可以将足够高水平的电流从管3加到输出端23上，加速输出端的电压升高并在稳态时切断三极管3，甚至当流到管21的电流设为低时也如此，并在稳态时使流入管21和22的过电流降低。通过量因而可以达标，功耗被降低。由于电流iB和iC同时也不流动，功耗可进一步降低。
实施例2
图4示出根据本发明第二实施例的差动放大器。这种差动放大器为图1所示的开关电路4使用如图4所示的开关电路5。这种开关5不同于开关电路4之处在于以缓冲电路51来替代图1所示的两级反相器。当差分电路1的输出电压VX低于阈值电压VT时，开关电路5将低电平的驱动信号加到驱动三极管3使电流iC流动；当VX超过VT时，电路5将高电平信号加到驱动三极管3上，并关断驱动三极管3。注意，缓冲器电路51可为任意结构，从而如上所述在阈值电压VT的边沿输出状态反相。
参照图5描述缓冲电路51的一个优选实施例。这种缓冲电路51可为电平移动电路，它是用于联接不同电源电压的两个电路的电压转换电路。如图5所示，缓冲器电路51包括三个P沟道MOS三极管MP1、MP2、MP3和三个n沟道MOS三极管MN1，MN2，MN3，MP1与MN1串联，MP2与MN2串联，MP3与MN3串联。
MP1与MN1的公共漏极联到MP2的栅极。MP2和MN2的公共漏极联到MP1的栅极和驱动三极管3的栅极。输出电路1的输出端联到NM1的栅极和MP3和MN3的公共栅极，且MP3与MN3的公共漏极联到NM2的栅极。
在图5中，当VX为高，MN1导通，MN2关断。当MN1导通时，MP2的栅压下降，MP2导通，MP1关断。高栅压被加到驱动三极管3上。
当VX为低，MN1关断，MN2导通。当MN2导通，MP1的栅压下降，MP1导通，MP2关断。低栅压被加到驱动三极管3上。
注意，通过适当地设置MP1-MP3以及MN1-MN3的大小，可使VX设为低、加到驱动三极管3的栅压为高，且电平转换可完成。
阈值电压也可通过改变输入三极管的大小而在CMOS反相器中得以改变。当在CMOS反相器中以稳态流过过电流时，在稳态时可用电平移动器消除过电流，并可获得较低功耗。
因此可以获得高驱动输出电压并增加动态范围，同时降低差动电路1的电源电压，从而通过降低差动电路1的电源电压、降低输出电压VX，减少功耗，并且增加驱动三极管3的电源电压。
第二实施例的其它效果与上述第一实施例的相同。
实施例3
借助图6描述本发明的差分放大器的第三实施例。在本实施例的差分放大器中，恒流源三极管流过引入电流。具体讲，该差分放大器包括差分电路1’，输出电路2’，驱动三极管3’(n沟道MOS三极管)和控制加到驱动三极管3’的电流的开关电路4’。
在此差分电路1’中，n沟道MOS三极管11’的源极接地，恒定偏压Vbias’加到所述三极管11’的栅极。从而使n沟道MOS三极管11’用作恒流源。
两个n沟道MOS三极管12’和13’的源极共同联到n沟道MOS三极管11’的漏极。P沟道MOS三极管14’的漏极联到n沟道MOS三极管12’的漏极，且另一P沟道MOS三极管15’的漏极联到另个n沟道MOS三极管13’的漏极。
管14’和15’的源极共同联到电源VDD，其栅极共同联到n沟道MOS三极管13’的栅极，即联到管15’的漏极。
在输出电路2’中，为n沟道MOS三极管的恒流源三极管21’的源极接地，且恒定偏压Vbias’加到其栅极上。为P沟道MOS三极管的控制三极管22’的漏极联到恒流源三极管21’的漏极，控制三极管22’的源极联到电源VDD，且栅极联到n沟道MOS三极管12’的漏极，它为差分电路1’的输出端。
驱动三极管3’的源极接地，漏极联到恒流源三极管(n沟道MOS三极管)21’和控制三极管(P沟道MOS三极管)22’的结点上。因此，驱动三极管3’与恒流源三极管21’并联，并与恒流源三极管21’相同的方向流过电流。
开关电路4’包括诸如形成两个串联的反相电路的两对串联电路。一个串联电路包括一个n沟道MOS三极管41’和P沟道MOS三极管42’，另一串联电路包括一个n沟道MOS三极管43’和P沟道MOS三极管44’。具体讲，管41’和42’形成第一级反相器，它具有由在电路集成时由线条设计所决定的高阈值电压设置(近于电源VDD)，并且用作当差分电路1’的输出电压VX’高于特定阈值时向驱动三极管3’提供驱动信号和电流，并在VX’小于该阈值电压时停止向管3’提供驱动信号并关断该管3’。
非反相输入端16’设在n沟道MOS三极管12’的栅极，反相输入端17’设在另一n沟道MOS三极管13’的栅极上。输出端23’联到恒流源三极管21’与控制三极管22’间的结点(公共漏极)上。
电压V’+和V’-是分别加到非反相输入端16’和反相输入端17’的电压，且每个都为负值。电流iA’为流过恒流源三极管21’的电流，电流iB’为来自控制三极管22’的电流，电流iC’为流到驱动三极管3’的电流，而电流iO’为输出端23’的电流。
差分放大器的第三实施例的工作如下：
差分放大器的差分电路1’根据加到非反相输入端16’的电压V+’与加到反相输入端17’的电压V-间的电压差输出电压VX’。输出电路2’的恒流源三极管21’输出一个恒定电流iA(拉入电流)，该电流或者来自输出端23’或者流过控制三极管22’，作为过电流。
来自控制三极管22’的电流iB’(放电电流)根据差分电路1’的输出电压VX’而改变，并且为流过管21’的电流iA’(过电流)与从输出端23’上流出的电流iO’的和。结果，流向输出端23’的电流iO’(或来自输出端子23’的电流-iO’)可通过控制流到控制三极管22’的电流iB’而控制。
当差分电路1’的输出电压VX’足够高且电流iB’低于电流iA’时，由开关电路4’所提供的驱动信号使电流iC’流到驱动三极管3’并流到输出端23’。这使联在输出端23’的容性负载的放电快于当仅有电流iA’流入输出端23’时的情况，从而使输出端23’的电压VO’迅速下降。
应当注意，当电压VO’接近最终(目标)电平时，差分电路1’的输出电压VX’下降，控制三极管22’的电流iB’开始流动。但是，此时开关电路4’停止输出驱动信号，电流iC’降至零，从而防止过电流流过驱动三极管3’和控制三极管22’。
当此差分放大器工作时，容性负载(图中未示出)被联至输出端23’，输出端23’的电压VO’直接馈至反相输入端17’，或经反馈电容反馈。假定在容性负载上无漏电流，来自管21’的电流iA’的绝对值与流向管22’的电流iB’的绝对值将相等，并在向着输出端23’的电流iO’或来自输出端23’的电流-iO’为零时建立稳态。
差分电路1’的输出电压VX’也随加到非反相输入端16’的电压V+’和加到反相输入端17’的电压V-’的改变而改变，从而改变流向控制三极管22’的电流iB’和从开关电路4’流向驱动三极管3’的电流iC’。
通过如此控制电流iB’和iC’的电平，并将来自驱动三极管3’的电流iC’的全部或部分以及来自恒流源三极管21’的电流iA’加到端子23’，使输出端23’上所联的容性负载放电且其上的电压VO’降低，或者通过控制三极管22’从输出端23’上引入电流以对端子23’上的容性负载充电，并使端子23’上的电压VO’升高。通过升高或降低电压VO’使差分电路1’的输出电压VX’回复到原(稳态)电平而重新进入稳态。
注意，拉入和泄放状态正好与图2所示的情况相反，这是因为差分电路1’的输出电压VX’、流入输出电路2’的电流iA’和iB’，以及流入驱动三极管3’的电流iC’的原故。
当电流iB’开始流到控制三极管22’时，在此第三实施例中的阈值电压被设为高于电路1’的输出电压VX’，以防止来自驱动三极管3’的过电流流入控制三极管22’，即防止控制三极管22’的电流iB’和驱动三极管3’的电流iC’(相对于输出端23’相反的方向)的流动，从而防止增加功耗。如果当iB’与iA’的绝对值相等，阈值电压设为低于电压VX’，则稳态过电流将与已有技术的相同。
第三实施例的差分放大器与第一实施例的不同之处在于可以加速降低输出端电压，但效果却与第一实施例中的情况相同。
图1和6所示的其它实施例可通过改换沟道类型、使用负(-VDD)电源和负偏压(-Vbias)来获得。在此情况下所流过的电流与图1和6所示的相反，但其它工作与前者相同。
实施例4
参见图7描述本发明的差分放大器的第四实施例。在此实施例的差分放大器中，如图1所示的开关电路4的第一级反相器是一个串联电路，它包括P沟道MOS三极管52和n沟道MOS三极管53。采用这种开关电路4，使差分电路1的输出仅联至n沟道MOS三极管53栅极，从而降低电路1的负载量，提高开关电路4的工作速度。结果，输出电路2的输出电压VO以比图1所示差分放大器更快的速度升高。
此外应注意，图7所示P沟道MOS三极管52具有一接地的栅极并且作电阻，因而降低了第一级反相器的过电流并降低功耗。
此差分放大器的结构和工作与第一实施例的相同，无需对其再加赘述。
实施例5
参阅图8描述第五实施例。如图6所示的开关路4’的第一级反相器为包括P沟道MOS三极管57和n沟通MOS三极管56的串联电路。采用此开关电路4’，使电路1的输出仅接至管57的栅极，从而降低电路1的负载量，提高了开关电路4’的工作速度。结果，电压VO可以比图6所示的差分放大器更快的速度下降。
此差分放大器的结构和工作与第三实施例的相同，无需对其再加赘述。
实施例6
参阅图9描述第六实施例。在本实施例图9所示的开关电路4的第一级反相器中，P沟道MOS三极管62插到电流VDD到管52的电流路径上，n沟道MOS三极管63与n沟道MOS管53串联，并且通过控制与电路1的输入电压V+同步的控制电压VC而改变管62和63的栅压。当电流加到管53上时可以断开管62，并将电流加到管63上或当53断开时加到管62上，从而断开管63。
采用上文所述的差分放大器，当通过关断管62使电流流到n沟道MOS三极管53时，第一级反相器的过电流可被关断，且管63可使第一级反相器的输出电压固定到地电位以抑制第二级反相器的过电流。结果，通过提供管62和63使开关电路4的功耗可比第四实施例的装置更有效地抑制下来。
下面参照图3的时序图描述图9所示差分放大器的工作。
当非反相输入端16的输入电压V+下降时(VA→VB)，控制信号VC由高变低，管62导通，管63关断。
当电压V+上升时(VB→VA)，信号VC由低变高，管62断开以防止过电流流过第一级反相器，管63导通以将第一级反相器的输出固定到低。对第一级反相器的输入可控制P沟道MOS三极管43和n沟道MOS三极管44的开/关状态，即仅使管43或44之一导通，以降低功耗。
本实施例的基本结构和工作与图7所示第四实施例相同，在此不再赘述。
控制电压VC也可手动控制并与电路1的输入电压V+不同步。当需要禁止开关电路4时，可由一适合的开关(未示出)手动地将高电平的控制电压VC加上。此刻，管63导通，管43导通。这样，高电平信号被加到管3栅极以使其处于关断状态。
应当进一步注意，除了加入P沟道MOS三极管62和n沟道MOS三极管63之外，第六实施例与图7所示第四实施例是相同的。因此通过加入管62和63可作为根据图1所示第一实施例的差分放大器的另一种实施方案，其效果也如上所述。
实施例7
参阅图9描述第七实施例。在图6所示开关电路4’的第一级反相器中，P沟道MOS三极管67与P沟道MOS三极管57串联，n沟道MOS三极管66插入从管56到地的电流通路上，且管67和66的栅压由与电路1’的输入电压V+’同步的控制电压/VC(其中/VC代表反相的控制电压VC)所改变。因此可以将电流加到管67，且在当电流加到管57时关断管66，或管57断开而使管67断开时，将电流加到管66上。
采用上述差分放大器，当通过关断管66使电流流到P沟道MOS管57时，可使第一级反相器的过电流断开，且管67可使第一级反相器的输出电压固定到电源电位，以抑制第二级反相器的过电流，结果，开关电路4’的功耗可通过提供管67和66而比第五实施例更有效地得到抑制。
本实施例的基本结构和工作与图8所示第五实施例的差分放大器相同，且在此不再赘述。
应当进一步注意，除了加入P沟道MOS三极管67和n沟道MOS三极管66之外，本实施例与图8所示第五实施例是相同的。因此通过加入管67和66可作为根据图4所示第三实施例的差分放大器的另一种实施方案，其效果也如上所述。
另外，在第六实施例中，控制电压/VC也可手动控制并与电路1的输入电压V+不同步。当需要禁止开关电路4时，可由一适合的开关(未示出)手动地将低电平的控制电压/VC加上。此刻，管66关断，管67导通，且管43’导通。这样，低电平信号被加到管3’栅极以使其处于关断状态。
实施例8
参阅图11描述第八实施例。如图11所示，该差分放大器将恒定偏压Vbias经过可变偏置电源71加到差分电路1的P沟道MOS三极管11上和输出电路2的恒流源三极管21上，其余部分与图1的第一实施例相同。
通过升高或降低恒定偏压Vbias来调节恒流源(11，21)的电流来降低功耗。具体讲，在工作中，当容性负载联到本实施例的差分放大器上时，甚至当负载状况改变时，恒定偏压Vbias可升高或降低以提供最低需求的电流，从而在提高工作速度时维持低功耗。
应当注意，上述实施例中，恒定偏压Vbias升高或降低不仅可由图1所示第一实施例的差分放大器获得，而且可用图4-10所示的任何差分放大器来获得。
根据本发明，提供与输出电路的恒流源三极管并联的驱动三极管、其上输入差分电路的输出电压的开关电路，并且仅当差分电路输出电压足够低且电流或者不流动或者以很低水平流入控制三极管时，将电流加到驱动三极管上。因此可以将足够高水平的电流从驱动三极管加到输出端上，加速输出端的电压升高，甚至当流入恒流源三极管的电流设为较低时可在稳态切断驱动三极管，且流入恒流源三极管和稳态控制三极管的过电流降低。因而可以获得高通过量并降低功耗。
采用本发明的差分放大器，可以防止电流同时流入控制三极管和驱动三极管，从而进一步降低功耗。
还可以在半导体电路中采用P型衬层来消除衬层偏压的影响。
还可以通过使用CMOS反相器设计来改变在电路集成时反相器的阈值。
此外，差分电路输出电压仅加到形成第一级反相器一部分的第四n沟道MOS三极管，因而降低差分电路的负载量，增加开关电路的工作速度，从而加速输出电压的上升。第六P沟道MOS三极管还提供一个电阻作用，降低第一级反相器的过电流，并降低功耗。
此外，当电流加到第四P沟道MOS三极管时，通过中断第八P沟道MOS三极管，使第一级反相器的过电流中断，且第六n沟道MOS三极管将第一级反相器的输出电压固定到地电位，从而抑制第二级反相器的过电流，并由开关电路抑制功耗。
采用本发明的差分放大器，提供与输出电路的恒流源三极管并联的驱动三极管、其上输入差分电路的输出电压的开关电路，并且仅当差分电路输出电压足够高且电流或者不流动或者以很低水平流入控制三极管时，将电流加到驱动三极管上。因此可以将足够高水平的电流从驱动三极管加到输出端上，加速输出端的电压降低，甚至当流入恒流源三极管的电流设为较低时可在稳态切断驱动三极管，且流入恒流源三极管和稳态控制三极管的过电流降低。因而可以获得高通过量并降低功耗。
采用本发明的差分放大器，可以防止电流同时流入控制三极管和驱动三极管，从而进一步降低功耗。
还可以在半导体电路中采用n型衬层来消除衬层偏压的影响。
还可以通过使用CMOS反相器结构来调节在电路集成时反相器的阈值。
此外，差分电路输出电压仅加到形成第一级反相器一部分的第四P沟道MOS三极管，因而降低差分电路的负载量，增加开关电路的工作速度，从而加速输出电压的上升。第六n沟道MOS三极管还提供一个电阻作用，降低第一级反相器的过电流，并降低功耗。
此外，当电流加到第四P沟道MOS三极管时，通过中断第八n沟道MOS三极管，使第一级反相器的过电流中断，且第六P沟道MOS三极管将第一级反相器的输出电压固定到电源电位，从而抑制第一级反相器的过电流，并由开关电路抑制功耗。

Claims (18)

1.一种差分放大器，包括：
差分电路(1，1’)，包括一个非反相输入端(16，16’)和一个反相输入端(17，17’)，用于输出一个与加到非反相输入端的电压与加到反相输入端的电压差有关的差分电压(VX，V’X)；
输出电路(2，2’)，包括用于提供恒流的恒流源三极管(21，21’)、由所述差分电压(VX，V’X)控制的控制三极管(22，22’)，以及在所述电源三极管(21，21’)和所述控制三极管(22，22’)之间的结点(J)；
联到所述结点用于向该结点(J)提供电流的驱动三极管(3，3’)；以及
开关电路(4，4’)，当所述差分电压(VX，V’X)低于或高于预定阈值电压(VT，V’T)时，将驱动信号加到所述驱动三极管(3，3’)使所述驱动三极管(3，3’)导通，并在当所述差分电压(VX，V’X)高于或低于所述预定阈值时，关断所述驱动三极管(3，3’)。
2.如权利要求1的差分放大器，其中当流过所述恒流源三极管(21)和所述控制三极管(22)的电流绝对值相等时，使所述预定阈值电压设置为低于所获的差分电压(VX)。
3.如权利要求1的差分放大器，其中当电流开始流过控制三极管(22)时，使所述预定阈值电压(VX)设置为低于所获的差分电压(VX)。
4.如权利要求1的差分放大器，其中所述差分电路包括：
其栅极加有恒定偏压的第一P沟道MOS三极管(11)；
其源极联到第一P沟道MOS三极管(11)的漏极，其栅极分别联到所述非反相和反相输入端的第二和第三P沟道MOS三极管(12，13)，以及
其漏极分别联到第二和第三P沟道MOS三极管的漏极，其栅极共同联接并与其漏极之一相联，以及其源极共同相联的第一和第二n沟道MOS三极管(14，15)。
5.如权利要求4的差分放大器，其中：
所述恒流源三极管(21)是第四P沟道MOS三极管，其栅极加有所述恒定偏压；
控制三极管(22)为第三n沟道MOS三极管，其栅极上加有所述差分电压(VX)；以及
驱动三极管(3)为第五P沟道MOS三极管，其栅极上加有来自所述开关电路的所述驱动信号。
6.如权利要求4的差分放大器，其中所述开关电路(4，4’)包括串联的第一反相器电路(41，42，41’，42’)和第二反相器电路(43，44，43’，44’)。
7.如权利要求6的差分放大器，其中所述第一反相器电路包括一个第六P沟道MOS三极管(41)其栅极加有所述差分电压(VX)，以及一个第四n沟道MOS三极管(42)，其栅极上也加有所述差分电压(VX)；所述第二反相器电路包括一个第七P沟道MOS三极管(41)，其栅极加有第一反相器电路的输出电压，以及第五n沟道MOS三极管(44)，其栅极加有第一反相器电路的输出电压。
8.如权利要求6的差分放大器，其中所述第一反相器电路包括第六P沟道MOS三极管(52)，其栅极接地，以及一个第四n沟道MOS三极管(53)，其栅极加有所述差分电压(VX)；所述第二反相器电路包括一第七P沟道MOS三极管(43)，其栅极加有第一反相器电路的输出电压，以及第五n沟道MOS三极管(44)，其栅极也加有第一反相器电路的输出电压。
9.如权利要求7的差分放大器，其中所述开关电路(4)还包括：
联在一个电流通路上，用于将电流加到所述第六P沟道MOS三极管(41，52)的第八P沟道MOS三极管(62)；以及
与所述第四n沟道MOS三极管(53)并联的第六n沟道MOS三极管(63)。
10.如权利要求8的差分放大器，其中所述开关电路(4)还包括：
联在一个电流通路上，用于将电流加到所述第六P沟道MOS三极管(41，52)上的第八P沟道MOS三极管(62)；以及
与所述第四n沟道MOS三极管(53)并联的第六n沟道MOS三极管(63)。
11.如权利要求1的差分放大器，其中当流过所述恒流源三极管(21＇)和所述控制三极管(22＇)的电流绝对值相等时，使所述预定阈值电压设置为高于所获的差分电压(V＇X)。
12.如权利要求1的差分放大器，其中当电流开始流过控制三极管(22＇)时，使所述预定阈值电压设置为高于所获的差分电压(V＇X)。
13.如权利要求1的差分放大器，其中所述差分电路包括：
其栅极加有恒定偏压的第一n沟道MOS三极管(11＇)；
其源极联到第一n沟道MIS三极管(11＇)的漏极，其栅极分别联到所述非反相和反相输入端的第二和第三n沟道MOS三极管(12＇，13＇)，以及
其漏极分别联到第二和第三n沟道MOS三极管的漏极，其栅极共同联接并与其漏极之一相联，以及其源极共同相联的第一和第二P沟道MOS三极管(14＇，15＇)。
14.如权利要求13的差分放大器，其中：
所述恒流源三极管(21＇)是第四n沟道MOS三极管，其栅极加有所述恒定偏压；
控制三极管(22＇)为第三P沟道MOS三极管，其栅极上加有所述差分电压(V＇X)；以及
驱动三极管(3＇)为第五n沟道MOS三极管，其栅极上加有来自所述开关电路的所述驱动信号。
15.如权利要求6的差分放大器，其中所述第一反相器电路包括一个第六n沟道MOS三极管(41＇)其栅极加有所述差分电压(V＇X)，以及一个第四P沟道MOS三极管(42＇)，其栅极上也加有所述差分电压(V＇X)；所述第二反相器电路包括一个第七n沟道MOS三极管(43＇)，其栅极加有第一反相器电路的输出电压，以及第五P沟道MOS三极管(44＇)，其栅极加有第一反相器电路的输出电压。
16.如权利要求6的差分放大器，其中所述第一反相器电路包括第六n沟道MOS三极管(56)，其栅极提供恒压，以及一个第四P沟道MOS三极管(57)，其栅极加有所述差分电压(V＇X)；所述第二反相器电路包括一第七n沟道MOS三极管(43＇)，其栅极加有第一反相器电路的输出电压，以及第五P沟道MOS三极管(44＇)，其栅极也加有第一反相器电路的输出电压。
17.如权利要求15的差分放大器，其中所述开关电路(4＇)还包括：
联在一个电流通路上，用于将电流加到所述第六n沟道MOS三极管(56)的第八n沟道MOS三极管(66)；以及
与所述第四P沟道MOS三极管(57)并联的第六P沟道MOS三极管(67)。
18.如权利要求16的差分放大器，其中所述开关电路(4＇)还包括：
联在一个电流通路上，用于将电流加到所述第六P沟道MOS三极管(56)上的第八n沟道MOS三极管(66)；以及
与所述第四n沟道MOS三极管(57)并联的第六n沟道MOS三极管(67)。
CN96102706A 1995-02-27 1996-02-27 差分放大器 Expired - Fee Related CN1057648C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP38185/95 1995-02-27
JP3818595 1995-02-27
JP38185/1995 1995-02-27
JP31894395A JP3537569B2 (ja) 1995-02-27 1995-12-07 差動増幅装置
JP318943/1955 1995-12-07
JP318943/955 1995-12-07

Publications (2)

Publication Number Publication Date
CN1134624A CN1134624A (zh) 1996-10-30
CN1057648C true CN1057648C (zh) 2000-10-18

Family

ID=26377383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102706A Expired - Fee Related CN1057648C (zh) 1995-02-27 1996-02-27 差分放大器

Country Status (7)

Country Link
US (1) US5841317A (zh)
EP (1) EP0729226B1 (zh)
JP (1) JP3537569B2 (zh)
KR (1) KR100189711B1 (zh)
CN (1) CN1057648C (zh)
DE (1) DE69629226T2 (zh)
TW (1) TW307951B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932953B (zh) * 2005-08-09 2010-10-27 冲电气工业株式会社 显示驱动电路
CN101315746B (zh) * 2007-05-29 2012-06-27 联詠科技股份有限公司 显示面板驱动装置的控制信号产生方法与装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JPH10255464A (ja) * 1997-03-14 1998-09-25 Toshiba Microelectron Corp 半導体集積回路装置及びそのプリチャージ方法
JP3398573B2 (ja) * 1997-07-15 2003-04-21 松下電器産業株式会社 差動増幅装置
JP3777768B2 (ja) * 1997-12-26 2006-05-24 株式会社日立製作所 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法
US6049253A (en) * 1998-01-29 2000-04-11 Matsushita Electric Industrial Co., Ltd. Operational amplifier
US6140877A (en) * 1998-12-11 2000-10-31 Micron Technology, Inc. Low power supply CMOS differential amplifier topology
US6137361A (en) * 1999-02-03 2000-10-24 National Semiconductor Corporation Low power class A amplifier circuit
KR100370233B1 (ko) 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
US6265880B1 (en) 1999-06-15 2001-07-24 The United States Of America As Represented By The Secretary Of The Air Force Apparatus and method for detecting conduit chafing
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
KR100828225B1 (ko) * 2000-12-07 2008-05-07 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로, 액정구동장치 및 액정표시 시스템
JP4421208B2 (ja) * 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
SG143934A1 (en) * 2002-11-08 2008-07-29 Semiconductor Energy Lab Display appliance
JP3894129B2 (ja) * 2003-02-13 2007-03-14 松下電器産業株式会社 床置型空気調和機
US7069455B2 (en) * 2003-06-30 2006-06-27 Intel Corporation Low power differential link interface methods and apparatuses
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路
JP4499110B2 (ja) * 2004-10-14 2010-07-07 シャープ株式会社 レベルシフタ回路、駆動回路、および表示装置
KR100723481B1 (ko) 2004-12-28 2007-05-31 삼성전자주식회사 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼
KR101270610B1 (ko) * 2006-01-26 2013-06-03 엘지전자 주식회사 공기조화기의 실내기 및 그 제어 방법
CN101471628B (zh) * 2007-12-24 2012-02-08 瑞昱半导体股份有限公司 Ab类放大器
JP2011112766A (ja) * 2009-11-25 2011-06-09 Panasonic Corp プッシュプル型駆動回路
KR101223481B1 (ko) * 2010-08-30 2013-01-17 매그나칩 반도체 유한회사 오버드라이빙 회로를 포함하는 연산증폭기
US10270392B1 (en) 2017-11-22 2019-04-23 Qualcomm Incorporated Low-power differential amplifier with improved unity gain frequency
CN107968644A (zh) * 2017-11-23 2018-04-27 上海华力微电子有限公司 差分转换输出电路及其构成的pll电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0507388A2 (en) * 1991-04-02 1992-10-07 Koninklijke Philips Electronics N.V. Differential amplifier with signal-dependent quiescent current control
US5365193A (en) * 1991-11-26 1994-11-15 Sgs-Thomson Microelectronics S.R.L. Circuit for neutralizing thermal drift in a transconductance stage
EP0639889A1 (en) * 1993-08-19 1995-02-22 Advanced Micro Devices, Inc. Low voltage fully differential operational amplifiers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462002A (en) * 1982-05-24 1984-07-24 Rca Corporation Trimming circuits for precision amplifier
US5027013A (en) * 1987-11-17 1991-06-25 Applied Micro Circuits Corporation Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit
US5338980A (en) * 1989-10-04 1994-08-16 Texas Instruments Incorporated Circuit for providing a high-speed logic transition
US5140282A (en) * 1990-04-27 1992-08-18 U.S. Philips Corporation Current amplifier arrangement
JPH0787314B2 (ja) * 1990-05-10 1995-09-20 株式会社東芝 増幅器
US5258653A (en) * 1991-09-30 1993-11-02 Eastman Kodak Company Power efficient voltage to current coverter
JP2899164B2 (ja) * 1992-05-13 1999-06-02 シャープ株式会社 エミッタホロワ回路
US5220288A (en) * 1992-06-01 1993-06-15 Motorola, Inc. Continuous-time differential amplifier with low offset voltage
US5457433A (en) * 1993-08-25 1995-10-10 Motorola, Inc. Low-power inverter for crystal oscillator buffer or the like
US5606287A (en) * 1994-06-17 1997-02-25 Fujitsu Limited Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0507388A2 (en) * 1991-04-02 1992-10-07 Koninklijke Philips Electronics N.V. Differential amplifier with signal-dependent quiescent current control
US5365193A (en) * 1991-11-26 1994-11-15 Sgs-Thomson Microelectronics S.R.L. Circuit for neutralizing thermal drift in a transconductance stage
EP0639889A1 (en) * 1993-08-19 1995-02-22 Advanced Micro Devices, Inc. Low voltage fully differential operational amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932953B (zh) * 2005-08-09 2010-10-27 冲电气工业株式会社 显示驱动电路
CN101315746B (zh) * 2007-05-29 2012-06-27 联詠科技股份有限公司 显示面板驱动装置的控制信号产生方法与装置

Also Published As

Publication number Publication date
KR960032880A (ko) 1996-09-17
CN1134624A (zh) 1996-10-30
DE69629226D1 (de) 2003-09-04
DE69629226T2 (de) 2004-04-22
JPH08298445A (ja) 1996-11-12
TW307951B (zh) 1997-06-11
EP0729226B1 (en) 2003-07-30
KR100189711B1 (ko) 1999-06-01
JP3537569B2 (ja) 2004-06-14
EP0729226A2 (en) 1996-08-28
EP0729226A3 (en) 1999-02-17
US5841317A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
CN1057648C (zh) 差分放大器
CN1300945C (zh) 带自动延迟调整功能的电平变换电路
CN1088288C (zh) 运算放大器
CN1510824A (zh) 直流－交流变换装置及其控制器ic
CN1420405A (zh) 电压调节器
CN1702729A (zh) 驱动电路、操作状态检测电路和显示装置
CN100352152C (zh) 低损耗dc/dc变换器以及直流对直流功率变换方法
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN101048717A (zh) 电源装置及便携设备
CN1677905A (zh) 发光二极管驱动电路和光纤链路用光发射机
CN1663103A (zh) 直流－交流变换装置及其控制器集成电路
CN1232032C (zh) 变换信号逻辑电平的电平变换电路
CN1230820A (zh) 用于电压驱动开关元件的栅极控制电路
CN1315261C (zh) 比较电路及电源电路
CN101055702A (zh) 显示装置及其电容性负载之驱动电路
CN1573902A (zh) 显示控制电路
CN1538453A (zh) 升压电源电路
CN1311630C (zh) 电容性负载驱动电路与液晶显示装置
CN1044881A (zh) 在甚低电源电压下采用电平漂移以实现栅栏对栅栏输入功能的差分放大器
CN101036296A (zh) 信号输出电路
CN1484307A (zh) 输入保护电路
CN100338877C (zh) 电子电路
CN1698268A (zh) 半导体集成电路
CN1229193A (zh) 斩波型电压比较电路及电压比较方法
CN1521715A (zh) 显示装置的驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20001018

Termination date: 20110227