JPH10255464A - 半導体集積回路装置及びそのプリチャージ方法 - Google Patents
半導体集積回路装置及びそのプリチャージ方法Info
- Publication number
- JPH10255464A JPH10255464A JP9079193A JP7919397A JPH10255464A JP H10255464 A JPH10255464 A JP H10255464A JP 9079193 A JP9079193 A JP 9079193A JP 7919397 A JP7919397 A JP 7919397A JP H10255464 A JPH10255464 A JP H10255464A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- charge
- channel mos
- mos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 abstract description 15
- 230000006870 function Effects 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Dram (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電源電圧立ち上げ時に充電をアシストする回
路を付加することによって消費電流は従来と同様に抑制
されながら高速にプリチャージできる半導体集積回路装
置及びそのプリチャージ方法を提供する。 【解決手段】 半導体集積回路装置は、第１の充電手段
５と、充電速度がこの第１の充電手段の充電速度より大
きい第２の充電手段６と、前記第１の充電手段の駆動中
の充電レベルを検知する充電レベル検知手段７と、充電
レベル安定化手段４とを有するプリチャージ回路を具備
している。充電レベル制御手段８をさらに備えていても
良い。従来内部ノードの充電は、高抵抗で駆動能力の低
い充電手段のみで行っていたが、本発明ではこの第１の
充電手段５による充電を検知して駆動能力の高い第２の
充電手段６も合わせて動作させ充電のアシストを行うよ
うに構成することにより機能切り換え回路のプリチャー
ジ時間を短縮できる。
路を付加することによって消費電流は従来と同様に抑制
されながら高速にプリチャージできる半導体集積回路装
置及びそのプリチャージ方法を提供する。 【解決手段】 半導体集積回路装置は、第１の充電手段
５と、充電速度がこの第１の充電手段の充電速度より大
きい第２の充電手段６と、前記第１の充電手段の駆動中
の充電レベルを検知する充電レベル検知手段７と、充電
レベル安定化手段４とを有するプリチャージ回路を具備
している。充電レベル制御手段８をさらに備えていても
良い。従来内部ノードの充電は、高抵抗で駆動能力の低
い充電手段のみで行っていたが、本発明ではこの第１の
充電手段５による充電を検知して駆動能力の高い第２の
充電手段６も合わせて動作させ充電のアシストを行うよ
うに構成することにより機能切り換え回路のプリチャー
ジ時間を短縮できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の電源立ち上げ時に高速に行うことができるプリチャ
ージに関するものである。
置の電源立ち上げ時に高速に行うことができるプリチャ
ージに関するものである。
【０００２】
【従来の技術】従来の半導体集積回路装置のプリチャー
ジ回路を図１０を参照しながら説明する。図は、半導体
基板に形成された半導体集積回路装置の構成を回路とブ
ロックで示した回路ブロック図である。半導体基板に
は、半導体集積回路外部から信号を入力する外部端子
（パッド）１が形成されている。さらに、半導体基板に
は、周辺制御回路２が形成されている。周辺制御回路２
は、メモリなどの内部回路（図示せず）に接続されてい
る。半導体基板に形成された集積回路は、この内部回路
と周辺制御回路２から構成されている。パッド１と周辺
制御回路２との間には充電レベル安定化回路４が配置さ
れている。パッド１と充電レベル安定化回路４との間に
は、充電手段３が接続されている。充電レベル安定化回
路４は、ＣＭＯＳ構造のインバータ回路ＩＮＶ１、ＩＮ
Ｖ２から構成されている。充電手段３は、ＰチャネルＭ
ＯＳトランジスタからなり、ＰチャネルＭＯＳトランジ
スタは、直列に接続されたｎ個のトランジスタ素子ＴＰ
１、ＴＰ２、・・・ＴＰｎから構成されている。このＰ
チャネルＭＯＳトランジスタは、ゲートが接地電位ＶSS
に接続され、ソースが電源電圧ＶCCに接続され、ドレイ
ンが充電レベル安定化回路４の入力側、すなわち、半導
体集積回路装置の外部から信号が入力されるパッド１の
半導体基板側のノードＩＮに接続されている。充電レベ
ル安定化回路４の出力は、ノードＯＵＴを経て周辺制御
回路２へ入力される。
ジ回路を図１０を参照しながら説明する。図は、半導体
基板に形成された半導体集積回路装置の構成を回路とブ
ロックで示した回路ブロック図である。半導体基板に
は、半導体集積回路外部から信号を入力する外部端子
（パッド）１が形成されている。さらに、半導体基板に
は、周辺制御回路２が形成されている。周辺制御回路２
は、メモリなどの内部回路（図示せず）に接続されてい
る。半導体基板に形成された集積回路は、この内部回路
と周辺制御回路２から構成されている。パッド１と周辺
制御回路２との間には充電レベル安定化回路４が配置さ
れている。パッド１と充電レベル安定化回路４との間に
は、充電手段３が接続されている。充電レベル安定化回
路４は、ＣＭＯＳ構造のインバータ回路ＩＮＶ１、ＩＮ
Ｖ２から構成されている。充電手段３は、ＰチャネルＭ
ＯＳトランジスタからなり、ＰチャネルＭＯＳトランジ
スタは、直列に接続されたｎ個のトランジスタ素子ＴＰ
１、ＴＰ２、・・・ＴＰｎから構成されている。このＰ
チャネルＭＯＳトランジスタは、ゲートが接地電位ＶSS
に接続され、ソースが電源電圧ＶCCに接続され、ドレイ
ンが充電レベル安定化回路４の入力側、すなわち、半導
体集積回路装置の外部から信号が入力されるパッド１の
半導体基板側のノードＩＮに接続されている。充電レベ
ル安定化回路４の出力は、ノードＯＵＴを経て周辺制御
回路２へ入力される。
【０００３】以上の構造を有する回路は、通常半導体メ
モリなどの半導体集積回路装置が内蔵する機能（例え
ば、ＥＤＯやＦＰＭ）の切り替えを行う際に使用され
（以下、機能切り換え回路という）、電源電圧を立ち上
げると出力のレベルを所望の電圧に設定しノードＩＮを
プリチャージするか、パッド１から直接電源電圧を与え
るかによって出力（ノードＯＵＴ）のレベルを設定す
る。つまりデフォルトの状態でチップを動作させたい場
合には、パッド１から電源電圧を供給させずにプリチャ
ージ回路自身がノードＩＮをプリチャージし、半導体集
積回路装置の機能を変更したい場合のみパッドに任意の
電源電圧、例えば、ＶSSを供給する。
モリなどの半導体集積回路装置が内蔵する機能（例え
ば、ＥＤＯやＦＰＭ）の切り替えを行う際に使用され
（以下、機能切り換え回路という）、電源電圧を立ち上
げると出力のレベルを所望の電圧に設定しノードＩＮを
プリチャージするか、パッド１から直接電源電圧を与え
るかによって出力（ノードＯＵＴ）のレベルを設定す
る。つまりデフォルトの状態でチップを動作させたい場
合には、パッド１から電源電圧を供給させずにプリチャ
ージ回路自身がノードＩＮをプリチャージし、半導体集
積回路装置の機能を変更したい場合のみパッドに任意の
電源電圧、例えば、ＶSSを供給する。
【０００４】次に、図１１を参照してパッドから電源電
圧を供給させずに電源電圧を立ち上げた場合の動作につ
いて説明する。図は、機能切り換え回路の各ノードのプ
リチャージ状態を示すタイミング図である。電源電圧Ｖ
CCが図１１に示す様に立ち上がった場合、充電手段３を
構成するＰチャネルＭＯＳトランジスタのトランジスタ
素子ＴＰ１、ＴＰ２、・・・、ＴＰｎによってノードＩ
Ｎは、電源電圧ＶCCに充電を開始する。但し、このＰチ
ャネルＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌ
は、このトランジスタを流れる貫通電流の増加を抑制す
るためＷ＜＜Ｌの関係を維持するように設定されてい
る。そして、実効ゲート幅Ｗを減らすためにこのＰチャ
ネルＭＯＳトランジスタは、トランジスタ素子をｎ個直
列に接続した構造になっている。
圧を供給させずに電源電圧を立ち上げた場合の動作につ
いて説明する。図は、機能切り換え回路の各ノードのプ
リチャージ状態を示すタイミング図である。電源電圧Ｖ
CCが図１１に示す様に立ち上がった場合、充電手段３を
構成するＰチャネルＭＯＳトランジスタのトランジスタ
素子ＴＰ１、ＴＰ２、・・・、ＴＰｎによってノードＩ
Ｎは、電源電圧ＶCCに充電を開始する。但し、このＰチ
ャネルＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌ
は、このトランジスタを流れる貫通電流の増加を抑制す
るためＷ＜＜Ｌの関係を維持するように設定されてい
る。そして、実効ゲート幅Ｗを減らすためにこのＰチャ
ネルＭＯＳトランジスタは、トランジスタ素子をｎ個直
列に接続した構造になっている。
【０００５】しかし、このような構造になっているの
で、ＰチャネルＭＯＳトランジスタは、非常に高抵抗な
状態であり、図１１に示すようにゆっくりと充電してい
く。この時インバータ回路ＩＮＶ１、ＩＮＶ２間のノー
ドＡは電源電位ＶCCに、ノードＯＵＴは接地電位となっ
ている。インバータ回路ＩＮＶ１の回路しきい値である
時刻ｔ１までノードＩＮが充電されるとインバータ回路
ＩＮＶ１がオンし、ノードＡは接地電位となる。その後
インバータ回路ＩＮＶ２が動作し時刻ｔ２でノードＯＵ
ＴがＶccとなり機能切り替え回路のプリチャージが終了
する。パッド１から直接電源電圧ＶCCが供給された場合
には、ノードＩＮと同相の信号がノードＯＵＴに出力さ
れ、電源電圧に追従して充電される。
で、ＰチャネルＭＯＳトランジスタは、非常に高抵抗な
状態であり、図１１に示すようにゆっくりと充電してい
く。この時インバータ回路ＩＮＶ１、ＩＮＶ２間のノー
ドＡは電源電位ＶCCに、ノードＯＵＴは接地電位となっ
ている。インバータ回路ＩＮＶ１の回路しきい値である
時刻ｔ１までノードＩＮが充電されるとインバータ回路
ＩＮＶ１がオンし、ノードＡは接地電位となる。その後
インバータ回路ＩＮＶ２が動作し時刻ｔ２でノードＯＵ
ＴがＶccとなり機能切り替え回路のプリチャージが終了
する。パッド１から直接電源電圧ＶCCが供給された場合
には、ノードＩＮと同相の信号がノードＯＵＴに出力さ
れ、電源電圧に追従して充電される。
【０００６】
【発明が解決しようとする課題】上記の従来半導体集積
回路装置の機能（例えばＥＤＯ／ＦＰＭ等）を変更する
際の切り換え回路は、ノードＩＮをＶCCにするかＶSSに
するかによって機能を切り換えている。そして、外部
（パッド）から供給されるのはＶSSであり、ＶCCは充電
手段によって供給される。すなわち、切り換え回路は、
ノードＩＮをＶCCにするかＶSSにするかによって機能を
切り換えている。問題はノードＩＮをＶCCにするとき
に、前述のように充電手段を使用するが、従来の手段で
は高速に充電できないことにある。貫通電流は、パッド
がＶSSに接続されたときに充電回路のＶCCとパッド間で
流れるが、これを抑制するために高抵抗にしている。高
抵抗にすれば消費電流は抑制できるが、反面、ノードＩ
Ｎを高速にプリチャージできないというデメリットがあ
る。本発明は、このような事情によりなされたものであ
り、電源電圧立ち上げ時に充電をアシストする回路を付
加することによって消費電流は従来と同様に抑制されな
がら高速にプリチャージできる半導体集積回路装置及び
そのプリチャージ方法を提供する。
回路装置の機能（例えばＥＤＯ／ＦＰＭ等）を変更する
際の切り換え回路は、ノードＩＮをＶCCにするかＶSSに
するかによって機能を切り換えている。そして、外部
（パッド）から供給されるのはＶSSであり、ＶCCは充電
手段によって供給される。すなわち、切り換え回路は、
ノードＩＮをＶCCにするかＶSSにするかによって機能を
切り換えている。問題はノードＩＮをＶCCにするとき
に、前述のように充電手段を使用するが、従来の手段で
は高速に充電できないことにある。貫通電流は、パッド
がＶSSに接続されたときに充電回路のＶCCとパッド間で
流れるが、これを抑制するために高抵抗にしている。高
抵抗にすれば消費電流は抑制できるが、反面、ノードＩ
Ｎを高速にプリチャージできないというデメリットがあ
る。本発明は、このような事情によりなされたものであ
り、電源電圧立ち上げ時に充電をアシストする回路を付
加することによって消費電流は従来と同様に抑制されな
がら高速にプリチャージできる半導体集積回路装置及び
そのプリチャージ方法を提供する。
【０００７】
【課題を解決するための手段】本発明は、外部からパッ
ドを介して直接電源電圧を供給するか、プリチャージ回
路から電源電圧を半導体集積回路装置に供給するかを選
択する機能切り換え回路において、プリチャージ回路に
従来の技術の充電手段を第１の充電手段として用いると
ともにこれより駆動能力の高い第２の充電手段を使用
し、第２の充電手段は、第１の充電手段の充電レベルを
検知して動作するように構成したことを特徴とする。従
来は切り換え回路の内部ノードの充電は、高抵抗で駆動
能力の低い充電手段のみで行っていたが、本発明ではこ
の第１の充電手段による充電を検知して駆動能力の高い
第２の充電手段も合わせて動作させ充電のアシストを行
うように構成することにより機能切り換え回路のプリチ
ャージ時間を短縮できる。
ドを介して直接電源電圧を供給するか、プリチャージ回
路から電源電圧を半導体集積回路装置に供給するかを選
択する機能切り換え回路において、プリチャージ回路に
従来の技術の充電手段を第１の充電手段として用いると
ともにこれより駆動能力の高い第２の充電手段を使用
し、第２の充電手段は、第１の充電手段の充電レベルを
検知して動作するように構成したことを特徴とする。従
来は切り換え回路の内部ノードの充電は、高抵抗で駆動
能力の低い充電手段のみで行っていたが、本発明ではこ
の第１の充電手段による充電を検知して駆動能力の高い
第２の充電手段も合わせて動作させ充電のアシストを行
うように構成することにより機能切り換え回路のプリチ
ャージ時間を短縮できる。
【０００８】すなわち、本発明の半導体集積回路装置
は、第１の充電手段と、充電速度がこの第１の充電手段
の充電速度より大きい第２の充電手段と、前記第１の充
電手段の駆動中の充電レベルを検知する充電レベル検知
手段と、充電レベル安定化手段とを有するプリチャージ
回路を具備していることを第１の特徴とする。充電レベ
ル制御手段をさらに備えているようにしても良い。前記
充電レベル検知手段が前記第１の充電手段の充電レベル
を検知し所定の充電レベル後に前記第２の充電手段を駆
動させるようにしても良い。前記充電レベル制御手段に
よって、前記第２の充電手段の電位上昇速度を遅らせる
ようにしても良い。
は、第１の充電手段と、充電速度がこの第１の充電手段
の充電速度より大きい第２の充電手段と、前記第１の充
電手段の駆動中の充電レベルを検知する充電レベル検知
手段と、充電レベル安定化手段とを有するプリチャージ
回路を具備していることを第１の特徴とする。充電レベ
ル制御手段をさらに備えているようにしても良い。前記
充電レベル検知手段が前記第１の充電手段の充電レベル
を検知し所定の充電レベル後に前記第２の充電手段を駆
動させるようにしても良い。前記充電レベル制御手段に
よって、前記第２の充電手段の電位上昇速度を遅らせる
ようにしても良い。
【０００９】また、本発明の半導体集積回路装置は、ゲ
ートが接地電位に接続され、ソースが電源電圧に接続さ
れた第１のＰチャネルＭＯＳトランジスタと、前記第１
のＰチャネルＭＯＳトランジスタのドレインを入力とし
た第１のＣＭＯＳインバータと、前記第１のインバータ
の出力を入力とした第２のインバータと、ゲートが第１
のＰチャネルＭＯＳトランジスタのドレインに接続され
ソースが電源電圧に接続された第２のＰチャネルＭＯＳ
トランジスタと、ゲートが前記第１のＰチャネルＭＯＳ
トランジスタのドレインに接続されドレインが接地電位
に接続されソースが前記第２のＰチャネルＭＯＳトラン
ジスタのドレインたＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタのソースと接地電位
間に接続されたキャパシタンスと、ゲートが前記Ｎチャ
ネルＭＯＳトランジスタのソースに接続されソースが電
源電圧に接続されドレインが前記第１のＰチャネルＭＯ
Ｓトランジスタのドレインに接続された第３のＰチャネ
ルＭＯＳトランジスタで構成されたことを第２の特徴と
する。
ートが接地電位に接続され、ソースが電源電圧に接続さ
れた第１のＰチャネルＭＯＳトランジスタと、前記第１
のＰチャネルＭＯＳトランジスタのドレインを入力とし
た第１のＣＭＯＳインバータと、前記第１のインバータ
の出力を入力とした第２のインバータと、ゲートが第１
のＰチャネルＭＯＳトランジスタのドレインに接続され
ソースが電源電圧に接続された第２のＰチャネルＭＯＳ
トランジスタと、ゲートが前記第１のＰチャネルＭＯＳ
トランジスタのドレインに接続されドレインが接地電位
に接続されソースが前記第２のＰチャネルＭＯＳトラン
ジスタのドレインたＮチャネルＭＯＳトランジスタと、
前記ＮチャネルＭＯＳトランジスタのソースと接地電位
間に接続されたキャパシタンスと、ゲートが前記Ｎチャ
ネルＭＯＳトランジスタのソースに接続されソースが電
源電圧に接続されドレインが前記第１のＰチャネルＭＯ
Ｓトランジスタのドレインに接続された第３のＰチャネ
ルＭＯＳトランジスタで構成されたことを第２の特徴と
する。
【００１０】本発明の半導体集積回路装置のプリチャー
ジ方法は、充電速度の遅い第１の充電手段を駆動させる
段階と、充電レベル検知手段により前記第１の充電手段
の充電レベルを検知する段階と、前記レベル検知手段が
所定の電位を検知してから充電速度の速い第２の充電手
段を駆動させる段階とを備えていることを特徴とする。
充電レベル制御手段によって、前記第２の充電手段の電
位の上昇速度を遅くするようにしても良い。外部から供
給されるのはＶSSである。ＶCCが供給されるのであれば
充電手段はとくに必要はなくなる。すなわち、ノードＩ
ＮをＶCCにするかＶSSにするかによって機能を切り換え
ている。問題はノードＩＮをＶCCにするときに、充電手
段を使用するが、その手段では高速に充電できなかった
ということである。貫通電流は、パッドがＶSSに接続さ
れたときに充電回路のＶCCとパッド間で流れる。これを
抑制するために高抵抗にしている。高抵抗にすれば消費
電流は抑制できるが、反面、ノードＩＮを高速にプリチ
ャージできないというデメリットがある。本発明は、消
費電流はそのままで高速に充電できる回路を付加したこ
とに特徴がある。
ジ方法は、充電速度の遅い第１の充電手段を駆動させる
段階と、充電レベル検知手段により前記第１の充電手段
の充電レベルを検知する段階と、前記レベル検知手段が
所定の電位を検知してから充電速度の速い第２の充電手
段を駆動させる段階とを備えていることを特徴とする。
充電レベル制御手段によって、前記第２の充電手段の電
位の上昇速度を遅くするようにしても良い。外部から供
給されるのはＶSSである。ＶCCが供給されるのであれば
充電手段はとくに必要はなくなる。すなわち、ノードＩ
ＮをＶCCにするかＶSSにするかによって機能を切り換え
ている。問題はノードＩＮをＶCCにするときに、充電手
段を使用するが、その手段では高速に充電できなかった
ということである。貫通電流は、パッドがＶSSに接続さ
れたときに充電回路のＶCCとパッド間で流れる。これを
抑制するために高抵抗にしている。高抵抗にすれば消費
電流は抑制できるが、反面、ノードＩＮを高速にプリチ
ャージできないというデメリットがある。本発明は、消
費電流はそのままで高速に充電できる回路を付加したこ
とに特徴がある。
【００１１】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１を参照して本発明の半導
体集積回路装置に形成されたプリチャージ回路を説明す
る。図は、半導体基板に形成された半導体集積回路装置
の構成を回路とブロックで示した回路ブロック図であ
る。半導体基板には、半導体集積回路外部から信号を入
力する外部端子（パッド）１が形成されている。さら
に、半導体基板には、周辺制御回路２が形成されてい
る。周辺制御回路２は、メモリなどの内部回路（図示せ
ず）に接続されている。集積回路は、この内部回路と周
辺制御回路２から構成されている。パッド１と周辺制御
回路２との間には充電レベル安定化回路４が配置されて
いる。パッド１と充電レベル安定化回路４との間には、
第１の充電手段５が接続されている。この充電レベル安
定化回路４は、ＣＭＯＳ構造のインバータ回路ＩＮＶ
１、ＩＮＶ２から構成されている。第１の充電手段５
と、充電レベル安定化回路４との間には、充電速度がこ
の第１の充電手段の充電速度より大きい第２の充電手段
６が接続されている。第１の充電手段５には、第１の充
電手段の駆動中の充電レベルを検知する充電レベル検知
手段７が接続されている。また、必要に応じて第２の充
電手段６の過充電を抑える充電レベル制御手段８がさら
に形成されている。
の形態を説明する。まず、図１を参照して本発明の半導
体集積回路装置に形成されたプリチャージ回路を説明す
る。図は、半導体基板に形成された半導体集積回路装置
の構成を回路とブロックで示した回路ブロック図であ
る。半導体基板には、半導体集積回路外部から信号を入
力する外部端子（パッド）１が形成されている。さら
に、半導体基板には、周辺制御回路２が形成されてい
る。周辺制御回路２は、メモリなどの内部回路（図示せ
ず）に接続されている。集積回路は、この内部回路と周
辺制御回路２から構成されている。パッド１と周辺制御
回路２との間には充電レベル安定化回路４が配置されて
いる。パッド１と充電レベル安定化回路４との間には、
第１の充電手段５が接続されている。この充電レベル安
定化回路４は、ＣＭＯＳ構造のインバータ回路ＩＮＶ
１、ＩＮＶ２から構成されている。第１の充電手段５
と、充電レベル安定化回路４との間には、充電速度がこ
の第１の充電手段の充電速度より大きい第２の充電手段
６が接続されている。第１の充電手段５には、第１の充
電手段の駆動中の充電レベルを検知する充電レベル検知
手段７が接続されている。また、必要に応じて第２の充
電手段６の過充電を抑える充電レベル制御手段８がさら
に形成されている。
【００１２】このプリチャージ回路は、次のように動作
する。まず、充電速度の遅い第１の充電手段５を駆動さ
せる。次に、充電レベル検知手段７により駆動中の第１
の充電手段５の充電レベルを検知する。次に、レベル検
知手段７が所定の電位を検知すると充電速度の速い第２
の充電手段６を駆動させる。このような順序により電源
電圧まで従来に比較して短時間で充電することができ
る。第２の充電手段６の電位の上昇速度は、充電レベル
制御手段８によって制御することができる。
する。まず、充電速度の遅い第１の充電手段５を駆動さ
せる。次に、充電レベル検知手段７により駆動中の第１
の充電手段５の充電レベルを検知する。次に、レベル検
知手段７が所定の電位を検知すると充電速度の速い第２
の充電手段６を駆動させる。このような順序により電源
電圧まで従来に比較して短時間で充電することができ
る。第２の充電手段６の電位の上昇速度は、充電レベル
制御手段８によって制御することができる。
【００１３】次に、プリチャージ回路の各部分の詳細を
説明する。まず、第１の充電手段５は、第１のＰチャネ
ルＭＯＳトランジスタからなり、このＰチャネルＭＯＳ
トランジスタは、直列に接続されたｎ個のトランジスタ
素子ＴＰ１、ＴＰ２、・・・ＴＰｎから構成されてい
る。このＰチャネルＭＯＳトランジスタは、ゲートが接
地電位ＶSSに接続され、ソースが電源電圧ＶCCに接続さ
れ、ドレインが充電レベル安定化回路４の入力側、即
ち、半導体集積回路装置の外部から信号が入力されるパ
ッド１の半導体基板内側のノードＩＮに接続されてい
る。充電レベル安定化回路４の出力は、ノードＯＵＴを
経て周辺制御回路２へ入力される。第２の充電手段６
は、ＰチャネルＭＯＳトランジスタＴＰＡからなる。こ
のＰチャネルＭＯＳトランジスタＴＰＡは、ソースが電
源電圧ＶCCに接続され、ドレインが第１のＰチャネルＭ
ＯＳトランジスタのドレインに接続されている。
説明する。まず、第１の充電手段５は、第１のＰチャネ
ルＭＯＳトランジスタからなり、このＰチャネルＭＯＳ
トランジスタは、直列に接続されたｎ個のトランジスタ
素子ＴＰ１、ＴＰ２、・・・ＴＰｎから構成されてい
る。このＰチャネルＭＯＳトランジスタは、ゲートが接
地電位ＶSSに接続され、ソースが電源電圧ＶCCに接続さ
れ、ドレインが充電レベル安定化回路４の入力側、即
ち、半導体集積回路装置の外部から信号が入力されるパ
ッド１の半導体基板内側のノードＩＮに接続されてい
る。充電レベル安定化回路４の出力は、ノードＯＵＴを
経て周辺制御回路２へ入力される。第２の充電手段６
は、ＰチャネルＭＯＳトランジスタＴＰＡからなる。こ
のＰチャネルＭＯＳトランジスタＴＰＡは、ソースが電
源電圧ＶCCに接続され、ドレインが第１のＰチャネルＭ
ＯＳトランジスタのドレインに接続されている。
【００１４】充電レベル検出手段７は、第２のＰチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
ＴＮからなり、第２のＰチャネルＭＯＳトランジスタ
は、直列に接続されたｎ個のトランジスタ素子ＴＰＢ
１、ＴＰＢ２、・・・、ＴＰＢｎから構成されている。
第２のＰチャネルＭＯＳトランジスタは、ゲートが第１
のＰチャネルＭＯＳトランジスタのドレインに接続さ
れ、ソースが電源電圧ＶCCに接続されている。Ｎチャネ
ルＭＯＳトランジスタＴＮは、ゲートが第１のＰチャネ
ルＭＯＳトランジスタのドレインに接続され、ソースが
第２のＰチャネルＭＯＳトランジスタのドレインとＰチ
ャネルＭＯＳトランジスタＴＰＡのゲートに接続され、
ドレインが接地電位ＶSSに接続されている。充電レベル
制御手段８は、ＮチャネルＭＯＳトランジスタＴＮのソ
ースと接地電位ＶSS間に接続されたＮチャネルＭＯＳキ
ャパシタＣから構成されている。また、ＮチャネルＭＯ
ＳトランジスタＴＮのソースと接続しているキャパシタ
電極は、ＰチャネルＭＯＳトランジスタＴＲＡのゲート
と接続されている。
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
ＴＮからなり、第２のＰチャネルＭＯＳトランジスタ
は、直列に接続されたｎ個のトランジスタ素子ＴＰＢ
１、ＴＰＢ２、・・・、ＴＰＢｎから構成されている。
第２のＰチャネルＭＯＳトランジスタは、ゲートが第１
のＰチャネルＭＯＳトランジスタのドレインに接続さ
れ、ソースが電源電圧ＶCCに接続されている。Ｎチャネ
ルＭＯＳトランジスタＴＮは、ゲートが第１のＰチャネ
ルＭＯＳトランジスタのドレインに接続され、ソースが
第２のＰチャネルＭＯＳトランジスタのドレインとＰチ
ャネルＭＯＳトランジスタＴＰＡのゲートに接続され、
ドレインが接地電位ＶSSに接続されている。充電レベル
制御手段８は、ＮチャネルＭＯＳトランジスタＴＮのソ
ースと接地電位ＶSS間に接続されたＮチャネルＭＯＳキ
ャパシタＣから構成されている。また、ＮチャネルＭＯ
ＳトランジスタＴＮのソースと接続しているキャパシタ
電極は、ＰチャネルＭＯＳトランジスタＴＲＡのゲート
と接続されている。
【００１５】以上の構造を有する回路は、通常半導体メ
モリなどの半導体集積回路装置が内蔵する機能（例え
ば、ＥＤＯやＦＰＭ）の切り換えを行う際に使用され
（機能切り換え回路）、電源電圧を立ち上げると出力の
レベルを所望の電圧に設定して機能切り換え回路をプリ
チャージするか、もしくはパッドから直接電源電圧を与
えるかによって出力のレベルを設定する。つまりデフォ
ルトの状態でチップを動作させたい場合にはパッドから
電源電圧を供給させずに切り換え回路自身がプリチャー
ジを行い、半導体集積回路装置の機能を変更したい場合
のみパッドに任意の電源電圧を供給する。第１の充電手
段５の第１のＰチャネルＭＯＳトランジスタを構成する
ｎ個の素子ＴＰ１、ＴＰ２、・・・、ＴＰｎ及び充電レ
ベル検知手段７の第２のＰチャネルＭＯＳトランジスタ
を構成するｎ個の素子ＴＰＢ１、ＴＰＢ２、・・・、Ｔ
ＰＢｎは、トランジスタを流れる貫通電流を抑制するた
めそれぞれＷ＜＜Ｌを満足するようにゲート長（Ｌ）及
びゲート幅（Ｗ）の値を設定する。これらのＭＯＳトラ
ンジスタは、複数の素子を直列接続して使用するので第
２の充電手段のように１つのトランジスタを用いる場合
より充電速度が遅い。
モリなどの半導体集積回路装置が内蔵する機能（例え
ば、ＥＤＯやＦＰＭ）の切り換えを行う際に使用され
（機能切り換え回路）、電源電圧を立ち上げると出力の
レベルを所望の電圧に設定して機能切り換え回路をプリ
チャージするか、もしくはパッドから直接電源電圧を与
えるかによって出力のレベルを設定する。つまりデフォ
ルトの状態でチップを動作させたい場合にはパッドから
電源電圧を供給させずに切り換え回路自身がプリチャー
ジを行い、半導体集積回路装置の機能を変更したい場合
のみパッドに任意の電源電圧を供給する。第１の充電手
段５の第１のＰチャネルＭＯＳトランジスタを構成する
ｎ個の素子ＴＰ１、ＴＰ２、・・・、ＴＰｎ及び充電レ
ベル検知手段７の第２のＰチャネルＭＯＳトランジスタ
を構成するｎ個の素子ＴＰＢ１、ＴＰＢ２、・・・、Ｔ
ＰＢｎは、トランジスタを流れる貫通電流を抑制するた
めそれぞれＷ＜＜Ｌを満足するようにゲート長（Ｌ）及
びゲート幅（Ｗ）の値を設定する。これらのＭＯＳトラ
ンジスタは、複数の素子を直列接続して使用するので第
２の充電手段のように１つのトランジスタを用いる場合
より充電速度が遅い。
【００１６】図２は、第１のＰチャネルＭＯＳトランジ
スタのｎ個の素子の１つの斜視図である。直列に接続さ
れており、電源電圧ＶCCにソースが接続され、ゲートが
接地電位ＶSSに接続されている。素子は、ゲート長Ｌ及
びゲート幅Ｗは一様であり、ゲート長Ｌは、ゲート幅Ｗ
より十分大きく（Ｌ＞＞Ｗ）、例えば、Ｌ＝１０〜２０
Ｗ程度である。したがって、貫通電流は、小さく抵抗が
大きいので、充電速度が遅いことが明らかである。通常
１６Ｍメモリの場合、数μＡの電流（ＰＭＯＳ部分のみ
で消費される電流）が流れ、例えば、ｎ＝５で使用して
いる。これらのトランジスタのゲート長は、周辺制御回
路や内部回路のトランジスタのゲート長より、例えば、
１０〜２０倍程度大きい。
スタのｎ個の素子の１つの斜視図である。直列に接続さ
れており、電源電圧ＶCCにソースが接続され、ゲートが
接地電位ＶSSに接続されている。素子は、ゲート長Ｌ及
びゲート幅Ｗは一様であり、ゲート長Ｌは、ゲート幅Ｗ
より十分大きく（Ｌ＞＞Ｗ）、例えば、Ｌ＝１０〜２０
Ｗ程度である。したがって、貫通電流は、小さく抵抗が
大きいので、充電速度が遅いことが明らかである。通常
１６Ｍメモリの場合、数μＡの電流（ＰＭＯＳ部分のみ
で消費される電流）が流れ、例えば、ｎ＝５で使用して
いる。これらのトランジスタのゲート長は、周辺制御回
路や内部回路のトランジスタのゲート長より、例えば、
１０〜２０倍程度大きい。
【００１７】次に、図３を参照してパッドから電源供給
がなされず電源電圧を立ち上げた場合の動作について説
明する。図は、機能切り換え回路の各ノードのプリチャ
ージ状態を示すタイミング図である。ノードとしては、
外部から信号が入力されるパッド１の半導体基板側のノ
ードＩＮ（パッドから充電レベル安定化回路間のノー
ド）、インバータ回路ＩＮＶ１、ＩＮＶ２間のノード
Ａ、ＰチャネルＭＯＳトランジスタＴＰＡのゲートとＮ
チャネルＭＯＳトランジスタＴＮのソースとの間のノー
ドＢ及び充電レベル安定化回路と周辺制御回路との間の
ノードＯＵＴが示されている。
がなされず電源電圧を立ち上げた場合の動作について説
明する。図は、機能切り換え回路の各ノードのプリチャ
ージ状態を示すタイミング図である。ノードとしては、
外部から信号が入力されるパッド１の半導体基板側のノ
ードＩＮ（パッドから充電レベル安定化回路間のノー
ド）、インバータ回路ＩＮＶ１、ＩＮＶ２間のノード
Ａ、ＰチャネルＭＯＳトランジスタＴＰＡのゲートとＮ
チャネルＭＯＳトランジスタＴＮのソースとの間のノー
ドＢ及び充電レベル安定化回路と周辺制御回路との間の
ノードＯＵＴが示されている。
【００１８】電源電圧ＶCCが立ち上がった場合、まずゲ
ートがそれぞれ接地電位ＶSSに直列接続された第１のＰ
チャネルＭＯＳトランジスタの各素子ＴＰ１、ＴＰ２、
・・・、ＴＰｎによってノードＩＮは、ゆっくりと電源
電圧ＶCCに充電が開始される。このノードＩＮは、Ｎチ
ャネルＭＯＳトランジスタＴＮのしきい値Ｖthに達する
時刻ｔ１まで充電される。この時刻ｔ１までは第２のＰ
チャネルＭＯＳトランジスタの各素子ＴＰＢ１、ＴＰＢ
２、・・・、ＴＰＢｎがオンしているためにノードＢ
は、電源電圧ＶCCに向かってゆっくりと充電されて行
く。さらに、ノードＢにはＮチャネルＭＯＳキャパシタ
Ｃが接続されているため充電スピードが抑えられてい
る。このときノードＡは、電源電圧になっており、ノー
ドＯＵＴは、接地電位ＶSSとなっている。
ートがそれぞれ接地電位ＶSSに直列接続された第１のＰ
チャネルＭＯＳトランジスタの各素子ＴＰ１、ＴＰ２、
・・・、ＴＰｎによってノードＩＮは、ゆっくりと電源
電圧ＶCCに充電が開始される。このノードＩＮは、Ｎチ
ャネルＭＯＳトランジスタＴＮのしきい値Ｖthに達する
時刻ｔ１まで充電される。この時刻ｔ１までは第２のＰ
チャネルＭＯＳトランジスタの各素子ＴＰＢ１、ＴＰＢ
２、・・・、ＴＰＢｎがオンしているためにノードＢ
は、電源電圧ＶCCに向かってゆっくりと充電されて行
く。さらに、ノードＢにはＮチャネルＭＯＳキャパシタ
Ｃが接続されているため充電スピードが抑えられてい
る。このときノードＡは、電源電圧になっており、ノー
ドＯＵＴは、接地電位ＶSSとなっている。
【００１９】ノードＩＮがＮチャネルＭＯＳトランジス
タＴＮのしきい値Ｖthを越えると、このトランジスタＴ
Ｎは、オンし、時刻ｔ２でノードＢは、０ボルト（Ｖ）
に放電される。このためＰチャネルＭＯＳトランジスタ
ＴＰＡがオンする。前述のＮチャネルＭＯＳキャパシタ
ンスによってノードＢが充電されるスピードを抑えてお
り、結果的にノードＢを放電する時間を早められると共
にＰチャネルＭＯＳトランジスタＴＰＡを早く活性化で
きる。時刻ｔ２までは第１のＰチャネルＭＯＳトランジ
スタによりノードＩＮが充電されていたがＰチャネルＭ
ＯＳトランジスタＴＰＡがオンしたので、ノードＩＮが
電源電圧ＶCCまで充電される。つまり時刻ｔ２からはノ
ードＩＮは、主にＰチャネルＭＯＳトランジスタＴＰＡ
の能力で充電される。ＰチャネルＭＯＳトランジスタＴ
ＰＡは、第１のＰチャネルＭＯＳトランジスタに比べる
と駆動能力が高いためノードＩＮを高速に電源電圧ＶCC
に充電するため第１のＰチャネルＭＯＳトランジスタの
アシスト的な働きを行っている。ノードＩＮは、時刻ｔ
３で電源電圧ＶCCとなるため、時刻ｔ４でノードＡは接
地電位ＶSSとなり、ついで、時刻ｔ５でノードＯＵＴ
は、電源電圧ＶCCとなって切り換え回路のプリチャージ
は終了する。
タＴＮのしきい値Ｖthを越えると、このトランジスタＴ
Ｎは、オンし、時刻ｔ２でノードＢは、０ボルト（Ｖ）
に放電される。このためＰチャネルＭＯＳトランジスタ
ＴＰＡがオンする。前述のＮチャネルＭＯＳキャパシタ
ンスによってノードＢが充電されるスピードを抑えてお
り、結果的にノードＢを放電する時間を早められると共
にＰチャネルＭＯＳトランジスタＴＰＡを早く活性化で
きる。時刻ｔ２までは第１のＰチャネルＭＯＳトランジ
スタによりノードＩＮが充電されていたがＰチャネルＭ
ＯＳトランジスタＴＰＡがオンしたので、ノードＩＮが
電源電圧ＶCCまで充電される。つまり時刻ｔ２からはノ
ードＩＮは、主にＰチャネルＭＯＳトランジスタＴＰＡ
の能力で充電される。ＰチャネルＭＯＳトランジスタＴ
ＰＡは、第１のＰチャネルＭＯＳトランジスタに比べる
と駆動能力が高いためノードＩＮを高速に電源電圧ＶCC
に充電するため第１のＰチャネルＭＯＳトランジスタの
アシスト的な働きを行っている。ノードＩＮは、時刻ｔ
３で電源電圧ＶCCとなるため、時刻ｔ４でノードＡは接
地電位ＶSSとなり、ついで、時刻ｔ５でノードＯＵＴ
は、電源電圧ＶCCとなって切り換え回路のプリチャージ
は終了する。
【００２０】図４を参照して外部電源が立ち上がってか
らチップ内のプリチャージが完了するまでのタイミング
について説明する。外部電源ＶCC（３．３Ｖ）及びワー
ドライン（ＷＬ）用電源（４．３Ｖ）、内部電源ＶINT
（３．２Ｖ）、ＣＯＲＥ電源（２．９Ｖ）がプリチャー
ジ完了するｄ点まで数１０μｓ、例えば、約３７〜３８
μｓ程度時間がかかる。図１に示す本発明の回路では、
外部電源が立ち上がってからａ点で出力する。外部電源
が立ち上がったことはｂ点で検知される。外部電源が立
ち上がったことを検知する信号は約６μｓで動作する。
図１０に示す従来の回路では、外部電源が立ち上がって
からｃ点で出力する（数μｓ）。本発明の回路の出力
は、前記従来の回路に比較して約３μｓ高速化されてい
る。充電レベル安定化回路４のインバータ回路ＩＮＶ
１、ＩＮＶ２には、通常第２の充電手段６を構成する第
２のＰチャネルＭＯＳトランジスタと同じように外部電
源電圧ＶCCを印加しているが、内部電源電圧ＶINT を用
いる場合がある。このような場合に充電レベル安定化回
路４充電レベルを安定化させて出力することができる。
らチップ内のプリチャージが完了するまでのタイミング
について説明する。外部電源ＶCC（３．３Ｖ）及びワー
ドライン（ＷＬ）用電源（４．３Ｖ）、内部電源ＶINT
（３．２Ｖ）、ＣＯＲＥ電源（２．９Ｖ）がプリチャー
ジ完了するｄ点まで数１０μｓ、例えば、約３７〜３８
μｓ程度時間がかかる。図１に示す本発明の回路では、
外部電源が立ち上がってからａ点で出力する。外部電源
が立ち上がったことはｂ点で検知される。外部電源が立
ち上がったことを検知する信号は約６μｓで動作する。
図１０に示す従来の回路では、外部電源が立ち上がって
からｃ点で出力する（数μｓ）。本発明の回路の出力
は、前記従来の回路に比較して約３μｓ高速化されてい
る。充電レベル安定化回路４のインバータ回路ＩＮＶ
１、ＩＮＶ２には、通常第２の充電手段６を構成する第
２のＰチャネルＭＯＳトランジスタと同じように外部電
源電圧ＶCCを印加しているが、内部電源電圧ＶINT を用
いる場合がある。このような場合に充電レベル安定化回
路４充電レベルを安定化させて出力することができる。
【００２１】次に、図５及び図６を参照してパッケージ
ングされた半導体チップに適用した本発明の回路の作用
を説明する。図はいずれもパッケージングされた半導体
チップの平面図である。半導体チップ１０には４つのメ
モリ２０が搭載されている。その間の縦長方向の中央部
分には、千鳥状に配置されたパッド１が形成されてい
る。また、周辺制御回路２もメモリ２０間に配置形成さ
れている。パッケージ１１の周辺部には外部接続端子が
形成されている。図の下側には、複数の電源端子（ＶCC
ピン）１２が形成され、電源端子群が配置されている側
（ＶCCピン側）とは向かい合った側（図の上側）には接
地端子（ＶSSピン）１３が形成されている。このピンと
パッドを接続するにはボンディングワイヤを用いる。Ｖ
CCピン１１２とパッド１とは、ボンディングワイヤ１４
を用い、ＶSSピン１３とパッド１とはボンディングワイ
ヤ１５を用いる。千鳥状に配置されたパッド１の上側の
パッドとＶCCピン側とは向かい合った接地端子群が配置
されている側（ＶSSピン側）のＶSSピン１３とがボンデ
ィングワイヤ１５で接続される、あるいは、千鳥状に配
置されたパッド１の下側のパッドとＶCCピン側のＶCCピ
ン１２とがボンディングワイヤ１４で接続される場合
は、隣接するボンディングワイヤに接触することなしに
ワイヤボンディングを行うには非常に困難を伴う。
ングされた半導体チップに適用した本発明の回路の作用
を説明する。図はいずれもパッケージングされた半導体
チップの平面図である。半導体チップ１０には４つのメ
モリ２０が搭載されている。その間の縦長方向の中央部
分には、千鳥状に配置されたパッド１が形成されてい
る。また、周辺制御回路２もメモリ２０間に配置形成さ
れている。パッケージ１１の周辺部には外部接続端子が
形成されている。図の下側には、複数の電源端子（ＶCC
ピン）１２が形成され、電源端子群が配置されている側
（ＶCCピン側）とは向かい合った側（図の上側）には接
地端子（ＶSSピン）１３が形成されている。このピンと
パッドを接続するにはボンディングワイヤを用いる。Ｖ
CCピン１１２とパッド１とは、ボンディングワイヤ１４
を用い、ＶSSピン１３とパッド１とはボンディングワイ
ヤ１５を用いる。千鳥状に配置されたパッド１の上側の
パッドとＶCCピン側とは向かい合った接地端子群が配置
されている側（ＶSSピン側）のＶSSピン１３とがボンデ
ィングワイヤ１５で接続される、あるいは、千鳥状に配
置されたパッド１の下側のパッドとＶCCピン側のＶCCピ
ン１２とがボンディングワイヤ１４で接続される場合
は、隣接するボンディングワイヤに接触することなしに
ワイヤボンディングを行うには非常に困難を伴う。
【００２２】とくに、図６のようにパッド１が半導体チ
ップ１０の周辺に形成されている場合に、ＶCCピン１２
に近接したパッド１とＶSSピン１３とを接続したり、Ｖ
SSピン１２に近接したパッド１とＶCCピン１２とを接続
することは事実上不可能である。本発明は、このような
時に活躍する。すなわち、本発明の回路（Ａ）が形成さ
れたパッドは、千鳥状に配置された上側（ＶSSピン側）
に在りながら電源電圧を供給したい。この場合は、本発
明の回路（Ａ）を活性化させてプリチャージした電源電
圧ＶCCを用いる。また、本発明の回路（Ｂ）が形成され
たパッドは、千鳥状に配置された上側（ＶSSピン側）に
在り、しかも接地電位ＶSSに保持したい。この場合は、
このパッドとＶSSピン１３とをボンディングワイヤ１５
で接続して本発明の回路（Ｂ）は、駆動させない。
ップ１０の周辺に形成されている場合に、ＶCCピン１２
に近接したパッド１とＶSSピン１３とを接続したり、Ｖ
SSピン１２に近接したパッド１とＶCCピン１２とを接続
することは事実上不可能である。本発明は、このような
時に活躍する。すなわち、本発明の回路（Ａ）が形成さ
れたパッドは、千鳥状に配置された上側（ＶSSピン側）
に在りながら電源電圧を供給したい。この場合は、本発
明の回路（Ａ）を活性化させてプリチャージした電源電
圧ＶCCを用いる。また、本発明の回路（Ｂ）が形成され
たパッドは、千鳥状に配置された上側（ＶSSピン側）に
在り、しかも接地電位ＶSSに保持したい。この場合は、
このパッドとＶSSピン１３とをボンディングワイヤ１５
で接続して本発明の回路（Ｂ）は、駆動させない。
【００２３】次に、図７乃至図９を参照して本発明をメ
モリに用いた例を説明する。図７は、本発明の回路（プ
リチャージ回路）を配置したパッドからＩ／Ｏまでの回
路を示すブロック図である。図８は、半導体メモリのＥ
ＤＯ（Extended Date Out;エクステンディットデータア
ウト）のタイミング図、図９は、ＦＰＭ（First PageMo
de;ファーストページモード）のタイミング図である。
パッドからの電圧あるいは本発明の回路によるプリチャ
ージされた電圧ＯＵＴを出力コントロール回路へ入力さ
せる。一方、図８及び図９に示すＥＤＯもしくはＦＰＭ
のＣＡＳ及びＯＥ系信号を出力コントロール回路に入力
させる。入力電圧及び入力信号は、切り換え回路で選択
されて出力回路から出力され、出力バッファを介してＩ
／Ｏへ入力される。
モリに用いた例を説明する。図７は、本発明の回路（プ
リチャージ回路）を配置したパッドからＩ／Ｏまでの回
路を示すブロック図である。図８は、半導体メモリのＥ
ＤＯ（Extended Date Out;エクステンディットデータア
ウト）のタイミング図、図９は、ＦＰＭ（First PageMo
de;ファーストページモード）のタイミング図である。
パッドからの電圧あるいは本発明の回路によるプリチャ
ージされた電圧ＯＵＴを出力コントロール回路へ入力さ
せる。一方、図８及び図９に示すＥＤＯもしくはＦＰＭ
のＣＡＳ及びＯＥ系信号を出力コントロール回路に入力
させる。入力電圧及び入力信号は、切り換え回路で選択
されて出力回路から出力され、出力バッファを介してＩ
／Ｏへ入力される。
【００２４】
【発明の効果】本発明は、以上のような構成により、本
発明ではこのＰチャネルＭＯＳトランジスタと充電を補
助するＰチャネルＭＯＳトランジスタを動作付加したた
め貫通電流を抑制しながら機能切り換え回路のプリチャ
ージを高速に行え、結果的に半導体集積回路装置のパワ
ーオンを高速に行うことが可能になった。
発明ではこのＰチャネルＭＯＳトランジスタと充電を補
助するＰチャネルＭＯＳトランジスタを動作付加したた
め貫通電流を抑制しながら機能切り換え回路のプリチャ
ージを高速に行え、結果的に半導体集積回路装置のパワ
ーオンを高速に行うことが可能になった。
【図１】本発明の機能切り換え回路に含まれるプリチャ
ージ回路の回路図。
ージ回路の回路図。
【図２】本発明の第１のＰチャネルＭＯＳトランジスタ
の斜視図。
の斜視図。
【図３】図１に示す機能切り換え回路の各ノードのプリ
チャージ状態を説明するタイミング図。
チャージ状態を説明するタイミング図。
【図４】本発明のプリチャージ回路を説明するパワーオ
ンシーケンス図。
ンシーケンス図。
【図５】本発明のパッケージングされた半導体チップの
平面図。
平面図。
【図６】本発明のパッケージングされた半導体チップの
平面図。
平面図。
【図７】本発明の回路が挿入された半導体集積回路装置
の入出力部のブロック図。
の入出力部のブロック図。
【図８】本発明を適用した半導体メモリのタイミング
図。
図。
【図９】本発明を適用した半導体メモリのタイミング
図。
図。
【図１０】従来の機能切り換え回路に含まれるプリチャ
ージ回路の回路図。
ージ回路の回路図。
【図１１】図１０に示す機能切り換え回路の各ノードの
プリチャージ状態を説明するタイミング図。
プリチャージ状態を説明するタイミング図。
１・・・パッド、 ２・・・周辺制御回路、 ３・
・・充電手段、４・・・充電レベル安定化回路、 ５
・・・第１の充電手段、６・・・第２の充電手段、
７・・・充電レベル検出手段、８・・・充電レベル制御
手段、 １０・・・半導体チップ、１１・・・パッケ
ージ、 １２・・・ＶCCピン、 １３・・・ＶSSピ
ン、１４、１５・・・ボンディングワイヤ、 ２０・
・・メモリセル。
・・充電手段、４・・・充電レベル安定化回路、 ５
・・・第１の充電手段、６・・・第２の充電手段、
７・・・充電レベル検出手段、８・・・充電レベル制御
手段、 １０・・・半導体チップ、１１・・・パッケ
ージ、 １２・・・ＶCCピン、 １３・・・ＶSSピ
ン、１４、１５・・・ボンディングワイヤ、 ２０・
・・メモリセル。
Claims (7)
- 【請求項１】 第１の充電手段と、 充電速度がこの第１の充電手段の充電速度より大きい第
２の充電手段と、 前記第１の充電手段の駆動中の充電レベルを検知する充
電レベル検知手段と、 充電レベル安定化手段とを有するプリチャージ回路を具
備していることを特徴とする半導体集積回路装置。 - 【請求項２】 充電レベル制御手段をさらに備えている
ことを特徴とする請求項１に記載の半導体集積回路装
置。 - 【請求項３】 前記充電レベル制御手段によって、前記
第２の充電手段の電位上昇速度を遅らせることを特徴と
する請求項２に記載の半導体集積回路装置。 - 【請求項４】 前記充電レベル検知手段が前記第１の充
電手段の充電レベルを検知し所定の充電レベル後に前記
第２の充電手段を駆動させることを特徴とする請求項１
乃至請求項３のいずれかに記載の半導体集積回路装置。 - 【請求項５】 ゲートが接地電位に接続され、ソースが
電源電圧に接続された第１のＰチャネルＭＯＳトランジ
スタと、 前記第１のＰチャネルＭＯＳトランジスタのドレインを
入力とした第１のＣＭＯＳインバータと、 前記第１のインバータの出力を入力とした第２のインバ
ータと、 ゲートが第１のＰチャネルＭＯＳトランジスタのドレイ
ンに接続されソースが電源電圧に接続された第２のＰチ
ャネルＭＯＳトランジスタと、 ゲートが前記第１のＰチャネルＭＯＳトランジスタのド
レインに接続されドレインが接地電位に接続されソース
が前記第２のＰチャネルＭＯＳトランジスタのドレイン
たＮチャネルＭＯＳトランジスタと、 前記ＮチャネルＭＯＳトランジスタのソースと接地電位
間に接続されたキャパシタンスと、 ゲートが前記ＮチャネルＭＯＳトランジスタのソースに
接続されソースが電源電圧に接続されドレインが前記第
１のＰチャネルＭＯＳトランジスタのドレインに接続さ
れた第３のＰチャネルＭＯＳトランジスタで構成された
ことを特徴とする半導体集積回路装置。 - 【請求項６】 充電速度の遅い第１の充電手段を駆動さ
せる段階と、 充電レベル検知手段により前記第１の充電手段の充電レ
ベルを検知する段階と、 前記レベル検知手段が所定の電位を検知してから充電速
度の速い第２の充電手段を駆動させる段階とを備えてい
ることを特徴とする半導体集積回路装置のプリチャージ
方法。 - 【請求項７】 充電レベル制御手段によって、前記第２
の充電手段の電位の上昇速度を遅くすることを特徴とす
る請求項６に記載の半導体集積回路装置のプリチャージ
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079193A JPH10255464A (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置及びそのプリチャージ方法 |
| US09/036,962 US6025748A (en) | 1997-03-14 | 1998-03-09 | Precharge device for semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9079193A JPH10255464A (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置及びそのプリチャージ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10255464A true JPH10255464A (ja) | 1998-09-25 |
Family
ID=13683150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9079193A Pending JPH10255464A (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路装置及びそのプリチャージ方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6025748A (ja) |
| JP (1) | JPH10255464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084205A (ja) * | 2010-10-13 | 2012-04-26 | Lapis Semiconductor Co Ltd | 半導体メモリ |
| JP2015136003A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社村田製作所 | パワーオンリセット回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880624A (en) * | 1994-07-08 | 1999-03-09 | Kabushiki Kaisha Toshiba | Constant potential generating circuit and semiconductor device using same |
| JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
| DE19547754C1 (de) * | 1995-12-20 | 1997-04-03 | Texas Instruments Deutschland | Steuerschaltung für BiCMOS-Bustreiber |
| US5849244A (en) * | 1996-04-04 | 1998-12-15 | Crucible Materials Corporation | Method for vacuum loading |
-
1997
- 1997-03-14 JP JP9079193A patent/JPH10255464A/ja active Pending
-
1998
- 1998-03-09 US US09/036,962 patent/US6025748A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084205A (ja) * | 2010-10-13 | 2012-04-26 | Lapis Semiconductor Co Ltd | 半導体メモリ |
| JP2015136003A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社村田製作所 | パワーオンリセット回路 |
| US9871509B2 (en) | 2014-01-16 | 2018-01-16 | Murata Manufacturing Co., Ltd. | Power-on reset circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6025748A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545923B2 (en) | Negatively biased word line scheme for a semiconductor memory device | |
| US5297104A (en) | Word line drive circuit of semiconductor memory device | |
| EP0952588A2 (en) | Boosting circuit with boosted voltage limited | |
| JP3820330B2 (ja) | 半導体メモリ装置 | |
| JP3869262B2 (ja) | ワードライン電圧クランピング回路 | |
| KR960030246A (ko) | 반도체 기억장치 내의 동적으로 제어되는 임계전압을 갖는 모스 트랜지스터를 포함하는 감지증폭기 | |
| US20030137889A1 (en) | Method for discharging word line and semicondcutor memory device using the same | |
| JPH0565960B2 (ja) | ||
| KR0142963B1 (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| JPH0814995B2 (ja) | 半導体メモリ | |
| JP2003016793A (ja) | 半導体記憶装置用アドレス回路及びｘデコーダと半導体記憶装置 | |
| JPH06203562A (ja) | センスアンプ駆動トランジスタの制御方法および制御回路 | |
| JP3600054B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR101553441B1 (ko) | 워드라인 드라이버 및 그 관련 방법 | |
| US5737275A (en) | Word line selection circuit for static random access memory | |
| US5654926A (en) | Semiconductor memory device | |
| JPH10255464A (ja) | 半導体集積回路装置及びそのプリチャージ方法 | |
| EP0915478B1 (en) | Improved boosting circuit, particularly for a memory device | |
| JPH09326195A (ja) | 半導体メモリ装置のセンスアンプ回路 | |
| EP1627392B1 (en) | Circuit configuration for a current switch of a bit/word line of a mram device | |
| US6721210B1 (en) | Voltage boosting circuit for a low power semiconductor memory | |
| US11380370B2 (en) | Semiconductor device having a charge pump | |
| US6353560B1 (en) | Semiconductor memory device | |
| KR0146168B1 (ko) | 전위 펌핑 회로 | |
| US5748525A (en) | Array cell circuit with split read/write line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030205 |