CN1484307A - 输入保护电路 - Google Patents

输入保护电路 Download PDF

Info

Publication number
CN1484307A
CN1484307A CNA031524931A CN03152493A CN1484307A CN 1484307 A CN1484307 A CN 1484307A CN A031524931 A CNA031524931 A CN A031524931A CN 03152493 A CN03152493 A CN 03152493A CN 1484307 A CN1484307 A CN 1484307A
Authority
CN
China
Prior art keywords
input
electromotive force
circuit
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031524931A
Other languages
English (en)
Other versions
CN1284237C (zh
Inventor
ɽ�ڻ�
山口基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1484307A publication Critical patent/CN1484307A/zh
Application granted granted Critical
Publication of CN1284237C publication Critical patent/CN1284237C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种输入保护电路，其以适当的状态保持输入信号的波形，同时防止静态损害，并且还防止输入电阻受到静态地损害。输入保护电路包括反相放大器电路，其以这样一种方式转换输入的输入信号的电势，以使得输入信号的电势处于可输入到IC内部电路的信号的电势范围的输入范围中。保护二极管连接到在输入电阻和运算放大器之间的虚接地节点和正电源端，以允许已经远远超过在正电源端的输入范围的输入信号流向正电源端，而另一个保护二极管连接到在输入端和输入电阻之间的任意点和负电源端，以允许已经远远超过在负电源端的输入范围的输入信号的输入电流从负电源端流向输入端，借此保护IC内部电路。

Description

输入保护电路
技术领域
本发明涉及用于半导体集成电路的输入保护电路，尤其是涉及保护半导体集成电路以防静电损害的输入保护电路。
背景技术
存在已知的问题，即当高电压的静电被施加到半导体集成电路(以下称为“IC”)上时，该IC的内部电路被静态地损害。为了防止这样在IC上的静电损害，已经提出了各种技术。
作为一种防止在IC上的静电损害的普通技术，为了保护该IC的内部电路(在下文中也称为“IC内部电路”)以防静电噪声等，在向其输入信号的输入端的外围部分处，在两个电源之间串联布置多个静电保护二极管。这些静电保护二极管连接在输入端和正电源之间以及在输入端和负电源之间。因此，不可能输入具有电压(负电源电压-二极管的阈值电压)的电压信号和具有电压(正电源电压+二极管的阈值电压)的电压信号到该输入端。
下面将参考图1到4时论这样传统的输入保护电路。图1是显示了传统输入保护电路的示例的框图。如图1所示，输入保护电路通过分别在输入端T1001和正电源端T1002之间以及在输入端T1001和负电源端T1003之间连接保护二极管D1001和D1002构成。在如图1所示的传统输入保护电路中，保护二极管D1001和D1002直接连接到输入端T1001。在例如日本专利2757701和日本未决专利公开2000-22077中都描述了类似于图1中的电路构成的输入保护电路。
假定VDD是正的电源电势，VSS是负的电源电势，而VF是保护二极管D1001和D1002的阈值电压(也被称作正向电压降，其通常是大约0.7V)，当施加到输入端T1001的电势V1变得大于VDD+VF时，保护二极管D1001导通。另一方面，当施加到输入端T1001的电势V1变得小于VSS-VF时，保扩二极管D1002导通。因此，如图2所示，在图1中显示的传统的输入保护电路不能把超过VDD+VF的输入信号或者小于VSS-VF的输入信号传送到内部电路1001。
即使将被输入到输入端T1001的输入信号的电势没有变得大于VDD+VF，当输入信号的电势超过VDD时，也把正向偏置电压施加到保护二极管D1001。这产生了从输入端T1001到正电源端T1002的正向漏电流I1002。
此外，如图3所示，在内部电路1001的输入阻抗有限的情况下，当输入信号电势V1超过VDD时，应该固有地流到内部电路1001的输入信号电流I1001的一部分经由保护二极管D1001流向正电源端T1002。因此，从保护二极管D1001分离地流向正电源端T1002的漏电流I1002使得输入信号波形失真。
保护二极管D1002的情况也是一样的，而且当输入信号电势比VSS低时，如图4所示在保护二极管D1002中产生正向漏电流I1004，因此使输入信号波形变形了。
在日本未决专利公开2000-22077中公开的输入保护电路的情况下，其中在输入端T1001和保护二极管D1001和D1002之间连接反相放大器电路中的元件，诸如输入电阻，当施加了静态地损害IC的内部电路的高压静电时，在IC的内部电路被静态地损害之前，静态地损害连接到输入端T1001的元件。
如以上讨论的那样，传统的输入保护电路有问题是，其电势超过正电源电势的输入信号或者其电势变得低于正电源电势的输入信号将正电源电势的输入信号或者其电势变得低于正电源电势的输入信号将会变形。此外，在试图利用在日本未决专利公开2000-22077中公开的方法解决该问题的情况下，输入电阻可能被静态地损害了。
发明内容
因此，本发明的目的是提供输入保护电路，其以适当的状态保持输入信号的波形同时防止静态损害，并且进一步阻止输入电阻被静态地损害。
为了实现该目的，依据本发明的第一方面，提供了用于从源于静电等的过量信号中保护内部电路的输入保护电路，包含：输入信号转换部分(例如，在本发明的一个实施例中，反相放大器电路10)，至少具有输入电阻、反馈电阻和运算放大器，并且以这样一种方式转换从输入端输入的输入信号的电势以便使输入信号的电势位于输入范围或者可输入到内部电路的信号电势范围中；第一保护部分(例如，在本发明的一个实施例中，保护二极管D1)，连接到在输入电阻和运算放大器之间的虚接地节点和第一电源电势，用于当输入信号的电势大大地超过在第一电源电势端的输入范围时，通过允许输入信号的输入电流流向第一电源电势，来保扩内部电路；以及第二保护部分(例如，在本发明的一个实施例中，保护二极管D2)，连接到在输入端和输入电阻之间的任意点和第二电源电势，用于当输入信号的电势大大地超过在第二电源电势端的输入范围时，通过允许输入电流从第二电源电势流向输入端，来保护内部电路。这个结构能够以适当的状态保持输入信号的波形同时防止内部电路被静电损害，并且进一步防止输入电阻被静态地损害。
依据本发明的第二方面，提供了用于从源于静电等的过量信号中保护内部电路的输入保护电路，包含：输入信号转换部分(例如，在本发明的实施例中，反相放大器电路10)，至少具有输入电阻、反馈电阻和运算放大器，并且以这样一种方式转换从输入端输入的输入信的信号电势范围中；第一保护部分(例如，在本发明的一个实施例中，保护二极管D1)，连接到在输入端和输入电阻之间的任意点和第一电源电势，用于当输入信号的电势大大地超过在第一电源电势端的输入范围时，通过允许输入信号的输入电流流向第一电源电势，来保护内部电路；以及第二保护部分(例如，在本发明的一个实施例中，保护二极管D2)，连接到在输入电阻和运算放大器之间的虚接地节点和第二电源电势，用于当输入信号的电势大大地超过在第二电源电势端的输入范围时，通过允许输入电流从第二电源电势流向输入端，来保护内部电路。这个结构能够以适当的状态保持输入信号的波形同时防止内部电路被静电损害，并且进一步防止输入电阻被静态地损害。
在本发明的输入保护电路中，当从输入端输入的输入信号的电势超过第一电源电势或者第二电源电势时，输入信号转换部分以这样一种方式转换该输入信号的电势以便使输入信号的电势位于输入范围中。因此，在输入信号的电势大于内部电路的输入范围的情况下，能够可靠地以适当的状态保持输入信号的波形。
在本发明的输入保护电路中，运算放大器通过改变偏置电势阿里改变在虚接地节点处的电势，以便以这样一种方式转换从输入端输入的输入信号的电势以使已经超过输入范围的输入信号的电势位于输入范围中。这个结构能够安全地以这样一种方式转换输入信号以使它的电势落在内部电路的输入范围内。
在本发明的输入保护电路中，反馈电阻具有多个电阻和用于切换多个电阻的连接的开关。这个结构能够处理其中输入信号的电势不同的情况。
在本发明的输入保护电路中，运算放大器是差分运算放大器，其中所述输入信号差分输入到该差分运算放大器。因此，在进一步放大输入信号的情况下，该结构能够以适当的状态保持输入信号的波形同时防止内部电路被静电损害，并且进一步防止输入电阻被静态地损害。
附图说明
图1是显示了依据现有技术的输入保护电路的框图；
图2是说明了依据现有技术的输入保护电路的输入信号的信号电平框图；
图3是说明了依据现有技术的输入保护电路的操作的框图；
图4是说明了依据现有技术的输入保护电路的操作的框图；
图5是显示了依据本发明第一实施例的输入保护电路的框图；
图6是显示了在本发明第一实施例中的保护二极管的框图；
图7是说明了依据本发明第一实施例的输入保护电路的输入信号的信号电平框图；
图8是说明了依据本发明第一实施例的输入保护电路的操作的框图；
图9是说明了依据本发明第一实施例的输入保护电路的操作的框图；
图10是显示了依据本发明第二实施例的输入保护电路的框图；
图11是说明了依据本发明第二实施例的输入保护电路的输入信号的信号电平框图；
图12是说明了依据本发明第二实施例的输入保护电路的操作的框图；
图13是说明了依据本发明第二实施例的输入保护电路的操作的框图；
图14是显示了依据本发明第三实施例的输入保护电路的框图；
图15是显示了在本发明第三实施例中的电阻的框图；
图16是显示了依据本发明第四实施例的输入保护电路的框图；以及
图17是说明了依据本发明第四实施例的输入保护电路的输入信号的信号电平框图。
具体实施方式
以下将参考附图详细描述依据本发明的最佳实施例。
(第一实施例)
在依据本发明第一实施例的输入保护电路中，在输入端和正负电源之间分别连接两个保护二极管，并且位于输入端和负电源之间的保护二极管直接连接到输入端。
首先，将结合图5讨论第一实施例中的输入保护电路。图5是显示了依据第一实施例的输入保护电路的框图。如图5所示，输入保护电路包含反相放大器电路10和保护二极管D1和D2作为基本元件。
反相放大器电路10具有运算放大器OP和电阻R1和R2。运算放大器OP是一种众所周知的运算放大器，其放大施加到由符号“-”(负)指示的反相输入端和由符号“+”(正)指示的同相输入端的电势差，并且输出放大的电势。
电阻R1和R2是普通的电阻元件。希望电阻R1和R2应当由同样的材料构成以便具有相同的特征。在半导体集成电路中，特别地，希望使用其阻抗具有低电压相关性的多晶体硅(多晶硅)来形成电阻R1和R2。电阻R1和R2可以通过使用半导体层、诸如P型扩散层或者N型扩散层形成。
如图5所示，保护二极管D1连接到正电源端T2和反相放大器电路10的虚接地节点N1。即，保护二极管D1连接到运算放大器OP的反相输入端(-)。如图5所示，还以这样一种方式连接保护二极管D1：以使其在从虚接地节点N1观察正电源端T2时被正向偏置。
保护二极管D2连接到负电源端T3和信号输入端T1。即，保护二极管D2连接到电阻R1。如图5所示，还以这样一种方式连接保护二极管D2：以使其在从信号输入端T1观察负电源端T3时被反向偏置。信号输入端T1经由由反相放大器电路10和保护二极管D1和D2构成的输入保护电路连接到IC内部电路11。
在半导体集成电路中，保护二极管D1和D2能够通过使用两个半导体层、P型扩散层和N型扩散层形成。保护二极管还可以通过使用MOS晶体管形成。如图6所示，例如，在图5中连接在正电源端T2和虚接地节点N1之间的保护二极管D1能够通过使用P型MOS晶体管20构成。在这种情况下，能够通过把晶体管20的源极端子和栅极端子共同连接(源级—栅级连接)作为阴极端子、并且使漏极端子用作阳极端子而构成保护二极管D1。此外，如图6所示，例如，在图5中连接在负电源端T3和虚接地节点N1之间的保护二极管D2能够通过使用N型MOS晶体管21构成。在这种情况下，能够通过把晶体管21的源极端子和栅极端子共同连接(源级—栅级连接)作为阳极端子、并且使漏极端子用作阴极端子而构成保护二极管D2。
下面参见图7到9，将讨论依据第一实施例的输入保护电路的操作。图7是说明了依据第一实施例的输入保护电路的输入信号的信号电平框图。图8和9是说明了依据第一实施例的输入保护电路的操作的框图。
图7示出了各个电势电平之间的关系，其中VDD是施加到正电源端T2的电势电平，VSS是施加到负电源端T3的电势电平，V1是施加到信号输入端T1的输入信号的电势电平，VC是施加到偏置输入端N2的偏置电势，并且V3是输入到IC内部电路11的信号的电势电平。
通常，当运算放大器具有理想特性时，虚接地节点N1处的电势电平V2总是保持为与偏置输入端N2的电势电平VC相同的电势。进一步，可以假定实际运算放大器电路为特性足够接近理想特性的元件。因此，在反相放大器电路10正常工作的范围内，虚接地节点N1处的电势电平V2总是保持大约与偏置输入端N2的电势电平VC相同的电势，并且可以认为V2＝VC。假设在图5的反相放大器电路10中，电阻R1的阻抗为r1，电阻R2的阻抗为r2，则反相放大器电路10的输入电势V1和输出电势V2满足下列等式1给出的关系。
V3-VC＝-(r2/r1)×(V1-VC)     (1)
参见图7，将对在向输入端T1施加在反相放大器电路10正常操作的输入范围中的正常电势的情况下输入保护电路的操作给出描述。施加到输入端T1的输入信号的电势电平V1依据等式1在反相放大器电路10中被转换为电势电平V3，然后把转换的电势电平V3传送到IC内部电路11。此时，电阻R1的阻抗r1能够被设置为大于电阻R2的阻抗r2，而且反相放大器电路10中的放大增益能够被设置为等于或者小于1。在这种情况下，如图7所示，即使向输入端T1施加了大于正电源电势电平VDD的输入信号电势V1，也有可能通过衰减电势V1和在反相放大器电路10中变换它的电平，把输入信号电势V1转换为落在介于电源电势VDD和VSS的范围内的信号电势V3，然后把电势V3传送到IC内部电路11。因为在这时在虚接地节点N1处的电势V2被保持在与偏置电势VC相同的电势，所以如果已经设置了VSS＜VC(＝V2)＜VDD，则偏置电势VC防止保护二极管D1被施加正向偏置电压，所以保护二极管D1没有被导通。除非输入信号电势V1低于负电源电势电平VSS，否则保护二极管D2不会被导通。
在依据第一实施例的输入保护电路中，从上可知，在反相放大器电路10正常操作的输入范围中，输入电流I50不会流入到保护二极管D1和D2中。因此，输入信号V1不会被保护二极管D1和D2的漏电流变形，因而允许输入信号V1以适当的状态被输入到IC内部电路11。
此外，依据第一实施例的输入保护电路能够依据输入信号V1的电平，将反相放大器电路10的环路增益(电阻R1的阻抗与电阻R2的阻抗的比值)和偏置电势电平VC设置为任意恰当的值。这使得把每个电平的输入信号V1转换为能够在内部电路中被处理的信号V3、并且将信号V3传输到IC内部电路11成为可能，而没有受到半导体集成电路中的正电源电势电平VDD的限制，而且在半导体集成电路以外没有提供衰减器和电平变换电路。
参见图8和9，下面将对在其中向输入端T1施加显著地超过反相放大器电路10的输入范围的过电压(冲击电压)的情况下输入保护电路的操作给出描述。作为这种情况的例子，由于静电等等原因，向输入端T1施加了显著超过反相放大器电路10的输入范围的过电压。
在如图8所示向输入端T1施加了远远大于正电源电势VDD的正电势的情况下，输入电势V1变得远远高于正电源电势VDD，所以反相放大器电路10的输出电势V3保持在下限电势(接近于VSS)。由于在输入端T1处的输入电势V1是远远大于正电源电势VDD的正电势，所以在虚接地节点N1处的电势随着输入电势电平V1的增加而增加，并且超过正电源电势VDD。
假定保护二极管D1的阈值电压为VF，当在虚接地节点N1处的电势超过VDD+VF时，保护二极管D1被正向偏置并且被导通。因此，电流I41从输入端T2经由电阻R1和保护二极管D1流向正电源端。如果在这时施加到保护二极管D2的电压高于反向击穿电压(其通常大约为几十伏电压值)，则电流I41D(保护二极管D2的反向击穿电流)从输入端T1经由保护二极管D2流向负电源端T3。
从输入端T1流出的电流主要被分成电流I41和电流I41D。由于能够使保护二极管D1的导通阻抗充分地低于电阻R2的阻抗r2，所以流入运算放大器OP和IC内部电路11的电流I42变得相当小。此外，在虚接地节点N1处的电势没有远远超过VDD+VF，防止过电压被施加到运算放大器OP的输入部分。在输入电压V1变得高于保护二极管D2的反向击穿电压的情况下，保护二极管D2的反向导通阻抗变得充分地低于电阻R1的阻抗r1，使得流向电阻R1的电流I41相当小。
当如图9所示向输入端T1施加远远低于负电源电势VSS的负电势时，保护二极管D2被导通，使电流I53从负电源端T3经由保护二极管D2流向输入端T1。
由于能够设置保护二极管D2的导通阻抗充分地低于电阻R1和R2的阻抗r1和r2，所以从运算放大器OP和IC内部电路11流出的电流I54变得极其小。在虚接地节点N1处的电势没有变得远远低于VSS-VF。
从上可知，在第一实施例的输入保护电路中，当向输入端T1施加过电压(冲击电压)时，保护二极管D1或者D2被导通。这能够防止过电流流入IC内部电路11和运算放大器OP，所以能够保护IC内部电路11和运算放大器OP免受静态损害。
此外，由于在第一实施例的输入保护电路中保护二极管D2被直接连接到输入端T1，所以能够使流经电阻R1的电流很小。因此有可能把在电阻R1两端施加的电压抑制为较低。这能够保护IC内部电路11和运算放大器OP免受静态损害，并且还能够防止输入电阻R1被过电压或者过电流损害。
如上所述，依据第一实施例的输入保护电路，当施加到输入端T1的输入信号V1的电势电平可能比正电源电势电平VDD高但是不比负电源电势电平VSS低时，如图7所示，输入信号V1能够以适当的状态被传送到IC内部电路11而没有变形，并且，当向输入端T1施加过电压(冲击电压)时，保护二极管D1或者D2被导通以防止IC内部电路11、运算放大器OP和输入电阻R1被过电压或者过电流损害。
此外，在第一实施例的输入保护电路中，由于在虚接地节点N1处的电势V2总是保持在稳定电势VC，所以输入阻抗能够仅仅由电阻R1的阻抗r1确定。这能够确保半导体集成电路的高效设计。
(第二实施例)
在依据本发明第二实施例的输入保护电路中，在输入端和正负电源之间分别连接两个保护二极管，并且位于输入端和正电源之间的保护二极管直接连接到输入端。
首先，将结合图10讨论第二实施例中的输入保护电路。图10是显示了依据第二实施例的输入保护电路的框图。如图10所示，第二实施例中的输入保护电路与第一实施例类似，包含反相放大器电路10和保护二极管D1和D2作为基本元件。由于以与第一实施例中同样的方式构成反相放大器电路10，所以将不再重复它的描述。同样地，能够以与第一实施例中同样的方式设计保护二极管D1和D2。
如图10所示，保护二极管D1连接到正电源端T2和信号输入端T1。还以这样一种方式连接保护二极管D2以使其在从信号输入端T1观察正电源端T2时被正向偏置。如图10所示，保护二极管D2连接到负电源端T3和反相放大器电路60的虚接地节点N1。即，保护二极管D2连接到运算放大器OP的反相输入端(-)。还以这样一种方式连接保护二极管D2以使其在从虚接地节点N1观察负电源端T3时被反向偏置。
下面参见图11到13，将讨论依据第二实施例的输入保护电路的操作。图11是说明了依据第二实施例的输入保护电路的输入信号的信号电平框图。图12和13是说明了依据第二实施例的输入保护电路的操作的框图。
参见图11，将对在向输入端T1施加在反相放大器电路10正常操作的输入范围中的正常电势的情况下输入保护电路的操作给出描述。按照第一实施例，施加到输入端T1的输入信号的电势电平V1在反相放大器电路10中被转换为电势电平V3，然后把转换的电势电平V3传送到IC内部电路11。假定反相放大器电路10的放大增益被设置为等于或者小于1，如图11所示，即使向输入端T1施加了低于负电源电势电平VSS的输入信号电势V1，也有可能通过衰减电势V1和在反相放大器电路10中变换它的电平，把输入信号电势V1转换为落在介于电源电势VDD和VSS的范围内的信号电势V3，然后把电势V3传送到IC内部电路11。由于在这时在虚接地节点N1处的电势V2总是保持在与偏置电势VC相同的电势，所以保护二极管D2将不会被导通。除非输入信号电势V1变得高于正电源电势电平VDD，否则保护二极管D1也将不会被导通。
在依据第二实施例的输入保护电路中，从上可知，在反相放大器电路10正常操作的输入范围中，输入电流I60不会流入到保护二极管D1和D2中。因此，输入信号V1不会被保护二极管D1和D2的漏电流变形，因而允许输入信号V1以适当的状态被输入到IC内部电路11。
此外，依据第二实施例的输入保护电路能够依据输入信号V1的电平，将反相放大器电路10的增益(电阻R1的阻抗与电阻R2的阻抗的比值)和偏置电势电平VC设置为任意恰当的值。这使得把每个电平的输入信号V1转换为能够在内部电路中被处理的信号V3、并且将信号V3传输到IC内部电路11成为可能，而没有受到半导体集成电路中的负电源电势电平VSS的限制，而且在半导体集成电路以外没有提供衰减器和电平变换电路。
参见图12和13，下面将对在其中向输入端T1施加显著地超过反相放大器电路10的输入范围的过电压(冲击电压)的情况下输入保护电路的操作给出描述。这种情况的例子是由于静电等向输入端T1施加了显著超过反相放大器电路10的输入范围的过电压的情况。
在如图12所示向输入端T1施加了远远低于负电源电势电平VSS的负电势的情况下，输入电势V1变得远远低于负电源电势电平VSS，所以反相放大器电路10的输出电势V3保持在上限电势(接近于VDD)。由于在输入端T1处的输入电势V1远远低于负电源电势VSS，所以在虚接地节点N1处的电势随着输入电势电平V1的减小而减小，并且降到负电源电势电平VSS以下。
假定保护二极管D1的阈值电压为VF，当在虚接地节点N1处的电势低于VSS-VF时，保护二极管D2被正向偏置并且被导通。因此，电流I81从负电源端T3经由保护二极管D2和电阻R1流向输入端T1。如果在这时施加到保护二极管D1的电压高于反向击穿电压，则电流I81D(保护二极管D1的反向击穿电流)从正电源端T2经由保护二极管D1流向输入端T1。
流入到输入端T1的电流主要被分成电流I81和电流I81D。由于能够使保护二极管D2的导通阻抗充分地高于电阻R1和R2的阻抗r1和r2，所以从运算放大器OP和IC内部电路11流出的电流I82变得相当小。此外，在虚接地节点N1处的电势没有远远低于VSS-VF，所以过电压没有被施加到运算放大器OP的输入部分。在输入电压V1变得高于保护二极管D1的反向击穿电压的情况下，保护二极管D1的反向导通阻抗变得充分地低于电阻R1的阻抗r1，使得流向电阻R1的电流I81相当小。
当如图13所示向输入端T1施加远远大于正电源电势电平VDD的电势时，保护二极管D1被导通，使电流I93从输入端T1经由保护二极管D1流向正电源端T2。由于能够设置保护二极管D1的导通阻抗充分地低于电阻R1和R2的阻抗r1和r2，所以流入运算放大器OP和IC内部电路11的电流I94变得极其小。在虚接地节点N1处的电势没有远远超过VDD+VF。
从上可知，在第二实施例的输入保护电路中，当向输入端T1施加过电压(冲击电压)时，保护二极管D1或者D2被导通。这能够防止过电流流入IC内部电路11和运算放大器OP，所以能够保护IC内部电路11和运算放大器OP免受静态损害。
此外，由于在第二实施例的输入保护电路中保护二极管D1被直接连接到输入端T1，所以能够使流经电阻R1的电流很小。因此有可能把在电阻R1两端施加的电压抑制为较低。这能够保护IC内部电路11和运算放大器OP免受静态损害，并且还能够防止输入电阻R1被过电压或者过电流损害。
如上所述，依据第二实施例的输入保护电路，在施加到输入端T1的输入信号V1的电势电平可能比负电源电势电平VSS低但是不比正电源电势电平VDD高的情况下，如图11所示，输入信号V1能够以适当的状态被传送到IC内部电路11而没有变形，并且，当向输入端T1施加过电压(冲击电压)时，保护二极管D1或者D2被导通以防止IC内部电路11、运算放大器OP和输入电阻R1被过电压或者过电流损害。
此外，在第二实施例的输入保护电路中，由于在虚接地节点N1处的电势V2总是保持在稳定电势VC，所以输入阻抗能够仅仅由电阻R1的阻抗r1确定。这能够确保半导体集成电路的高效设计。
(第三实施例)
在依据本发明第三实施例的输入保护电路中，在输入端和正负电源之间分别连接两个保护二极管，并且位于输入端和正电源之间的保护二极管直接连接到输入端。
首先，将结合图14讨论第三实施例中的输入保护电路。图14是显示了依据第三实施例的输入保护电路的框图。如图14所示，第三实施例中的输入保护电路与第一实施例类似，包含反相放大器电路10a和保护二极管D1和D2作为基本元件。由于以与第一实施例中同样的方式构成保护二极管D1和D2，所以将不再重复它的描述。能够以与第一实施例中同样的方式设计保护二极管D1和D2。
如图14所示，依据第三实施例的输入保护电路中的反相放大器电路10a具有能够借助于开关改变电阻R2的阻抗和偏置电势电平VC的结构。如图15所示，以这样一种方式设计反相放大器电路10a中的电阻R2以便能够使用m个开关以m种方式从r21到r2m切换阻抗。同样地，以这样一种方式设计被输入到运算放大器OP的正输入端的偏置电势电平VC，以便能够使用n个开关以n种方式从VC1到VCn对它进行切换。
以下将讨论第三实施例中的输入保护电路的操作。在向输入端T1施加处于其中反相放大器电路10a正常操作的输入范围中的正常电压的情况下，第三实施例中的输入保护电路在反相放大器电路10a中把施加到输入端T1的输入信号的电势电平V1转换为电势电平V3，并且把电势电平V3传送到IC内部电路11。即使向输入端T1施加了大于正电源电势电平VDD的输入信号电势V1，也有可能通过衰减电势V1和在反相放大器电路10a中变换它的电平，把输入信号电势V1转换为落在介于电源电势VDD和VSS的范围内的信号电势V3，然后把电势V3传送到IC内部电路11。无论把反馈电阻器R2的阻抗选择为r21到r2m中的哪个阻抗，在反相放大器电路10a正常操作的输入范围中，在虚接地节点N1处的电势V2总是保持在与偏置电势VC相同的电势，保护二极管D1将不会被导通。
在依据第三实施例的输入保护电路中，从上可知，在反相放大器电路10a正常操作的输入范围中，输入电流I100不会流入到保护二极管D1和D2中。因此，输入信号V1不会被保护二极管D1和D2的漏电流变形，因而允许输入信号V1以适当的状态被输入到IC内部电路11。
此外，依据第三实施例的输入保护电路能够依据输入信号V1的电平，将反相放大器电路10a的增益(电阻R1的阻抗与电阻R2的阻抗的比值)和偏置电势电平VC设置为任意恰当的值。这使得把每个电平的输入信号V1转换为能够在内部电路中被处理的信号V3、并且将信号V3传送到IC内部电路11成为可能，而没有受到半导体集成电路中的正电源电势电平VDD的限制，而且在半导体集成电路以外没有提供衰减器和电平变换电路。
当远远超过反相放大器10a的输入范围的过电压(冲击电压)被施加到输入端T1时，依据第三实施例的输入保护电路执行与第一实施例中相同的操作。
在向输入端T1施加远远大于正电源电势电平VDD的正电势的情况下，由这个过度的正电势生成的输入电流从输入端T1经由电阻R1和保护二极管D1流向正电源端T2，或者从输入端T1经由保护二极管D2流向负电源端T3(反向击穿电流)。因此，流入运算放大器OP和IC内部电路11的电流变得极其小，防止过电压被施加到运算放大器OP的输入部分，所以运算放大器OP的输入部分不会被这样过电压损害。
在向输入端T1施加远远小于负电源电势电平VSS的负电势的情况下，电流从负电源端T3经由保护二极管D2流到输入端T1，所以从运算放大器OP和IC内部电路11流到输入端T1的电流极其小。
从上可知，在第三实施例的输入保护电路中，当向输入端T 1施加过电压(冲击电压)时，保护二极管D1或者D2被导通。这能够防止过电流流入IC内部电路11和运算放大器OP，所以能够保护IC内部电路11和运算放大器OP免受静态损害。
此外，由于在第三实施例的输入保护电路中保护二极管D2被直接连接到输入端T1，所以能够使流经电阻R1的电流很小。因此有可能把在电阻R1两端施加的电压抑制为较低。这能够保护IC内部电路11和运算放大器OP免受静态损害，并且还能够防止输入电阻R1被过电压或者过电流损害。
依据第三实施例的输入保护电路，能够在制造半导体集成电路之后依据输入电压V1的范围设置适当的放大系数和偏置电势电平VC。这能够允许单个电路被用在具有不同输入信号范围(规格)的各式各样的应用中，因此有助于减少半导体集成电路的制造成本。
此外，在输入信号V1的范围随着时间推移显著地变化的应用中，总是能够通过依据在信号范围中的变化而将放大系数和偏置电势电平VC改变为适当的值，来确保有效的信号传送。这能够允许输入信号V1以正确的状态被有效地传送到IC内部电路11，同时防止IC内部电路11和运算放大器OP被过电压或者过电流损害。
(第四实施例)
依据第四实施例的输入保护电路被设计用于差分输入信号，而依据第一到第三实施例的输入保护电路被设计用于单端信号输入。
按照第一实施例，在依据第四实施例的输入保护电路中，在输入端和正负电源之间分别连接两个保护二极管，并且位于输入端和负电源之间的保护二极管直接连接到输入端。即，第四实施例用于第一实施例被适用到向其差分输入输入信号的差分反相放大器电路的情况。按照第二和第三实施例，位于输入端和负电源之间的保护二极管可以直接连接到输入端。
首先，将结合图16讨论第四实施例中的输入保护电路。图16是显示了依据第四实施例的输入保护电路的框图。如图16所示，输入保护电路包含差分反相放大器电路90和保护二极管D91、D92、D93和D94作为基本元件。
差分反相放大器电路90具有差分运算放大器OPD、共模反馈电路CMFB和电阻R91、R92、R93和R94。差分运算放大器OPD是一种众所周知的差分运算放大器，其放大施加到由符号“-”(负)指示的反相输入端和由符号“+”(正)指示的同相输入端的电势差，并且输出放大的电势。
共模反馈电路CMFB具有一种众所周知的类型，并且以这样一种方式调整差分运算放大器OPD的内部偏置电平，以便使差分运算放大器OPD的输出V3P和V3M的中间电势变得与偏置电势电平V3C相同。
电阻R91、R92、R93和R94是与第一到第三实施例中的电阻相似的普通电阻元件。同样地，保护二极管D91、D92、D93和D94是与第一到第三实施例中相似的普通保护二极管，并且能够通过使用MOS晶体管来构成。
如图16所示，保护二极管D91连接到正电源端T2和差分反相放大器电路90的虚接地节点N91。即，保护二极管D91连接到差分运算放大器OPD的反相输入端(-)。如图16所示，还以这样一种方式连接保护二极管D91以使其在从虚接地节点N91观察正电源端T2时被正向偏置。
保护二极管D92连接到负电源端T3和输入端T91。即，保护二极管D92连接到电阻R91。如图16所示，还以这样一种方式连接保护二极管D92以使其在从输入端T91观察负电源端T3时被反向偏置。信号输入端T91经由包含差分反相放大器电路90和保护二极管D91和D92的输入保护电路连接到IC内部电路91。
如图16所示，保护二极管D93连接到正电源端T2和差分反相放大器电路90的虚接地节点N92。即，保护二极管D93连接到差分运算放大器OPD的同相输入端(+)。如图16所示，还以这样一种方式连接保护二极管D93以使其在从虚接地节点N92观察正电源端T2时被正向偏置。
保护二极管D94连接到负电源端T3和输入端T92。即，保护二极管D94连接到电阻R93。如图16所示，还以这样一种方式连接保护二极管D94以使其在从输入端T92观察负电源端T3时被反向偏置。信号输入端T92经由包含差分反相放大器电路90和保护二极管D93和D94的输入保护电路连接到IC内部电路91。
下面参见图17，将讨论依据第四实施例的输入保护电路的操作。图17是说明了依据第四实施例的输入保护电路的输入信号的信号电平框图。
图17说明了在各个电势电平之间的关系，其中VDD是施加到正电源端T2的电势电平，VSS是施加到负电源端T3的电势电平，V1P和V1M是分别施加到输入端T91和T92的输入差分信号的电势电平(输入电势)，V3C是施加到共模反馈电路CMFB的电势电平，而V3P和V3M是分别输入到IC内部电路91的输入差分信号的电势电平。
通常，当运算放大器电路具有理想的特性时，在虚接地节点N91和N92处的电势电平V2P和V2M总是保持在相同的电势。此外，实际的差分运算放大器电路能够被假定为是其特性足够接近理想特性的元件。因此，在差分反相放大器电路90正常操作的范围中，在虚接地节点N91和N92处的电势电平V2P和V2M近似地保持在相同的电势，并且有可能认为V2P＝V2M。假定在图16的差分反相放大器电路90中，在虚接地节点N91和N92处的电势电平V2P和V2M的中间电势是V1C，并且电阻R91和R93的阻抗是r1，而且电阻R92和R94的阻抗是r2，则在虚接地节点处的电势V2C(＝V2P＝V2M)可以由下列等式2给出。
V2C＝(r1/(r1+r2))×(V1C-VC)+VC    (2)
参见图16，将对在向输入端T91和T92施加在差分反相放大器电路90正常操作的输入范围中的正常电势的情况下输入保护电路的操作给出描述。依据第四实施例的输入保护电路以与第一实施例中同样的方式进行操作。
施加到输入端T91和T92的输入信号V1P和V1M在差分反相放大器电路90中被转换为信号V3P和V3M，然后把信号V3P和V3M传送到IC内部电路91。此时，电阻R91和R93的阻抗r1能够被设置为大于电阻R92和R94的阻抗r2，而且差分反相放大器电路90中的放大增益能够被设置为等于或者小于1。在这种情况下，如图17所示，即使向输入端T91和T92施加了大于正电源电势电平VDD的输入信号电势V1P和V1M，也有可能通过衰减输入信号V1P和V1M以及在差分反相放大器电路90中变换它们的电平，把输入信号V1P和V1M转换为落在介于电源电势VDD和VSS的范围内的信号电势V3P和V3M，然后把信号V3P和V3M传送到IC内部电路91。由于在这时在虚接地节点N91和N92处的电势V2P和V2M保持在与由等式2决定的虚接地电势V2C相同的电势，如果已经设置了VSS＜VC(＝V2P＝V2M)＜VDD，则虚接地电势V2C防止向保护二极管D91和D93施加正向偏置电压，所以保护二极管D91和D93没有被导通。此外，除非输入电势V1P和V1M变得低于负电源电势电平VSS，否则保护二极管D92和D94将不会被导通。
在依据第四实施例的输入保护电路中，从上可知，在差分反相放大器电路90正常操作的输入范围中，输入电流不会流入到保护二极管D91、D92、D93和D94中。因此，输入信号V1不会被保护二极管D91、D92、D93和D94的漏电流变形，因而允许输入信号V1P和V1M以适当的状态被输入到IC内部电路91。
此外，依据第四实施例的输入保护电路能够依据输入信号V1P和V1M的电平，适当地设置差分反相放大器电路90的环路增益和在虚接地节点处的偏置电势电平V2C(＝V2P＝V2M)。这使得把每个电平的输入信号V1P和V1M转换为能够在内部电路中被处理的信号V3P和V3M、并且将信号V3P和V3M传送到IC内部电路91成为可能，而没有受到半导体集成电路中的正电源电势电平VDD的限制，而且在半导体集成电路以外没有提供衰减器和电平变换电路。
下面将对在其中向输入端T91和T92施加显著地超过差分反相放大器电路90的过电压(冲击电压)的情况下输入保护电路的操作给出描述。这种情况的例子是由于静电等向输入端T91和T92施加了显著超过差分反相放大器电路90的输入范围的过电压的情况。
在向输入端T91和T92施加远远大于正电源电势VDD的正电势的情况下，由远远大于正电源电势VDD的正输入电势生成的电流从输入端T91和T92经由保护二极管D91和D93流到正电源端T2。如果施加到保护二极管D92和D94的电压高于反向击穿电压(其通常大约为几十伏电压值)，则电流(保护二极管D92的反向击穿电流)从输入端T91和T92经由保护二极管D92和D94流向负电源端T3。从上可知，从差分运算放大器OPD和IC内部电路91流出的电流变得极其小，所以没有过电压被施加到差分运算放大器OPD的输入部分，因此防止差分运算放大器OPD的输入部分被这样的过电压损害。
当向输入端T91和T93施加远远低于负电源电势VSS的负电势时，电流从负电源端T3经由保护二极管D92和D94流到输入端T91和T92。因此，从差分运算放大器OPD和IC内部电路91流出的电流变得极其小，所以没有过电压被施加到差分运算放大器OPD的输入部分。这防止差分运算放大器OPD被这样的过电压损害。
从上可知，在第四实施例的输入保护电路中，当向输入端T91和T92施加过电压(冲击电压)时，保护二极管D91、D92、D93和D94被导通。这能够防止过电流流入IC内部电路91和差分运算放大器OPD，所以能够保护IC内部电路91和差分运算放大器OPD免受静态损害。
此外，在第四实施例的输入保护电路中，由于保护二极管D92和D94分别直接连接到输入端T91和T92，所以使流经电阻R91和R92的电流很小。因此有可能把在电阻R91和R92两端施加的电压抑制为较低。这能够保护IC内部电路91和差分运算放大器OPD免受静态损害，并且还能够防止输入电阻R91和R92被过电压或者过电流损害。
如上所述，依据第四实施例的输入保护电路，当施加到输入端T91和T92的输入信号V1P和V1M的电势电平可能比正电源电势电平VDD高但是没有变得比负电源电势电平VSS低时，如图17所示，输入信号V1P和V1M能够以适当的状态被传送到IC内部电路91而没有变形。当向输入端T91和T92施加过电压(冲击电压)时，保护二极管D91和D93或者保护二极管D92和D94被导通，以防止IC内部电路91、差分运算放大器OPD和输入电阻R91或者R93被过电压或者过电流损害。
此外，在第四实施例的输入保护电路中，由于在虚接地节点N91和N92处的电势V2P和V2M总是保持在稳定电势V2C，所以输入阻抗能够仅仅由电阻R91或者R93的阻抗r1确定。这能够确保半导体集成电路的高效设计。
依据第四实施例的输入保护电路能够通过使用差分反相放大器电路90调整相对于差分输入信号的信号。因此，调整相对于差分输入信号的信号和保护IC内部电路91免受静态损害是可能的。因此，输入保护电路能够以无变形的和适当的状态把输入信号输入到IC内部电路91，同时保护IC内部电路91免受静态损害并增加输入信号的放大系数。
本发明不局限于第一到第四实施例，而是可以被适用于保护各种半导体集成电路免受静态损害。在第四实施例中，第二实施例被适用于其反馈电阻为可变电阻而且其偏置电势可变的反相放大器电路，而在第五实施例中，第一实施例被适用于反相放大器电路。然而本发明不局限于那些应用，而是能够被适用于需要被保护免受静态损害的任何内部电路。依据本发明的输入保护电路能够保护内部电路免受静态损害，并且在以适当状态保持输入信号的同时将输入信号输入到内部电路。
尽管已经就使用反相放大器电路的情况给出了这些实施例的上述说明，但是本发明中的输入保护电路不局限于反相放大器电路，而是可以适用于同相放大器电路、加法器电路、差分电路、积分器电路等等，本发明的实施例中的输入保护电路能够保护在反相放大器电路10中的电阻(电阻R1、R91或者R93)免受静态损害，而且本发明中的输入保护电路还能够保护除电阻之外的其它各种元件，诸如电容元件、在输入保护电路的前一级的电路。因此，本发明中的输入保护电路不仅能够保护内部电路而且还能够保护在前的电路或元件免受静态损害。
简而言之，本发明能够提供输入保护电路，其以适当的状态保持输入信号的波形同时防止静态损害，并且还防止输入电阻被静态地损害。

Claims (6)

1.一种用于从源于静电等的过量信号中保护内部电路的输入保护电路，包括：
输入信号转换部分，其至少具有输入电阻、反馈电阻、和运算放大器，并且以使输入信号的电势处于输入范围或者可输入到所述内部电路的信号电势范围中的方式，转换从输入端输入的所述输入信号的所述电势；
第一保护部分，连接到在所述输入电阻和所述运算放大器之间的虚接地节点和第一电源电势，用于当所述输入信号的所述电势大大地超过在所述第一电源电势端的所述输入范围时，通过允许所述输入信号的输入电流流向所述第一电源电势，来保护所述内部电路；以及
第二保护部分，连接到在所述输入端和所述输入电阻之间的任意点和第二电源电势，用于当所述输入信号的所述电势大大地超过在第二电源电势端的所述输入范围时，通过允许所述输入电流从所述第二电源电势流向所述输入端，来保护所述内部电路。
2.一种用于从源于静电等的过量信号中保护内部电路的输入保护电路，包括：
输入信号转换部分，其至少具有输入电阻、反馈电阻、和运算放大器，并且以使输入信号的电势处于输入范围或者可输入到所述内部电路的信号电势范围中的方式，转换从输入端输入的所述输入信号的所述电势；
第一保护部分，连接到在所述输入端和所述输入电阻之间的任意点和第一电源电势，用于当所述输入信号的所述电势大大地超过在所述第一电源电势端的所述输入范围时，通过允许所述输入信号的输入电流流向所述第一电源电势，来保护所述内部电路；以及
第二保护部分，连接到在所述输入电阻和所述运算放大器之间的虚接地节点和第二电源电势，用于当所述输入信号的所述电势大大地超过在第二电源电势端的所述输入范围时，通过允许所述输入电流从所述第二电源电势流向所述输入端，来保护所述内部电路。
3.如权利要求1或2所述的输入保护电路，其中，当所述输入信号的所述电势超过所述第一电源电势或者所述第二电源电势时，所述输入信号转换部分以使所述输入信号的所述电势处于所述输入范围中的方式，转换从所述输入端输入的所述输入信号的所述电势。
4.如权利要求1或2所述的输入保护电路，其中，所述运算放大器通过改变偏置电势来改变在所述虚接地节点处的电势，以便以使已经超过所述输入范围的所述输入信号的所述电势处于所述输入范围中的方式，转换从所述输入端输入的所述输入信号的所述电势。
5.如权利要求1或2所述的输入保护电路，其中，所述反馈电阻具有多个电阻和用于切换所述多个电阻的连接的开关。
6.如权利要求1或2所述的输入保护电路，其中，所述运算放大器是差分运算放大器，其中所述输入信号差分输入到该差分运算放大器。
CNB031524931A 2002-08-02 2003-08-01 输入保护电路 Expired - Fee Related CN1284237C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002225848A JP4015903B2 (ja) 2002-08-02 2002-08-02 入力保護回路
JP225848/2002 2002-08-02

Publications (2)

Publication Number Publication Date
CN1484307A true CN1484307A (zh) 2004-03-24
CN1284237C CN1284237C (zh) 2006-11-08

Family

ID=30112991

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031524931A Expired - Fee Related CN1284237C (zh) 2002-08-02 2003-08-01 输入保护电路

Country Status (5)

Country Link
US (1) US7233466B2 (zh)
EP (1) EP1387493A3 (zh)
JP (1) JP4015903B2 (zh)
KR (1) KR100630648B1 (zh)
CN (1) CN1284237C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937917A (zh) * 2010-08-31 2011-01-05 北京时代民芯科技有限公司 一种集成电路中静电放电防护结构
TWI395406B (zh) * 2009-02-13 2013-05-01 Standard Microsyst Smc 用於非常低功率系統的電力開啟控制
CN107820676A (zh) * 2015-06-25 2018-03-20 高准公司 用于模拟光耦合器的输入保护电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288993B2 (en) 2005-01-25 2007-10-30 Analog Devices, Inc. Small signal amplifier with large signal output boost stage
JP2006332144A (ja) * 2005-05-24 2006-12-07 Pioneer Electronic Corp 集積回路
US7561391B2 (en) * 2005-12-20 2009-07-14 International Rectifier Corporation Input voltage sensing circuit
KR100895431B1 (ko) 2006-06-30 2009-05-07 주식회사 하이닉스반도체 정전기 방전 보호 장치
JP4692633B2 (ja) * 2006-11-02 2011-06-01 株式会社島津製作所 高速アナログ信号の入力保護回路及び飛行時間型質量分析装置
JP2008227369A (ja) * 2007-03-15 2008-09-25 Asahi Kasei Electronics Co Ltd 静電破壊保護回路
JP2009010293A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 保護回路、発振回路、及び半導体集積回路
US7777998B2 (en) * 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
TW200929122A (en) * 2007-12-24 2009-07-01 Raydium Semiconductor Corp Integrated controlling chip
EP2410566A1 (en) * 2010-07-22 2012-01-25 Nxp B.V. An integrated circuit, comprising ESD circuitry for protecting a terminal of the integrated circuit
CN103973236B (zh) * 2013-01-28 2018-03-30 北京大学 输入保护电路
KR102051681B1 (ko) * 2013-02-20 2019-12-03 진옥상 가상접지회로
US8717070B1 (en) * 2013-03-12 2014-05-06 Cypress Semiconductor Corporation Multifunctional configurable analog circuit block, methods, and integrated circuit devices having the same
US9659924B2 (en) * 2014-05-25 2017-05-23 Mediatek Inc. Signal receiving circuit and signal transceiving circuit
US11569808B2 (en) * 2020-11-02 2023-01-31 Texas Instruments Incorporated Wide high voltage swing input comparator stage with matching overdrive

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645067A (en) 1979-09-21 1981-04-24 Hitachi Ltd Integrated circuit device
JPS59186411A (ja) * 1983-04-08 1984-10-23 Hitachi Ltd 可変利得増幅回路
JPS6119163A (ja) 1984-07-05 1986-01-28 Matsushita Electric Ind Co Ltd 半導体集積回路
JPS61119073A (ja) 1984-11-15 1986-06-06 Nec Corp 集積回路
JPS63191653A (ja) 1987-02-04 1988-08-09 Matsushita Electric Ind Co Ltd 印字装置
US5107146A (en) 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture
JP2757701B2 (ja) 1992-08-27 1998-05-25 ヤマハ株式会社 Ｌｓｉチップ等の静電破壊防止回路
JP3573849B2 (ja) * 1995-11-10 2004-10-06 富士通株式会社 増幅回路
US5764464A (en) * 1995-11-17 1998-06-09 Burr-Brown Corporation Low input bias current circuit
US5973897A (en) * 1997-07-09 1999-10-26 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit with reduced node capacitance
US6038116A (en) * 1998-05-08 2000-03-14 Cirrus Logic, Inc. High voltage input pad system
JP2000022077A (ja) 1998-06-30 2000-01-21 Fujitsu Ten Ltd 半導体集積回路
KR100425829B1 (ko) 1999-12-28 2004-04-03 주식회사 하이닉스반도체 정전기방전 보호소자
JP3386042B2 (ja) * 2000-08-02 2003-03-10 日本電気株式会社 半導体装置
JP2002151652A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd 半導体集積回路装置
DE10241086B4 (de) * 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
JP3991772B2 (ja) 2001-09-06 2007-10-17 富士電機デバイステクノロジー株式会社 複合集積半導体装置
US7167655B2 (en) * 2002-03-04 2007-01-23 Exfo Electro-Optical Engineering Inc. Measurement system for wide dynamic range optical power meter
US6882224B1 (en) * 2003-04-03 2005-04-19 Xilinx, Inc. Self-biasing for common gate amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395406B (zh) * 2009-02-13 2013-05-01 Standard Microsyst Smc 用於非常低功率系統的電力開啟控制
CN101937917A (zh) * 2010-08-31 2011-01-05 北京时代民芯科技有限公司 一种集成电路中静电放电防护结构
CN101937917B (zh) * 2010-08-31 2012-02-22 北京时代民芯科技有限公司 一种集成电路中静电放电防护结构
CN107820676A (zh) * 2015-06-25 2018-03-20 高准公司 用于模拟光耦合器的输入保护电路

Also Published As

Publication number Publication date
US20040021999A1 (en) 2004-02-05
CN1284237C (zh) 2006-11-08
EP1387493A2 (en) 2004-02-04
JP4015903B2 (ja) 2007-11-28
US7233466B2 (en) 2007-06-19
EP1387493A3 (en) 2006-12-20
KR100630648B1 (ko) 2006-10-02
JP2004071681A (ja) 2004-03-04
KR20040012608A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
CN1284237C (zh) 输入保护电路
CN1181548C (zh) 半导体集成电路
CN1658388A (zh) 静电放电保护电路
CN1212672C (zh) 高衬底触发效应的静电放电保护元件结构及其应用电路
CN1414678A (zh) 使用基体触发硅控整流器的静电放电防护电路
CN1053067C (zh) 互补金属氧化物半导体集成电路的静电放电防护电路
US20170170167A1 (en) Electrostatic discharge protection device capable of adjusting holding voltage
CN101034884A (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
CN1755930A (zh) 静电防护电路
CN1551447A (zh) 闸极偏压可调式的静电放电防护电路
CN1674275A (zh) 具有将可控硅用作保护元件的静电保护电路的半导体装置
CN101030575A (zh) 半导体集成电路装置
CN1933154A (zh) 半导体电路、倒相器电路以及半导体设备
CN1829411A (zh) 静电放电电路
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN1581481A (zh) 具有控制电路的esd保护电路
CN1269213C (zh) 标准格子型半导体集成电路器件
CN1855724A (zh) 缓冲电路
CN1178299C (zh) 半导体集成电路系统
CN2743976Y (zh) 静电放电保护电路
KR20190098322A (ko) 정전기 방전 보호 장치
CN1130020C (zh) 静电保护电路
CN1838413A (zh) 半导体集成电路
CN1538519A (zh) 具有保护内部电路的保护电路的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061108

Termination date: 20140801

EXPY Termination of patent right or utility model