JP2009010293A - 保護回路、発振回路、及び半導体集積回路 - Google Patents
保護回路、発振回路、及び半導体集積回路 Download PDFInfo
- Publication number
- JP2009010293A JP2009010293A JP2007172510A JP2007172510A JP2009010293A JP 2009010293 A JP2009010293 A JP 2009010293A JP 2007172510 A JP2007172510 A JP 2007172510A JP 2007172510 A JP2007172510 A JP 2007172510A JP 2009010293 A JP2009010293 A JP 2009010293A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- protection circuit
- circuit
- pmos transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】静電破壊耐性が高く、且つ、放電性能が優れた保護回路を提供する。
【解決手段】本発明の保護回路は、ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線4に接続されたPMOSトランジスタP1と、ゲートとソースとバックゲートが外部端子1に接続され、ドレインが接地線5に接続されたPMOSトランジスタP2とを備えている。
【選択図】図5
【解決手段】本発明の保護回路は、ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線4に接続されたPMOSトランジスタP1と、ゲートとソースとバックゲートが外部端子1に接続され、ドレインが接地線5に接続されたPMOSトランジスタP2とを備えている。
【選択図】図5
Description
本発明は、保護回路、それを内蔵する半導体集積回路、及びその半導体集積回路を用いる発振回路に関する。
静電破壊を防ぐために、半導体集積回路の外部端子には保護回路が接続されることが一般的である。半導体集積回路の外部端子(典型的には、ボンディングパッド)に静電サージが印加されると、内部回路の半導体素子の特性が劣化したり、pn接合や酸化膜が破壊されたりすることがある。保護回路は、外部端子に印加された静電サージを電源線や接地線に逃がし、静電破壊を有効に防ぐ。
保護回路の公知の回路構成の一つは、特開平10−340996号公報に開示されているように、外部端子と電源線の間、及び、外部端子と接地線の間の両方にPMOSトランジスタを接続する構成である。PMOSトランジスタは、NMOSトランジスタと比較して静電破壊に対して強いことから、保護回路にPMOSトランジスタのみを使用することは、静電破壊耐性を強くするために有用である。
図1Aは、このような保護回路を備えた半導体集積回路の構成を示す回路図である。図1Aの半導体集積回路は、外部端子1と、信号線3を介して外部端子1に接続された内部回路2と、保護回路110とを備えている。保護回路10は、信号線3と(電源レベルVDDを有する)電源線4の間に接続されたPMOSトランジスタP1と、信号線3と(接地レベルGNDを有する)接地線5の間に接続されたPMOSトランジスタP2とで構成される。PMOSトランジスタP1は、ゲートとソースとバックゲート(Nウェル)が電源線4に接続され、ドレインが信号線3に接続されている。一方、PMOSトランジスタP2は、ゲートとソースと信号線3に接続され、バックゲートが電源線4に接続され、ドレインが接地線5に接続されている。PMOSトランジスタP2のバックゲート(Nウェル)が電源線4に接続されていることに留意されたい。
図1Bは、保護回路のより具体的な構成を示す断面図である。PMOSトランジスタP1、P2は、それぞれ、P型基板11に設けられたNウェル12、13に設けられている。詳細には、PMOSトランジスタP1のソース14、ドレイン15がNウェル12に形成されており、更に、ゲート電極16が、ゲート酸化膜を挟んでNウェル12に対向するように形成されている。同様に、PMOSトランジスタP1のソース17、ドレイン18がNウェル13に形成されており、更に、ゲート電極19が、ゲート酸化膜を挟んでNウェル13に対向するように形成されている。Nウェル12、13には、更に、PMOSトランジスタP1、P2のバックゲート電圧を供給するために、N型不純物が高濃度にドープされたN+拡散層21、22が形成されている。
PMOSトランジスタP1のソース14、ゲート電極16及びN+拡散層21は、配線層23を介して電源線4に接続されている。PMOSトランジスタP1のドレイン15、並びにPMOSトランジスタP2のソース17及びゲート電極19は、配線層24を介して外部端子1に接続された信号線3に接続され、PMOSトランジスタP2のドレイン18は、配線層25を介して接地線5に接続されている。加えて、N+拡散層22は、配線層26を介して電源線4に接続されている。N+拡散層22が電源線4に接続されることは、PMOSトランジスタP2のバックゲートが電源線4に接続されることと等価である。
図1A、図1Bに示された従来の保護回路は、以下のように動作する。
まず、図2A、図2Bを参照して、電源線4に対して正極性又は負極性のサージが外部端子1に印加された場合について説明する。電源線4に対して正極性のサージが外部端子1に印加された場合(図2Aの実線)、PMOSトランジスタP1のドレイン15とNウェル12との間に形成される順方向のpn接合がターンオンして放電電流が流れ、これにより、内部回路2が保護される。
まず、図2A、図2Bを参照して、電源線4に対して正極性又は負極性のサージが外部端子1に印加された場合について説明する。電源線4に対して正極性のサージが外部端子1に印加された場合(図2Aの実線)、PMOSトランジスタP1のドレイン15とNウェル12との間に形成される順方向のpn接合がターンオンして放電電流が流れ、これにより、内部回路2が保護される。
一方、電源線4に対して負極性のサージが外部端子1に印加された場合、PMOSトランジスタP1のスナップバック動作、即ち、ソース14、Nウェル12、ドレイン15で構成される寄生バイポーラトランジスタTr1の動作によって放電電流が流される。ソース14、Nウェル12、ドレイン15は、それぞれ、寄生バイポーラトランジスタTr1のエミッタ、ベース、コレクタとして機能することに留意されたい。外部端子1に、電源線4に対して負極性のサージが印加されると、Nウェル12とドレイン15の間のpn接合が逆方向バイアスされてブレークダウンし、基板電流がNウェル12に流れる。基板電流が流れると、Nウェル12の寄生抵抗R1における電圧降下によって寄生バイポーラトランジスタのベースとして機能するNウェル12の電位が下がる。このため、寄生バイポーラトランジスタがオンして、放電電流が電源線4から外部端子1に流れ、内部回路2が保護される。
続いて、図3A、図3Bを参照して、接地線5に対して正極性又は負極性のサージが外部端子1に印加された場合について説明する。外部端子1に、接地線5に対して正極性のサージが印加された場合、PMOSトランジスタP1のスナップバック動作、即ち、ソース17、Nウェル13、ドレイン18で構成される寄生バイポーラトランジスタTr2の動作によって放電電流が流される。詳細には、外部端子1に、接地線5に対して正極性のサージが印加されると、Nウェル13とドレイン18の間のpn接合がブレークダウンして基板電流がNウェル13に流れる。基板電流が流れると、Nウェル13の寄生抵抗R2における電圧降下によって寄生バイポーラトランジスタTr2のベースとして機能するNウェル13の電位が下がる。このため、寄生バイポーラトランジスタTr2がオンして、放電電流が外部端子1から接地線5に流れ、内部回路2が保護される。
一方、接地線5に対して負極性のサージが外部端子1に印加された場合には、放電電流がNウェル12を介して一旦電源線4に流れ込み、更に、PMOSトランジスタP1がスナップバック動作を行うことによって放電電流が流される。詳細には、サージが印加されると、ドレイン18及びNウェル13の間に形成される順方向のpn接合がターンオンし、放電電流が、一旦、接地線5から電源線4に流れ込む。電源線4に流れ込んだ放電電流は、PMOSトランジスタP1のNウェル12に流れ込む。Nウェル12に放電電流が流れると、Nウェル12の寄生抵抗R1における電圧降下によって寄生バイポーラトランジスタTr1のベースとして機能するNウェル12の電位が下がる。このため、寄生バイポーラトランジスタTr1がオンして、放電電流が電源線4から外部端子1に流れ、内部回路2が保護される。
特開平10−340996号公報
しかしながら、図1A、図1Bの構成の保護回路には、外部端子1に接地線5に対して負極性のサージが印加された場合の静電保護が充分でないという問題がある。外部端子1に接地線5に対して負極性のサージが印加された場合には、ドレイン18及びNウェル13の間に形成されるpn接合に順方向バイアスを加えて導通させ、更に、寄生バイポーラトランジスタTr1を動作させるという2段階の動作が必要である。このため、図1A、図1Bの構成では、保護回路が動作しにくく、充分な静電保護が提供できないことがある。最新のプロセスで形成された半導体集積回路では、ゲート酸化膜の薄膜化によってゲート破壊電圧が下がっているため、静電保護が不充分であることは問題である。
加えて、図1A、図1Bの構成の保護回路には、固体振動子(例えば、水晶振動子やセラミック振動子)を用いる発振回路に適用することは不向きであるという問題がある。これは、図1A、図1Bの構成の保護回路を、固体振動子を用いる発振回路に適用した場合には、PMOSトランジスタP1、P2を流れるリーク電流の大きさがアンバランスになるからである。
図4は、図1A、図1Bの構成の保護回路を適用した発振回路の構成の例を示す回路図である。図4の発振回路は、半導体集積回路50と、固体振動子60と、キャパシタ70、80とを備えている。固体振動子60は、半導体集積回路50の外部入力端子1Aと外部出力端子1Bとの間に接続されている。固体振動子60としては、水晶振動子又はセラミック振動子が用いられる。キャパシタ70は、外部入力端子1Aと接地端子の間に接続され、キャパシタ80は、外部出力端子1Bと接地端子の間に接続されている。半導体集積回路50は、図1A、図1Bの構成の保護回路110A、110Bと、インバータ増幅器20と、帰還抵抗30とを備えている。インバータ増幅器20は、PMOSトランジスタP3とNMOSトランジスタN3とで構成されており、インバータ増幅器20の入力は信号線3Aを介して外部入力端子1Aに接続され、出力は信号線3Bを介して外部出力端子1Bに接続される。帰還抵抗30は、外部入力端子1Aと外部出力端子1Bとの間に接続される。保護回路110AのPMOSトランジスタP1は、電源線4Aと信号線3Aの間に接続され、保護回路110BのPMOSトランジスタP2は、接地線5Aと信号線3Aの間に接続される。同様に、保護回路110BのPMOSトランジスタP1は、電源線4Bと信号線3Bの間に接続され、保護回路110BのPMOSトランジスタP2は、接地線5Bと信号線3Bの間に接続される。インバータ増幅器20が活性化されて発振回路の動作が開始されると、図4の発振回路は、理想的には、VDD/2を中心として振動する正弦波電圧を生成する。
図4の構成では、電源線4A、4BからNウェル12に抜けるリーク電流経路PA、PBが存在していることにより、PMOSトランジスタP1に流れるリーク電流I1とPMOSトランジスタP2を流れるリーク電流I2とがアンバランスになる。リーク電流I1、I2がアンバランスになると、インバータ増幅器20の入力の電圧レベルがシフトしてしまい、更に、帰還抵抗30を介してその差分電流IDIFFが流れる。このため、インバータ増幅器20の入力と出力の間に電位差が生じ、インバータ増幅器20のバイアスレベルがシフトしてしまう。これは、インバータ増幅器20の利得の不足を招き、発振不良や出力波形の歪みを発生させる可能性がある。
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
本発明の一の観点において、本発明の保護回路は、ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線(4)に接続された第1PMOSトランジスタ(P1)と、ゲートとソースとバックゲートが前記外部端子(1)に接続され、ドレインが接地線(5)に接続された第2PMOSトランジスタ(P2)とを備えている。このような構成の保護回路は、PMOSトランジスタで構成されているために静電破壊耐性が高い。加えて、本発明の保護回路は、接地線(5)に対して負極性のサージが外部端子に印加されたとき場合に放電電流が流れる経路が短く、放電性能に優れている。
本発明の保護回路は、固体振動子を用いる発振回路に適用された場合でも、第1PMOSトランジスタ(P1)及び第2PMOSトランジスタ(P2)を流れるリーク電流のアンバランスが小さく、発振回路に特に好適に使用される。
本発明によれば、静電破壊耐性が高く、且つ、放電性能が優れた保護回路が提供される。加えて、本発明の保護回路は、固体振動子を用いる発振回路に適用された場合でも、電源線から外部端子に接続された信号線に流れるリーク電流と、外部端子に接続された信号線から接地線に流れるリーク電流のアンバランスが小さく、発振回路に特に好適である。
図5は、本発明の一実施形態における半導体集積回路の構成を示す回路図である。当該半導体集積回路は、外部端子1と、信号線3を介して外部端子1に接続された内部回路2と、保護回路10とを備えている。保護回路10は、信号線3と(電源レベルVDDを有する)電源線4の間に接続されたPMOSトランジスタP1と、信号線3と(接地レベルGNDを有する)接地線5の間に接続されたPMOSトランジスタP2とで構成される。
本実施形態の保護回路10の構成は、PMOSトランジスタP2のバックゲートが、電源線4ではなく外部端子1に接続された信号線3に接続されている点で、図1Aに図示された保護回路110と相違している。保護回路10の他の構成は、図1Aに図示された保護回路110と同じである。後述されるように、PMOSトランジスタP2のバックゲートが信号線3に接続されることは、静電保護性能の向上に有効であり、また、PMOSトランジスタP1、P2のリーク電流のアンバランスの解消に有効である。
続いて、本実施形態の保護回路10の動作を説明する。
電源線4に対して正極性又は負極性のサージが外部端子1に印加された場合の動作は、本実施形態の保護回路10と図1A、図1Bに図示された保護回路110とで同じである。図6A、図6Bを参照して、電源線4に対して正極性のサージが外部端子1に印加された場合には、PMOSトランジスタP1のドレイン15とNウェル12との間に形成される順方向のpn接合がターンオンして放電電流が流れ、これにより、内部回路2が保護される。一方、外部端子1に、電源線4に対して負極性のサージが印加された場合、PMOSトランジスタP1のスナップバック動作、即ち、ソース14、Nウェル12、ドレイン15で構成される寄生バイポーラトランジスタTr1の動作によって放電電流が流される。
電源線4に対して正極性又は負極性のサージが外部端子1に印加された場合の動作は、本実施形態の保護回路10と図1A、図1Bに図示された保護回路110とで同じである。図6A、図6Bを参照して、電源線4に対して正極性のサージが外部端子1に印加された場合には、PMOSトランジスタP1のドレイン15とNウェル12との間に形成される順方向のpn接合がターンオンして放電電流が流れ、これにより、内部回路2が保護される。一方、外部端子1に、電源線4に対して負極性のサージが印加された場合、PMOSトランジスタP1のスナップバック動作、即ち、ソース14、Nウェル12、ドレイン15で構成される寄生バイポーラトランジスタTr1の動作によって放電電流が流される。
また、図7A、図7Bに示されているように、接地線5に対して正極性のサージが外部端子1に印加された場合の動作も、本実施形態の保護回路10と図1A、図1Bに図示された保護回路110とで同じである。接地線5に対して正極性のサージが外部端子1に印加されると、Nウェル13とドレイン18の間のpn接合がブレークダウンして基板電流がNウェル13に流れる。基板電流が流れると、Nウェル13の寄生抵抗R2における電圧降下によって寄生バイポーラトランジスタTr2のベースとして機能するNウェル13の電位が下がる。このため、寄生バイポーラトランジスタTr2がオンして、放電電流が外部端子1から接地線5に流れ、内部回路2が保護される。
一方、接地線5に対して負極性のサージが外部端子1に印加された場合の動作は、本実施形態の保護回路10と図1A、図1Bに図示された保護回路110とで異なっている。図7A、図7Bに示されているように、本実施形態の保護回路10では、接地線5に対して負極性のサージが外部端子1に印加されると、PMOSトランジスタP2のドレイン18とNウェル13との間に形成される順方向のpn接合がターンオンして、接地線5から外部端子1に放電電流が流れ、これにより、内部回路2が保護される。
このような動作は、放電電流が流れる経路を簡素化し、静電保護性能を有効に向上させる。上述のように、図1A、図1Bに図示された保護回路110では、放電電流を流すためには、ドレイン18及びNウェル13の間に形成される順方向のpn接合をターンオンさせ、更に、寄生バイポーラトランジスタTr1をターンオンさせるという2段階の動作が必要である。一方、本実施形態の保護回路10では、ドレイン18とNウェル13との間に形成される順方向のpn接合をターンオンさせる1段階の動作だけで放電電流が流すことができ、静電保護性能が高い。
加えて、本実施形態の保護回路10は、固体振動子(例えば、水晶振動子やセラミック振動子)を用いる発振回路に適用した場合に、PMOSトランジスタP1、P2を流れるリーク電流のアンバランスが少ないという利点がある。図8は、本実施形態の構成の保護回路を適用した発振回路の構成の例を示す回路図である。図8の発振回路の構成は、保護回路110A、110Bの代わりに、図5の構成の保護回路10A、10Bが使用されている点以外は、図4の発振回路の構成と同様である。インバータ増幅器20が活性化されて発振回路の動作が開始されると、図8の発振回路は、理想的には、VDD/2を中心として振動する正弦波電圧を生成する。
本実施形態の保護回路10A、10Bの構成によれば、PMOSトランジスタP1、P2を流れるリーク電流I1、I2のアンバランスが少ない。なぜなら、VDD/2を中心として振動する正弦波電圧が外部入力端子1Aに入力され、又は外部出力端子1Bから出力された場合には、ドレイン−ソース間電圧、ゲート−ソース間電圧、及びバックゲート−ソース間電圧のいずれもが、PMOSトランジスタP1とPMOSトランジスタP2とで概ね同じであるからである。したがって、帰還抵抗30を介して流れる差分電流IDIFFを小さくする(理想的にはゼロ)にすることができる。このため、インバータ増幅器20の入力と出力の間の電位差が低減され、インバータ増幅器20のバイアスレベルのシフトが有効に抑制される。これは、図8の発振回路を安定して動作させるために有効である。
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上述の実施形態に限定して解釈されてはならない。特に、本実施形態の保護回路は、信号が入力される外部端子、信号が外部に出力される外部端子、信号の入力、出力の両方が行われる外部端子のいずれにも適用可能であることに留意されたい。図9Aは、本実施形態の保護回路が、信号が入力される外部端子1に適用された構成を示しており、この場合、外部端子1が入力回路2Aの入力に接続される。図9Bは、本実施形態の保護回路が、信号が出力される外部端子1に適用された構成を示しており、この場合、外部端子1が出力回路2Bの出力に接続される。図9Cは、本実施形態の保護回路が、信号の入力、出力の両方が行われる外部端子1に適用された構成を示しており、この場合、外部端子1は、入力回路2Aの入力及び出力回路2Bの出力に接続される。
1:外部端子
1A:外部入力端子
1B:外部出力端子
2:内部回路
2A:入力回路
2B:出力回路
3、3A、3B:信号線
4、4A、4B:電源線
5、5A、5B:接地線
10、10A、10B:保護回路
20:インバータ増幅器
30:帰還抵抗
50:半導体集積回路
60:固体振動子
70、80:キャパシタ
110、110A、110B:保護回路
P1、P2、P3:PMOSトランジスタ
N3:NMOSトランジスタ
1A:外部入力端子
1B:外部出力端子
2:内部回路
2A:入力回路
2B:出力回路
3、3A、3B:信号線
4、4A、4B:電源線
5、5A、5B:接地線
10、10A、10B:保護回路
20:インバータ増幅器
30:帰還抵抗
50:半導体集積回路
60:固体振動子
70、80:キャパシタ
110、110A、110B:保護回路
P1、P2、P3:PMOSトランジスタ
N3:NMOSトランジスタ
Claims (3)
- ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線に接続された第1PMOSトランジスタと、
ゲートとソースとバックゲートが前記外部端子に接続され、ドレインが接地線に接続された第2PMOSトランジスタ
とを備える
保護回路。 - 第1及び第2外部端子とを備える半導体集積回路と、
前記第1及び第2外部端子の間に接続された固体振動子と、
前記第1外部端子と接地端子の間に接続された第1容量素子と、
前記第2外部端子と接地端子の間に接続された第2容量素子
とを具備し、
前記半導体集積回路は、更に、
入力が前記第1外部端子に接続され、出力が前記第2外部端子に接続されたインバータと、
前記インバータの前記出力と前記入力との間に接続された抵抗素子と、
第1保護回路と、
第2保護回路
とを備え、
前記第1保護回路は、ドレインが前記第1外部端子に接続され、ゲートとソースとバックゲートが電源線に接続された第1PMOSトランジスタと、
ゲートとソースとバックゲートが前記第1外部端子に接続され、ドレインが接地線に接続された第2PMOSトランジスタ
とを含み、
前記第2保護回路は、ドレインが前記第2外部端子に接続され、ゲートとソースとバックゲートが電源線に接続された第3PMOSトランジスタと、
ゲートとソースとバックゲートが前記第2外部端子に接続され、ドレインが接地線に接続された第4PMOSトランジスタ
とを含む
発振回路。 - 第1及び第2外部端子と、
入力が前記第1外部端子に接続され、出力が前記第2外部端子に接続されたインバータと、
前記インバータの前記出力と前記入力との間に接続された抵抗素子と、
第1保護回路と、
第2保護回路
とを具備し、
前記第1保護回路は、ドレインが前記第1外部端子に接続され、ゲートとソースとバックゲートが電源線に接続された第1PMOSトランジスタと、
ゲートとソースとバックゲートが前記第1外部端子に接続され、ドレインが接地線に接続された第2PMOSトランジスタ
とを備える、
前記第2保護回路は、ドレインが前記第2外部端子に接続され、ゲートとソースとバックゲートが電源線に接続された第3PMOSトランジスタと、
ゲートとソースとバックゲートが前記第2外部端子に接続され、ドレインが接地線に接続された第4PMOSトランジスタ
とを備える
半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172510A JP2009010293A (ja) | 2007-06-29 | 2007-06-29 | 保護回路、発振回路、及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172510A JP2009010293A (ja) | 2007-06-29 | 2007-06-29 | 保護回路、発振回路、及び半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010293A true JP2009010293A (ja) | 2009-01-15 |
Family
ID=40325063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007172510A Pending JP2009010293A (ja) | 2007-06-29 | 2007-06-29 | 保護回路、発振回路、及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009010293A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014036186A (ja) * | 2012-08-10 | 2014-02-24 | Tokai Rika Co Ltd | Esd保護素子構造 |
JP2015032767A (ja) * | 2013-08-06 | 2015-02-16 | 株式会社日立製作所 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214905A (ja) * | 1997-01-29 | 1998-08-11 | New Japan Radio Co Ltd | 信号入力回路 |
JP2004071681A (ja) * | 2002-08-02 | 2004-03-04 | Nec Electronics Corp | 入力保護回路 |
JP2005252984A (ja) * | 2004-03-08 | 2005-09-15 | New Japan Radio Co Ltd | 水晶発振回路 |
-
2007
- 2007-06-29 JP JP2007172510A patent/JP2009010293A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214905A (ja) * | 1997-01-29 | 1998-08-11 | New Japan Radio Co Ltd | 信号入力回路 |
JP2004071681A (ja) * | 2002-08-02 | 2004-03-04 | Nec Electronics Corp | 入力保護回路 |
JP2005252984A (ja) * | 2004-03-08 | 2005-09-15 | New Japan Radio Co Ltd | 水晶発振回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014036186A (ja) * | 2012-08-10 | 2014-02-24 | Tokai Rika Co Ltd | Esd保護素子構造 |
JP2015032767A (ja) * | 2013-08-06 | 2015-02-16 | 株式会社日立製作所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504850B2 (ja) | 半導体集積回路装置 | |
JP5449676B2 (ja) | 静電気放電保護装置 | |
JP5232444B2 (ja) | 半導体集積回路 | |
TWI765956B (zh) | 半導體裝置 | |
KR20130012565A (ko) | 반도체 집적 회로 | |
US7940138B2 (en) | Electrostatic discharge protection oscillation circuit in LSI | |
JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
JP2008091808A (ja) | 半導体集積回路 | |
JP4723443B2 (ja) | 半導体集積回路 | |
US6218881B1 (en) | Semiconductor integrated circuit device | |
JP2009010293A (ja) | 保護回路、発振回路、及び半導体集積回路 | |
JPH09284119A (ja) | 半導体集積回路装置 | |
US6833590B2 (en) | Semiconductor device | |
JP2010205808A (ja) | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 | |
US6583475B2 (en) | Semiconductor device | |
JP2013131771A (ja) | 半導体集積回路 | |
KR20060135224A (ko) | 정전 방전 보호 회로 | |
TWI518867B (zh) | 保護元件以及具有此保護元件的靜電放電保護裝置 | |
JP5438468B2 (ja) | 負荷駆動装置 | |
JP2021022687A (ja) | 静電気保護回路 | |
JP2014053497A (ja) | Esd保護回路 | |
TWI840070B (zh) | 靜電放電保護裝置 | |
JPH0969606A (ja) | 定電流回路 | |
WO2022188326A1 (zh) | 静电保护电路及半导体器件 | |
JP4435749B2 (ja) | 静電破壊保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |