KR100895431B1 - 정전기 방전 보호 장치 - Google Patents

정전기 방전 보호 장치 Download PDF

Info

Publication number
KR100895431B1
KR100895431B1 KR1020060061588A KR20060061588A KR100895431B1 KR 100895431 B1 KR100895431 B1 KR 100895431B1 KR 1020060061588 A KR1020060061588 A KR 1020060061588A KR 20060061588 A KR20060061588 A KR 20060061588A KR 100895431 B1 KR100895431 B1 KR 100895431B1
Authority
KR
South Korea
Prior art keywords
nmos transistor
node
electrostatic
protection device
resistor
Prior art date
Application number
KR1020060061588A
Other languages
English (en)
Other versions
KR20080003054A (ko
Inventor
최낙헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061588A priority Critical patent/KR100895431B1/ko
Priority to US11/771,323 priority patent/US7746610B2/en
Publication of KR20080003054A publication Critical patent/KR20080003054A/ko
Application granted granted Critical
Publication of KR100895431B1 publication Critical patent/KR100895431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 장치에 관하여 개시한다. 개시된 본 발명의 정전기 방전 보호 장치는, 입출력 패드와 접지전압라인 사이에 연결되어 이들을 도통시켜 입출력 패드로부터 유입되는 정전기 전류를 접지전압라인으로 방전시키는 방전 패스를 형성하는 방전부와, 방전부와 병렬되게 연결되며 정전기 전류를 증폭시킨 감지 증폭 신호를 방전부의 제어신호로 제공하는 증폭회로를 포함하는 것을 특징으로 한다.

Description

정전기 방전 보호 장치{Electrostatic discharge protection device}
도 1은 종래의 정전기 방전 보호 장치의 회로도.
도 2는 본 발명의 실시예에 따른 정전기 방전 보호 장치의 회로도.
도 3은 본 발명의 다른 실시예에 따른 정전기 방전 보호 장치의 회로도.
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 장치에 관한 것이다.
일반적으로, 정전기 방전(electrostatic discharge : ESD)은 상호 절연되어 있던 물체가 접촉할 때 양 물체 간의 매우 큰 전압 차에 따른 전류가 순간적으로 흐르는 현상을 일컫는다.
이러한 ESD 전류로 인한 고전압이 반도체 장치로 유입될 경우 내부 회로가 파괴될 수 있으므로, 대부분의 반도체 장치는 이러한 손상으로부터 내부 회로를 보호하기 위해 패드와 내부 회로 사이에 ESD 보호 장치를 구비한다.
ESD 보호 장치의 소자로는 다이오드(diode), 금속 산화막 반도체(metal oxide scilicon : MOS) 트랜지스터, 실리콘 제어 정류기(scilicon controlled rectifier : SCR)가 널리 이용되고 있다.
그 중에서도 SCR은 단위 면적당 소화할 수 있는 ESD 전류가 높고 접합 캐패시턴스가 작으며 동작 저항이 낮은 대표적인 소자이다. 그러나, SCR은 동작 전압이 다른 정전기 보호 소자에 비해 높은 단점이 있다.
도 1은 종래의 정전기 방전 보호 장치의 회로도이다.
도 1을 참조하면, 종래의 정전기 방전 보호 장치는, 입출력 패드(102)로부터 유입되는 정전기 전류를 접지전압 VSS 라인(104)으로 방전하기 위해 입출력 패드(102)와 접지전압 VSS 라인(104) 사이에 동작 전압이 높은 SCR을 방전수단(110)으로 사용하였다. 그리고, SCR(110)의 동작 전압을 낮추기 위해 입출력 패드(102)와 SCR(110)에 사이에 연결된 구동수단(120)으로 NMOS 트랜지스터를 포함하고 구동 전류를 검출하여 SCR(110)으로 공급한다. 이로써, SCR의 우수한 정전기 방전 보호 효과를 유지하면서 동작 전압을 NMOS 트랜지스터의 브레이크다운(breakdown) 전압까지 낮추었다.
그러나, 도 1의 정전기 방전 보호 장치는, 정전기 전압이 NMOS 트랜지스터의 브레이크다운 전압까지 도달하기 전에는 SCR이 동작되지 않으므로, 정전기 펄스의 초기 구간에서 정전기로부터 내부 회로를 보호할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 동작 전압을 낮추며 정전기 펄스의 초기 구간에 빠르게 동작을 수행함으로써 내부 회로를 안전하게 보호하는 정전기 방전 보호 장치를 제공하는 데 있다.
본 발명의 다른 목적은 유입되는 정전기 전류를 증폭시켜 SCR의 제어 신호로 제공함으로써 정전기의 초기 구간에 대응하여 내부 회로를 안전하게 보호하는 정전기 방전 보호 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 정전기 방전 보호 장치는 입출력 패드로 유입된 정전기 전류에 의해 발생하는 검출 전압을 검출하는 구동제어부와, 상기 구동제어부와 상호 래치를 형성하여 상기 검출 전압을 증폭시켜 감지 증폭 신호를 제공하는 구동부를 포함하는 증폭 회로; 및 상기 증폭 회로에서 제공되는 상기 감지 증폭 신호에 의해 구동되어 상기 입출력 패드와 접지전압라인을 도통시켜 상기 정전기 전류를 방전시키는 방전 패스를 형성하는 방전부;를 포함하는 것을 특징으로 한다.
여기서, 상기 방전부는 SCR 소자임이 바람직하다.
또한, 상기 방전부는 상기 입출력 패드와 상기 접지전압라인 사이에 제 1 저항과 NPN 바이폴라 트랜지스터가 직렬로 연결되고, 이와 병렬되게 PNP 바이폴라 트랜지스터와 제 2 저항이 직렬로 연결되며, 상기 제 1 저항과 상기 NPN 바이폴라 트랜지스터의 공통 연결 노드 A가 상기 PNP 바이폴라 트랜지스터의 베이스로 연결되고, 상기 PNP 바이폴라 트랜지스터와 상기 제 2 저항의 공통 연결 노드 B가 상기 NPN 바이폴라 트랜지스터의 베이스로 연결되어 상호 래치를 형성하며, 상기 증폭회로에서 증폭된 상기 감지 증폭 신호를 상기 노드 B로 제공받아 동작되는 것이 바람직하다.
그리고, 상기 증폭회로는 상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 게이트가 연결된 제 1 NMOS 트랜지스터와, 상기 접지전압라인에 일단이 연결되고 상기 제 1 NMOS 트랜지스터의 소스와 타단이 연결된 제3 저항을 포함하고, 상기 정전기 전류에 의해 상기 제 1 NMOS 트랜지스터와 상기 제3 저항의 공통 연결 노드 C에서 발생하는 상기 검출 전압을 검출하는 구동제어부; 및 상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 소스가 연결되며 상기 노드 C와 게이트가 연결된 제 2 NMOS 트랜지스터를 포함하고, 상기 검출 전압에 의해 동작되어 상기 정전기 전류에 상응하여 전류를 증폭시킨 상기 감지 증폭 신호를 생성하여 상기 노드 B로 인가하는 구동부;를 포함하는 것을 특징으로 한다.
그리고, 상기 증폭회로는 상기 제 1 NMOS 트랜지스터의 게이트가 상기 제 2 NMOS 트랜지스터의 소스와 연결되고 상기 제 2 NMOS 트랜지스터의 게이트가 상기 제 1 NMOS 트랜지스터의 소스와 연결되어 상호 래치를 이루어 신호를 상호 증폭시키는 것이 바람직하다.
또는, 상기 증폭회로는 상기 접지전압라인과 소스가 연결되고 상기 노드 B에 게이트와 연결되는 제 3 NMOS 트랜지스터와, 상기 입출력 패드에 일단이 연결되고 상기 제3 NMOS 트랜지스터의 드레인과 타단이 연결된 제3 저항을 포함하고, 상기 정전기 전류에 의해 상기 제3 저항과 상기 제3 NMOS 트랜지스터의 공통 연결 노드 D에서 발생하는 전압 강하를 검출하는 구동제어부; 및 상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 소스가 연결되며 상기 노드 D와 게이트가 연결된 PMOS 트랜지스터를 포함하고, 상기 전압 강하에 의해 동작되어 상기 정전기 전류에 상응하여 전류를 증폭시킨 상기 감지 증폭 신호를 생성하여 상기 노드 B로 인가하는 구동부;를 포함하는 것을 특징으로 한다.
그리고, 상기 증폭회로는 상기 제3 NMOS 트랜지스터의 게이트가 상기 PMOS 트랜지스터의 소스와 연결되고 상기 PMOS 트랜지스터의 게이트가 상기 제3 NMOS 트랜지스터의 드레인과 연결되어 상호 래치를 이루어 신호를 상호 증폭시키는 것이 바람직하다.
상기 정전기 방전 보호 장치는 외부전원전압 라인과 상기 접지전압라인 사이에 연결되는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 설명하기로 한다. 그리고, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2는 본 발명의 실시예에 따른 정전기 방전 보호 장치를 나타내는 회로도이다.
도 2를 참조하면, 본 발명에 따른 정전기 방전 보호 장치는, 방전부(210)와 증폭회로(220)가 입출력 패드(202)와 접지전압 VSS 라인(204) 사이에 병렬로 연결되고, 방전부(210)는 증폭회로(220)의 감지 증폭 신호에 의해 동작이 제어된다.
방전부(210)는 입출력 패드(202)로부터 유입되는 정전기 전류를 접지전압 VSS 라인(204)으로 방전하기 위해 입출력 패드(202)와 접지전압 VSS 라인(204) 사이에 저항 R1과 NPN 바이폴라 트랜지스터(T1)가 직렬로 연결되고, 이와 병렬로, PNP 바이폴라 트랜지스터(T2)와 저항 R2이 직렬로 연결된 SCR 소자이다.
저항 R1과 NPN 바이폴라 트랜지스터(T1)의 공통 연결 노드 A는 PNP 바이폴라 트랜지스터(T2)의 베이스로 연결되고, PNP 바이폴라 트랜지스터(T2)와 저항 R2의 공통 연결 노드 B는 NPN 바이폴라 트랜지스터(T1)의 베이스로 연결되어 상호 래치(latch)를 형성한다.
증폭회로(220)의 감지 증폭 신호는 방전부(210)의 노드 B로 제공되며, 구동제어부(222)와 구동부(224)를 구비한다.
구동제어부(222)는 입출력 패드(202)와 드레인이 연결되고 노드 B에 게이트가 연결된 NMOS 트랜지스터 N1와, NMOS 트랜지스터 N1의 소스와 일단이 연결되고 타단이 접지전압 VSS 라인(204)에 연결된 저항 R3을 포함하고, NMOS 트랜지스터 N1과 저항 R3의 공통 연결 노드 C에서 검출되는 검출전압을 구동부(224)로 인가한다.
구동부(224)는 입출력 패드(202)와 드레인이 연결되고 노드 B와 소스가 연결되며 노드 C와 게이트가 연결된 NMOS 트랜지스터 N2을 포함하고, 게이트로 인가되는 구동제어부(222)의 검출전압에 의해 턴온되어 입출력 패드(202)로부터 유입되는 정전기 전류를 증폭시킨 감지 증폭 신호를 노드 B로 인가함으로써 방전부(210)의 동작 전압을 낮추어 빠르게 방전 동작을 촉발시킨다.
도 2를 참조하여, 본 발명의 실시예에 따른 정전기 방전 보호 장치의 동작을 살펴보면, 입출력 패드(202)로부터 정전기 펄스가 유입되면, 구동제어부(222)의 NMOS 트랜지스터 N1와 저항 R3을 통하여 흐르는 전류에 의해 노드 C의 전압이 상승하며, 이 전압에 의해 구동부(222)의 NMOS 트랜지스터 N2의 게이트 전압이 조절되어, 방전부(210)로 인가되는 구동 전류의 양이 조절된다.
즉, 구동제어부(222)의 NMOS 트랜지스터 N1를 통과하는 전류가 클수록 노드 C의 전압이 높아지고 이에 따라 NMOS 트랜지스터 N2를 통해 노드 B로 흐르는 구동 전류가 증가하게 된다.
또한, 구동제어부(222)의 NMOS 트랜지스터 N1를 통과하는 전류의 양은 구동부(224)의 NMOS 트랜지스터 N2에서 제공되는 전압에 의해 조절된다. 즉, 구동부(224)의 NMOS 트랜지스터 N2를 통과하여 공급되는 구동 전류가 클수록 구동제어부(222)의 NMOS 트랜지스터 N1의 게이트 전압이 높아짐으로 NMOS 트랜지스터 N1를 통과하는 전류가 커진다.
상술한 바와 같이 구동제어부(222)와 구동부(224)의 전류는 포지티브 피드백(positive feedback) 관계가 성립되므로 증폭회로(220)는 입출력 패드(202)를 통해 정전기 초기의 높은 펄스가 인가될 때 구동제어부(222)의 NMOS 트랜지스터 N1와 구동부(224)의 NMOS 트랜지스터 N2에서 발생하는 미량의 누설전류를 상호 증폭시켜 감지 증폭 신호를 생성하여 방전부(210)에 제공함으로써, 방전부(210)을 빠르게 동작시켜 내부 회로를 정전기 전류로부터 안전하게 보호하는 효과가 있다.
도 3은 본 발명의 다른 실시예에 따른 정전기 방전 보호 장치를 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 정전기 방전 보호 장치는, 도 2와 마찬가지로 방전부(310)와 증폭회로(320)가 입출력 패드(302)와 접지전압 VSS 라인(304) 사이에 병렬로 연결되고, 방전부(310)는 증폭회로(320)의 감지 증폭 신호에 의해 동작이 제어된다.
방전부(310)는 도 2와 동일한 구조를 갖는다. 즉, 입출력 패드(302)로부터 유입되는 정전기 전류를 접지전압 VSS 라인(304)으로 방전하기 위해 입출력 패 드(302)와 접지전압 VSS 라인(304) 사이에 저항 R1과 NPN 바이폴라 트랜지스터(T1)가 직렬로 연결되고, 이와 병렬로, PNP 바이폴라 트랜지스터(T2)와 저항 R2이 직렬로 연결된다.
저항 R1과 NPN 바이폴라 트랜지스터(T1)의 공통 연결 노드 A는 PNP 바이폴라 트랜지스터(T2)의 베이스로 연결되고, PNP 바이폴라 트랜지스터(T2)와 저항 R2의 공통 연결 노드 B는 NPN 바이폴라 트랜지스터(T1)의 베이스로 연결되어 상호 래치(latch)를 형성한다.
증폭회로(320)의 감지 증폭 신호는 방전부(310)의 노드 B로 제공되며, 구동제어부(322)와 구동부(324)를 구비한다.
구동제어부(322)는 접지전압 VSS 라인(304)와 소스가 연결되고 노드 B에 게이트가 연결된 NMOS 트랜지스터 N3와, 입출력 패드(302)와 일단이 연결되고 NMOS 트랜지스터 N3의 드레인에 타단이 연결된 저항 R4를 포함하고, 입출력 패드(302)로부터 유입되는 정전기 전류에 의해 저항 R4와 NMOS 트랜지스터 N3의 공통 연결 노드 D에서 발생하는 전압강하를 검출하여 구동부(324)로 인가한다.
구동부(324)는 입출력 패드(302)와 드레인이 연결되고 노드 B와 소스가 연결되며 노드 D와 게이트가 연결된 PMOS 트랜지스터 P1을 포함하고, 게이트로 인가되는 구동제어부(322)의 검출전압에 의해 턴온되어 입출력 패드(302)로부터 유입되는 정전기 전류를 증폭시킨 감지 증폭 신호를 노드 B로 인가함으로써 방전부(310)의 동작 전압을 낮추어 빠르게 방전 동작을 촉발시킨다.
도 3를 참조하여, 본 발명의 다른 실시예에 따른 정전기 방전 보호 장치의 동작을 살펴보면, 입출력 패드(302)로부터 정전기 펄스가 유입되면, 구동제어부(322)의 저항 R4와 NMOS 트랜지스터 N3을 통하여 흐르는 전류에 의해 노드 D의 전압 강하가 발생하며, 이 전압에 의해 구동부(324)의 PMOS 트랜지스터 P1의 게이트 전압이 조절되어, 방전부(310)로 인가되는 구동 전류의 양이 조절된다.
즉, 구동제어부(322)의 NMOS 트랜지스터 N3를 통과하는 전류가 클수록 노드 D의 전압 강하가 커지며, 이에 따라 구동부(324)의 PMOS 트랜지스터 P1을 통해 노드 B로 흐르는 구동 전류가 증가하게 된다.
또한, 구동제어부(322)의 NMOS 트랜지스터 N3를 통과하는 전류의 양은 구동부(324)의 PMOS 트랜지스터 P1에서 제공되는 전압에 의해 조절된다.
즉, 구동부(324)의 PMOS 트랜지스터 P1를 통과하여 공급되는 구동 전류가 클수록 구동제어부(322)의 NMOS 트랜지스터 N3의 게이트 전압이 높아짐으로 NMOS 트랜지스터 N3를 통과하는 전류가 커진다.
상술한 바와 같이 구동제어부(324)와 구동부(322)의 전류는 포지티브 피드백(positive feedback) 관계가 성립되므로 정전기 초기의 높은 펄스가 인가될 때 구동제어부(322)의 NMOS 트랜지스터 N3과 구동부(324)의 PMOS 트랜지스터 P1에서 발생하는 미량의 누설전류를 상호 증폭시켜 감지 증폭 신호를 생성한다.
이와 같이, 증폭회로(320)는 입출력 패드(302)를 통해 유입된 정전기 전류를 증폭시킨 감지 증폭 신호를 SCR(310)에 제공함으로써, 방전부(310)를 빠르게 동작시켜 내부 회로를 정전기 전류로부터 안전하게 보호하는 효과가 있다.
따라서, 본 발명에 의하면, 동작 전압을 낮추며 정전기 펄스의 초기 구간에 빠르게 동작을 수행함으로써 내부 회로를 안전하게 보호하는 정전기 방전 보호 장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 유입되는 정전기 전류를 증폭시켜 방전부 SCR의 제어 신호로 제공함으로써 정전기의 초기 구간에 대응하여 내부 회로를 안전하게 보호하는 정전기 방전 보호 장치를 제공하는 효과가 있다.

Claims (8)

  1. 입출력 패드로 유입된 정전기 전류에 의해 발생하는 검출 전압을 검출하는 구동제어부와, 상기 구동제어부와 상호 래치를 형성하여 상기 검출 전압을 증폭시켜 감지 증폭 신호를 제공하는 구동부를 포함하는 증폭 회로; 및
    상기 증폭 회로에서 제공되는 상기 감지 증폭 신호에 의해 구동되어 상기 입출력 패드와 접지전압라인을 도통시켜 상기 정전기 전류를 방전시키는 방전 패스를 형성하는 방전부
    를 포함하는 정전기 방전 보호 장치.
  2. 제 1 항에 있어서,
    상기 방전부는 SCR 소자임을 특징으로 하는 정전기 방전 보호 장치.
  3. 제 1 항에 있어서,
    상기 방전부는 상기 입출력 패드와 상기 접지전압라인 사이에 제 1 저항과 NPN 바이폴라 트랜지스터가 직렬로 연결되고, 이와 병렬되게 PNP 바이폴라 트랜지스터와 제 2 저항이 직렬로 연결되며, 상기 제 1 저항과 상기 NPN 바이폴라 트랜지스터의 공통 연결 노드 A가 상기 PNP 바이폴라 트랜지스터의 베이스로 연결되고, 상기 PNP 바이폴라 트랜지스터와 상기 제 2 저항의 공통 연결 노드 B가 상기 NPN 바이폴라 트랜지스터의 베이스로 연결되어 상호 래치를 형성하며, 상기 증폭회로에서 증폭된 상기 감지 증폭 신호를 상기 노드 B로 제공받아 동작되는 것을 특징으로 하는 정전기 방전 보호 장치.
  4. 제 3 항에 있어서,
    증폭회로는
    상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 게이트가 연결된 제 1 NMOS 트랜지스터와,
    상기 접지전압라인에 일단이 연결되고 상기 제 1 NMOS 트랜지스터의 소스와 타단이 연결된 제3 저항을 포함하고,
    상기 정전기 전류에 의해 상기 제 1 NMOS 트랜지스터와 상기 제3 저항의 공통 연결 노드 C에서 발생하는 상기 검출 전압을 검출하는 구동제어부; 및
    상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 소스가 연결되며 상기 노드 C와 게이트가 연결된 제 2 NMOS 트랜지스터를 포함하고,
    상기 검출 전압에 의해 동작되어 상기 정전기 전류에 상응하여 전류를 증폭시킨 상기 감지 증폭 신호를 생성하여 상기 노드 B로 인가하는 구동부;
    를 포함하는 것을 특징으로 하는 정전기 방전 보호 장치.
  5. 제 4 항에 있어서,
    상기 증폭회로는 상기 제 1 NMOS 트랜지스터의 게이트가 상기 제 2 NMOS 트랜지스터의 소스와 연결되고 상기 제 2 NMOS 트랜지스터의 게이트가 상기 제 1 NMOS 트랜지스터의 소스와 연결되어 상호 래치를 이루어 신호를 상호 증폭시키는 것을 특징으로 하는 정전기 방전 보호 장치.
  6. 제 3 항에 있어서,
    상기 증폭회로는
    상기 접지전압라인과 소스가 연결되고 상기 노드 B에 게이트와 연결되는 제 3 NMOS 트랜지스터와,
    상기 입출력 패드에 일단이 연결되고 상기 제3 NMOS 트랜지스터의 드레인과 타단이 연결된 제3 저항을 포함하고,
    상기 정전기 전류에 의해 상기 제3 저항과 상기 제3 NMOS 트랜지스터의 공통 연결 노드 D에서 발생하는 전압 강하를 검출하는 구동제어부; 및
    상기 입출력 패드와 드레인이 연결되고 상기 노드 B에 소스가 연결되며 상기 노드 D와 게이트가 연결된 PMOS 트랜지스터를 포함하고,
    상기 전압 강하에 의해 동작되어 상기 정전기 전류에 상응하여 전류를 증폭시킨 상기 감지 증폭 신호를 생성하여 상기 노드 B로 인가하는 구동부;
    를 포함하는 것을 특징으로 하는 정전기 방전 보호 장치.
  7. 제 6 항에 있어서,
    상기 증폭회로는 상기 제3 NMOS 트랜지스터의 게이트가 상기 PMOS 트랜지스터의 소스와 연결되고 상기 PMOS 트랜지스터의 게이트가 상기 제3 NMOS 트랜지스터의 드레인과 연결되어 상호 래치를 이루어 신호를 상호 증폭시키는 것을 특징으로 하는 정전기 방전 보호 장치.
  8. 제 1 항에 있어서,
    상기 정전기 방전 보호 장치는 외부전원전압 라인과 상기 접지전압라인 사이에 연결되는 것을 특징으로 하는 정전기 방전 보호 장치.
KR1020060061588A 2006-06-30 2006-06-30 정전기 방전 보호 장치 KR100895431B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060061588A KR100895431B1 (ko) 2006-06-30 2006-06-30 정전기 방전 보호 장치
US11/771,323 US7746610B2 (en) 2006-06-30 2007-06-29 Device for discharging static electricity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061588A KR100895431B1 (ko) 2006-06-30 2006-06-30 정전기 방전 보호 장치

Publications (2)

Publication Number Publication Date
KR20080003054A KR20080003054A (ko) 2008-01-07
KR100895431B1 true KR100895431B1 (ko) 2009-05-07

Family

ID=39214470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061588A KR100895431B1 (ko) 2006-06-30 2006-06-30 정전기 방전 보호 장치

Country Status (2)

Country Link
US (1) US7746610B2 (ko)
KR (1) KR100895431B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859804B1 (en) * 2007-08-09 2010-12-28 Altera Corporation ESD protection structure
US8283698B2 (en) * 2009-04-15 2012-10-09 Sofics Bvba Electrostatic discharge protection
US8773826B2 (en) * 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
TWI654733B (zh) * 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
CN115621272A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 芯片的静电保护电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002701A (ko) * 2000-06-30 2002-01-10 박종섭 Ｅｓｄ보호 회로
KR20040012608A (ko) * 2002-08-02 2004-02-11 엔이씨 일렉트로닉스 코포레이션 입력보호회로
KR20060020849A (ko) * 2004-09-01 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로
KR20060038604A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
EP2395620B1 (en) * 2001-03-16 2015-06-17 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
DE102004009981B4 (de) * 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002701A (ko) * 2000-06-30 2002-01-10 박종섭 Ｅｓｄ보호 회로
KR20040012608A (ko) * 2002-08-02 2004-02-11 엔이씨 일렉트로닉스 코포레이션 입력보호회로
KR20060020849A (ko) * 2004-09-01 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로
KR20060038604A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로

Also Published As

Publication number Publication date
US20080123229A1 (en) 2008-05-29
US7746610B2 (en) 2010-06-29
KR20080003054A (ko) 2008-01-07

Similar Documents

Publication Publication Date Title
US9634482B2 (en) Apparatus and methods for transient overstress protection with active feedback
EP3261121B1 (en) Surge protection circuit
US10147717B2 (en) Electrostatic discharge protection circuit
US8520351B2 (en) Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry
TWI611552B (zh) 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法
JP5486962B2 (ja) 半導体集積回路
US8159795B2 (en) Protection circuit for semiconductor integrated circuit and driving method therefor
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
KR100895431B1 (ko) 정전기 방전 보호 장치
KR20090023241A (ko) 전력 바이어스에 의해 제어되는 ｓｃｒ
JP2008502300A (ja) 電流制御型静電放電保護を提供する方法および装置
JP2016162884A (ja) 静電気保護回路
US7787224B2 (en) Protection circuit for an integrated circuit device
US8964341B2 (en) Gate dielectric protection
JP6154700B2 (ja) Ｅｓｄ保護回路
US10714933B2 (en) Method and apparatus for low clamping voltage ESD solution for transient sensitive applications
US9466599B2 (en) Static current in IO for ultra-low power applications
KR101006097B1 (ko) 정전기 보호회로
KR100790448B1 (ko) 정전기 방전 보호 장치
Miller et al. RC triggered active ESD clamps; how should they behave under powered conditions?
JP5749821B2 (ja) 半導体装置
JP2005191222A (ja) 電流検知回路
KR20090001244A (ko) 정전기 방전 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee