KR20020002701A - Ｅｓｄ보호 회로 - Google Patents
Ｅｓｄ보호 회로 Download PDFInfo
- Publication number
- KR20020002701A KR20020002701A KR1020000036953A KR20000036953A KR20020002701A KR 20020002701 A KR20020002701 A KR 20020002701A KR 1020000036953 A KR1020000036953 A KR 1020000036953A KR 20000036953 A KR20000036953 A KR 20000036953A KR 20020002701 A KR20020002701 A KR 20020002701A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- protection circuit
- terminal
- resistor
- input pad
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title description 12
- 230000002159 abnormal effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000005611 electricity Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 ESD보호 회로에 관한 것으로, 특히 직렬 연결된 PMOS트랜지스터 및 NMOS트랜지스터를 NPN필드 바이폴러 트랜지스터의 베이스 단자에 연결하고, ESD동작시 유입된 전하를 바로 NPN필드 바이폴러 트랜지스터의 베이스 단자로 주입하도록 하여 트랜지스터의 턴온 동작시점을 최적화 함으로써 ESD특성을 강화할 뿐만 아니라 제품의 신뢰성을 향상시키는 효과를 제공한다.
Description
본 발명은 ESD보호회로에 관한 것으로, 특히 초고속 반도체소자에서의 ESD(Electro Static Discharge) 특성을 강화시키도록 한 ESD보호회로에 관한 것이다.
집적회로의 기술이 발전하면서 자연적인 현상에 의하여 집적회로가 손상되는 것에 대한 연구가 활발히 진행되고 있으며, 이들이 산업기술에 적용되면서 집적회로의 요구조건 또한 점점 증가하고 있다.
특히, 반도체 소자의 경우 정전기와 같은 현상에 노출되어 있다. 그리고, 이러한 정전기가 칩 내부로 들어가게 되면, 이로부터 칩 내의 매우 미세한 회로들이 파괴되거나 또는 오동작을 할 우려가 있게 된다. 그래서, 반도체 소자의 경우에는 ESD회로를 집적회로의 신호 입력경로상에 설치함으로써, 정전기와 같은 신호들을 방전시켜 내부회로를 보호하게 된다.
통상적으로 정전기 방지회로로 불리우는 이 ESD보호회로는 정전기에 의한 제품 파괴 또는 제품의 열화를 방지하기 위해 칩 내부회로와 외부 입/출력 핀이 연결되는 패드 사이에 형성됨이 일반적이다.
한편, 정전기는 상호 절연되어 있던 물체가 접촉할 때 양 물체간의 매우 큰 전압차에 따른 전류가 순간적으로 흐르는 현상을 일컫는다. 따라서, 정전기에 의한 전류가 반도체 내부회로를 통해서 흐르면 각 회로소자들에게 치명적인 손상을 입힐 우려가 있다. 그래서, 정전기에 의한 전류가 반도체 장치의 내부회로를 파괴하지 않고 흐를 수 있는 경로를 마련할 필요가 있다. 이러한 정전기에 의한 전류경로는 또한 전하를 빠른 시간 내에 효과적으로 방전시킬 수 있음이 요구된다. 또한, 정전기는 반도체 장치의 내부회로 소자들을 열화시키므로, ESD방지회로는 축적된 전하를 안정적으로 방전할 수 있도록 설계할 필요가 있다.
이와 관련하여 도 1 및 도 2는 종래기술에 의한 ESD보호회로를 도시하고 있다.
도 1의 구성은 각종 외부 정전기원이 입력되는 패드(1)와, 인버터(80) 사이에 제 1저항(3) 및 제 2저항(5)을 구비한다. 인버터(80)는 소스단자를 통해 전원전압을 인가받는 PMOS트랜지스터(7) 및 소스단자가 접지된 제 3 NMOS트랜지스터(8)가 직렬연결되어 있고, 그 게이트 단자 및 드레인 단자가 상호 접속되어 있다. 그리고, 패드(1)와 제 1저항(3) 사이에 콜렉터 단자가 연결되고 베이스 단자가 그라운드로 접지된 NPN필드 바이폴러 트랜지스터(2)와, 제 1저항(3)과 제 2저항(5) 사이에 그 드레인 단자가 연결되어 게이트 접지된 제 1 NMOS트랜지스터(4)와, 제 2저항(5)과 인버터(10) 사이에 그 드레인 단자가 연결되어 게이트 접지된 제 2 NMOS트랜지스터(6)를 구비한다. 따라서, ESD동작시 입력되는 이상전압을 NPN필드 바이폴러 트랜지스터(2), 제 1 NMOS트랜지스터(4) 및 제 2 NMOS트랜지스터(6)를 통해 방전시키도록 함으로써 입력버퍼인 인버터(80)에 적정한 입력전압을 인가하도록 한다.
이러한 구성을 갖는 ESD보호 회로는 입력되는 이상전압을 방전시키기 위해 NPN필드 바이폴러 트랜지스터(2)와 필드 플레이티드 다이오드(Field plated diode)인 NMOS트랜지스터(4,6)를 조합하여 사용하게 된다. 그런데, 이러한 종래의 ESD보호 회로는 전원전압(Vcc) 모드 특성과 접지전압(Vss)모드 특성에서 상술된 NPN필드 바이폴러 트랜지스터(2)가 접지단(Vss)과 연결되어 있는지, 또는 전원전압 인가단(Vcc)과 연결되어 있는지의 여부에 따라 그 동작특성이 상대 모드특성에 대해서 약해지게 되는 문제점이 있다.
상기 문제점을 해결하기 위해 클램프(Clamp)구조를 갖는 NPN필드 바이폴러 트랜지스터를 전원전압(Vcc) 인가단과 접지단(Vss)에 모두 연결시키도록 하는 ESD보호 회로가 개시되었다. 이러한 ESD보호 회로는 ESD동작시 전원모드 및 접지모드 특성에 대해 모두 고려할 수 있게 되었다.
도 2는 종래의 ESD보호 회로에 대한 다른 실시예이다.
도 2를 보면, 종래의 ESD보호 회로의 구성은 전원전압(Vcc) 인가단과 접지단(Vss) 사이에 상호 직렬연결되며 상호간의 콜렉터 단자가 접속된 접속노드(N1)가 입력패드(1)의 출력단에 접속된 제 1 NPN필드 바이폴러 트랜지스터(9) 및 제 2 NPN필드 바이폴라 트랜지스터(2)를 구비한다. 그리고, 그 소스단자를 통해 전원전압을 인가받는 PMOS트랜지스터(7) 및 소스 단자가 접지된 제 3 NMOS트랜지스터(8)가 직렬연결되어, 그 게이트 단자 및 드레인 단자가 상호 접속된 인버터(80)를 구비한다. 또한, 입력패드(1)와 인버터(80) 사이에 제 1저항(3) 및 제 2저항(5)을 구비하고, 제 1저항(3)및 제 2저항(5) 사이에 그 드레인 단자가 접속되고, 게이트 접지된 제 1 NMOS트랜지스터(4)와, 제 2저항(5)의 후단과 인버터(80) 사이에 그 드레인 단자가 접속되고, 게이트 접지된 제 2 NMOS트랜지스터(6)를 구비한다.
이러한 구성을 갖는 종래의 ESD보호 회로는 입력패드(1)에 고전압 및 저전압이 인가될 경우, 노드(N1)의 전압은 제 1 NPN필드 바이폴러 트랜지스터(2) 및 제 2 NPN필드 바이폴러 트랜지스터(9)를 통해 전원단 및 접지단으로 전류경로를 형성하여 빠져나가게 된다. 그리고, 제 1저항(3)을 통해 인가된 고전압 및 저전압은 전압 강하 및 접합 항복(Junction break-down)을 일으켜 전류를 기판으로 빠지게 한다. 또한, 노드(N1)의 전압은 제 1 NMOS트랜지스터(2) 및 제 2 NMOS트랜지스터가 펀치-스루(Punch-through)현상을 일으켜 접지단으로 고전류를 빠지게 한다. 따라서, 인버터(80)를 통하여 내부회로(미도시)에 적정한 접압을 인가할 수 있게 된다.
그런데, 상술된 종래의 ESD보호회로는 사용되는 크기가 커야 하므로 기생정전용량이 커지게 되고 결국 시정수(RC값)가 커져서 신호의 지연을 가지고 오게 된다. 이러한 신호 지연은 낮은 속도로 동작을 하는 집적회로에서는 문제가 되지 않지만 200㎒이상에서 동작을 하는 집적회로의 경우에는 치명적인 문제가 발생하여 회로가 정상적으로 동작하지 못하게 되는 문제점이 있다.
즉, 종래의 EDS보호회로는 CDM(Charge device model)성능을 개선하기 위하여 보호 장치의 면적을 크게하게 된다. 그런데, 이러한 방법은 현재 166㎒~200㎒이상의 고속 집적회로 메모리가 개발되고 있는 실정에서는 신호의 전달지연을 발생시키는 RC(시정수)값을 고려해 볼때 적합하지 않다. 따라서, 종래의 ESD보호회로는 C값에 대하여 제한을 받게 되므로, 보호 회로의 면적을 늘리게 되면 C값이 늘어나는 문제점이 발생한다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, ESD보호 회로의 트랜지스터 동작 시점을 최적화 하고, 보호 회로의 면적을 줄이면서 ESD특성을 강화시킬 수 있도록 하는 ESD보호 회로를 제공함에 그 목적이 있다.
도 1은 종래의 ESD보호 회로도,
도 2는 종래의 ESD보호 회로에 대한 다른 실시예,
도 3은 본 발명에 따른 ESD보호 회로도,
도 4는 도 3의 회로도에서 Vss로의 ESD전하 흐름을 나타낸 회로도,
도 5는 도 3의 회로도에서 Vcc로의 ESD전하 흐름을 나타낸 회로도,
도 6은 도 3의 회로도에서 집적회로 동작상태에서의 ESD보호 회로 상태도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
10 : PAD 20 : PMOS트랜지스터
30 : NPN필드 바이폴러 트랜지스터 40 : 다이오드
50, 70 : NMOS트랜지스터 60 : 저항
80 : 인버터
상기 목적을 달성하기 위하여, 본 발명에 의한 ESD보호 회로는, 입력패드와, 입력패드와 내부회로 사이에 연결된 저항과, 입력패드와 저항 사이에 연결되어 에미터 접지된 트랜지스터를 구비한 ESD보호 회로에 있어서, 트랜지스터의 베이스 단자와 연결되어 입력패드로부터 이상전압의 인가시 트랜지스터를 턴온시켜 이상전압을 트랜지스터의 에미터 단자를 통해 방전시키는 제어수단을 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 ESD보호 회로도이다.
도 3을 보면, 본 발명에 따른 ESD보호 회로는 패드(10)와 인버터(80) 사이에 저항(60)이 연결되고, 패드(80)와 저항(60) 사이에 콜렉터 단자가 접속되고 에미터 접지된 NPN필드 바이폴러 트랜지스터(30)가 연결된다. 그리고, PMOS트랜지스터(20)는 NMOS트랜지스터(50)와 직렬연결되고, 그 게이트 단자가 상호 접속되어 전원전압을 인가받는다. PMOS트랜지스터(20) 및 NMOS트랜지스터(50)가 공통 접속된 드레인 단자는 NPN필드 바이폴러 트랜지스터(30)의 베이스 단자와 연결된다. 또한, NPN필드 바이폴러 트랜지스터(30)의 베이스 단자로부터 전원전압(Vcc) 방향으로는 순방향 다이오드(40)가 연결되어 있다. 저항(60)의 후단과 인버터(80) 사이에는 제 2 NMOS트랜지스터(70)의 드레인 단자가 연결되고, 그 게이트 단자는 접지됨으로써 인버터(80)로 안정된 전압을 인가하도록 한다.
이러한 구성을 갖는 본 발명의 ESD보호 회로의 동작과정을 도 4 내지 도 6을 참조하여 설명하자면 다음과 같다.
도 4는 도 3의 회로도에서 Vss모드에서의 전하의 흐름을 나타내는 도면이다. 먼저, 접지전압(Vss)모드에서 ESD동작 과정을 설명한다. 입력패드(10)를 통해 고전압 및 고전류의 인가되면, 즉 정전기가 발생하게 되면 PAD(10)로부터 PMOS트랜지스터(20)의 소스 단자에 순방향 전류가 흐르게 된다. 이 전류는 PMOS트랜지스터(20)의 드레인 단자를 통하여 NPN필드 바이폴러 트랜지스터(30)의 베이스 단자로 입력된다. NPN필드 바이폴러 트랜지스터(30)는 에미터단자가 접지전원단과 연결되어 있어, PMOS트랜지스터(20)에 순방향 전류가 흐를 경우 턴온 되어 입력전류를 접지전원단을 통해 방전시킨다. 이때, NPN필드 바이폴러 트랜지스터(30)가 턴온 되는 시점은 그 베이스 단자에 전류가 흘러서 베이스-에미터 간 순방향이 형성되는 시점과 일치한다. 따라서, ESD동작시 유입되는 전하를 바로 NPN필드 바이폴러 트랜지스터(30)의 베이스 단자로 주입하므로 트랜지스터의 동작 시점이 빨라지게 된다.
도 5는 도 3의 회로도에서 Vcc모드에서의 전하의 흐름을 나타내는 도면으로, 전원전압(Vcc)모드에서 ESD동작과정을 설명하고자 한다. 전원전압 모드시에는 상술된 접지전압모드와 그 동작 과정이 동일하다. 다만, NPN필드 바이폴러 트랜지스터(30)에 고전압이 인가될 경우 NPN필드 바이폴러 트랜지터(30)와 전원전압(Vcc) 사이에 순방향으로 연결된 다이오드(40)가 턴온하게 된다. 다이오드(40)의 턴온시 인가된 고전압은 전원전압(Vcc)단을 통하여 빠져나가게 된다.
한편, 도 6에 도시된 바와 같이, 집적회로의 일반적인 동작시에는 PMOS트랜지스터(20)의 게이트를 통해 전원전압(Vcc)가 인가되기 때문에 PMOS트랜지스터(20)가 턴오프되고, NMOS트랜지스터(50)는 턴온된다. 따라서, NPN필드 바이폴러 트랜지스터(30)의 베이스 단자 전압이 접지전압 레벨(0V)이 되므로 NPN필드 바이폴러 트랜지스터(30)는 오프 상태에 있게 된다. 따라서, 입력전류는 저항(60)을 통하여 제 2 NMOS트랜지스터(70)에 인가된다. 제 2 NMOS트랜지스터(70)는 게이트에 있는 전자를 뽑아내어 플로팅 게이트를 전자가 없는 상태로 만들어 문턱전압을 낮추는 동작을 하게 된다. 따라서, 제 2 NMOS 트랜지스터(70)의 초기전압을 떨어뜨리고, 전류를 감소시킴으로써 정전기 내성을 강화시키게 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 ESD보호 회로는 ESD동작시 유입된 전하를 바로 NPN필드 바이폴러 트랜지스터의 베이스 단자로 주입하여 동작시점을 앞당김으로써 ESD특성을 강화시킬 수 있는 효과를 제공한다.
Claims (3)
- 입력패드와, 상기 입력패드와 내부회로 사이에 연결된 저항과, 상기 입력패드와 저항 사이에 연결되어 에미터 접지된 트랜지스터를 구비한 ESD보호 회로에 있어서,상기 트랜지스터의 베이스 단자와 연결되어 상기 입력패드로부터 이상전압의 인가시 상기 트랜지스터를 턴온시켜 상기 이상전압을 트랜지스터의 에미터 단자를 통해 방전시키는 제어수단을 구비함을 특징으로 하는 ESD보호 회로.
- 제 1 항에 있어서, 상기 제어수단은상기 입력패드와 접지전압단 사이에 직렬연결되고, 게이트 접속된 공통단자를 통하여 전원전압을 인가받으며, 드레인 접속된 공통단자를 통하여 상기 트랜지스터를 제어하도록 하는 PMOS트랜지스터 및 NMOS트랜지스터를 구비함을 특징으로 하는 ESD보호 회로.
- 제 1 항 또는 제 2항에 있어서, 상기 제어수단은상기 트랜지스터의 에미터 단자로부터 전원전압단 방향으로 순방향 연결된 다이오드를 구비함을 특징으로 하는 ESD보호 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036953A KR20020002701A (ko) | 2000-06-30 | 2000-06-30 | Ｅｓｄ보호 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036953A KR20020002701A (ko) | 2000-06-30 | 2000-06-30 | Ｅｓｄ보호 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020002701A true KR20020002701A (ko) | 2002-01-10 |
Family
ID=19675242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036953A KR20020002701A (ko) | 2000-06-30 | 2000-06-30 | Ｅｓｄ보호 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020002701A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895431B1 (ko) * | 2006-06-30 | 2009-05-07 | 주식회사 하이닉스반도체 | 정전기 방전 보호 장치 |
| KR20210086971A (ko) * | 2019-12-30 | 2021-07-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전압 트래킹 회로 및 그 동작방법 |
| US11639958B2 (en) | 2019-12-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage tracking circuit and method of operating the same |
-
2000
- 2000-06-30 KR KR1020000036953A patent/KR20020002701A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895431B1 (ko) * | 2006-06-30 | 2009-05-07 | 주식회사 하이닉스반도체 | 정전기 방전 보호 장치 |
| US7746610B2 (en) | 2006-06-30 | 2010-06-29 | Hynix Semiconductor Inc. | Device for discharging static electricity |
| KR20210086971A (ko) * | 2019-12-30 | 2021-07-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전압 트래킹 회로 및 그 동작방법 |
| US11454668B2 (en) | 2019-12-30 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage tracking circuit and method of operating the same |
| US11639958B2 (en) | 2019-12-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage tracking circuit and method of operating the same |
| US11959960B2 (en) | 2019-12-30 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage tracking circuit and method of operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256976B2 (en) | Electrostatic discharge protective circuit and semiconductor integrated circuit using the same | |
| US5946175A (en) | Secondary ESD/EOS protection circuit | |
| US7907373B2 (en) | Electrostatic discharge circuit | |
| KR20000035771A (ko) | 정전 방전동안에 기생 바이폴라 트랜지스터의 영향을감소시키는 회로 및 방법 | |
| US7573102B2 (en) | ESD protection structure and method utilizing substrate triggering for a high-voltage tolerant pad | |
| US6809915B2 (en) | Gate-equivalent-potential circuit and method for I/O ESD protection | |
| KR100313154B1 (ko) | 정전기방전 보호회로 | |
| KR20020002701A (ko) | Ｅｓｄ보호 회로 | |
| KR100313155B1 (ko) | 정전기방전 보호회로 | |
| KR20060098538A (ko) | 반도체 장치의 정전기 방전 보호 회로 | |
| KR100423846B1 (ko) | 반도체 장치의 정전기 보호 회로 | |
| KR100327439B1 (ko) | 정전기 보호회로 | |
| KR100608437B1 (ko) | 다이오드를 이용한 정전 방전 보호회로 | |
| KR100610451B1 (ko) | 정전기 보호회로 | |
| KR20000047050A (ko) | 정전기 방지회로 | |
| KR100443510B1 (ko) | 정전기 보호 회로 | |
| KR20000027618A (ko) | 정전기 방지회로 | |
| KR100364130B1 (ko) | 정전기 보호회로 | |
| KR100443512B1 (ko) | 정전기 보호 회로 | |
| KR20010059287A (ko) | 정전기방전 보호회로 | |
| KR20020001161A (ko) | 입력보호회로 | |
| KR100443511B1 (ko) | 정전기 보호 회로 | |
| KR20040061964A (ko) | 반도체 장치의 정전기방전 보호회로 | |
| Chang et al. | ESD protection design for CMOS integrated circuits with mixed-voltage I/O interfaces | |
| KR20000004554A (ko) | Esd 소자가 구비된 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |