JP2008502300A

JP2008502300A - 電流制御型静電放電保護を提供する方法および装置

Info

Publication number: JP2008502300A
Application number: JP2007527707A
Authority: JP
Inventors: カンプ，ベンジャミンファン; ランター，フレデリックデ; ワイボ，ゲート; ケッペンス，バート
Original assignee: サーノフコーポレーション; サーノフヨーロッパベーファウベーアー
Priority date: 2004-06-08
Filing date: 2005-06-08
Publication date: 2008-01-24
Also published as: WO2005122357A2; WO2005122357A3; US7110230B2; US20050286188A1; CN1998120A

Abstract

ＥＳＤ保護を提供する方法および装置。ＥＳＤクランプが、保護されるべき回路の両端子間に接続される。このクランプは、ＥＳＤ事象による電流が既定の限度を超えたときにクランプをアクティブ化する、電流検出器に結合される。

Description

本発明は、回路用の電流制御ＥＳＤ保護を提供する方法および装置である。

本出願は、参照により本明細書に組み込まれている、２００４年６月８日出願の米国仮特許出願第６０／５７７７８５号の利益を主張するものである。

通常、集積回路（ＩＣ）は、いくつかの供給ピン（電源およびグランド）、いくつかの入力信号ピン、およびいくつかの出力ピンから成っている。これらすべてのピン（本明細書ではパッドとも称される）には、その集積回路の他のすべてのピンへの安全な静電放電（ＥＳＤ）保護経路が必要である。ＩＣ産業には、多くの異なる保護概念が存在し、それには、単一ＩＣ上の様々なピンのタイプのための、異種のタイプのＥＳＤ保護が含まれる。それぞれ特有の利点および欠点をもつ様々な手法が、ＩＣの出力ピンのＥＳＤ保護を提供するために利用されてきた。出力ドライバは通常、インバータ型の回路によって作成される。出力ドライバのＥＳＤ保護は極めて困難である。多くの技法が存在し、すべてが、時間遅延などの短所および欠点、ならびに顕著な欠陥のうちでもとりわけ、シリコンを消費するトリガ電圧チューニング、面積、複雑さ、スピード低下を伴う。

図１は、第１のトランジスタ１０４および第２のトランジスタ１０６を含むインバータ段１０２から成る、従来のＣＭＯＳ出力ドライバ１００の概略図である。入力ノード１０８（コア回路１１０によって駆動される）の論理状態に応じて、その出力電位は、Ｖｄｄまでの高（ＰＭＯＳ導通）、またはＶｓｓまでの低（ＮＭＯＳ導通）のどちらかに引っ張られる。具体的には、インバータ回路１０２は、例示的に第１の電圧ラインのＶｄｄと第２の電圧ラインのＶｓｓとの間で互いに結合された（すなわちスタックとして形成された）、少なくとも１つのＰＭＯＳトランジスタ１０４および少なくとも１つのＮＭＯＳトランジスタ１０６を含む。この集積回路の内部コア回路１１０は、集積回路の外部にある他のチップまたは論理回路と通信するために、インバータ１０２の入力ノード１０８（ＮＭＯＳトランジスタ１０４とＰＭＯＳトランジスタ１０６のゲート接続）を操作する。入力ノードで論理低信号電圧の場合、ＮＭＯＳトランジスタ１０６はオフに切り換えられ、一方、ＰＭＯＳトランジスタ１０４は導通し、出力ノードをＶｄｄ電位近くに至らせる。入力ノード１０８に論理高が存在する場合には、ＮＭＯＳトランジスタ１０６は導通し、それによって出力ノードを低に引っ張り、一方、ＰＭＯＳトランジスタ１０４はオフに切り換えられる。

ＶＳＳラインまたはグランドに対する非保護出力パッド１１２に正のＥＳＤストレスが加わったとき、非制御またはフローティングのＮＭＯＳゲートのために、まずＮＭＯＳトランジスタ１０６が、ＭＯＳモードで少量の電流を導通させる。参照によりその内容を本明細書に組み込む、本出願の譲受人に譲渡された米国特許第６５２９３５９号に記載されているような、特別な「キープ・オフ（ｋｅｅｐ−ｏｆｆ）」回路がＮＭＯＳゲートの後にない場合、このゲートは通常、ゲート−ドレイン寄生容量のために、高に引っ張られる。この寄生または動的ゲート・バイアスは、図２に示されているように、スナップバック・トリガ電圧Ｖｔ１をＶｔ１’まで低下させる。これは、Ｖｔ１トリガ電圧を低下させるＭＯＳチャネルをＮＭＯＳトランジスタ１０６内に作り出す。したがって、ＮＭＯＳトランジスタ１０６には、より容易に（寄生）バイポーラ・モードへのトリガがかかることになる。低ゲート・バイアスは、Ｖｔ１トリガ電圧を寄生ＮＰＮ素子の保持電圧まで低下させるのに十分である。

ＥＳＤ保護を提供する１つの手法は、出力ドライバ１００内のＮＭＯＳトランジスタ１０６でのスナップバックを防止することである。図３に回路３００として示された従来の１つの保護概念は、Ｖｓｓまたはグランド・ノードと出力ノードの間にダイオード３０４（下側ダイオード）を接続し、出力ノードとＶｄｄノードの間にダイオード３０２（上側ダイオード）を接続する、出力ノードの「二重（ｄｕａｌ）ダイオード」保護から成っている。これらのダイオード３０２／３０４は、ＥＳＤ電流の方向を供給ライン／バス向きに変える。ＶｄｄラインとＶｓｓラインの間の電源クランプ３０６は、供給ライン間の電圧をクランプし、ＥＳＤ電流を放散する。

図３は、出力ドライバ１０２のＥＳＤ保護のための、二重ダイオードおよび電源クランプの保護回路３００の概略図を示す。出力パッドとＶＳＳの間の正のストレスに対して、２つの競合するトリガ経路が存在する。所期の電流経路は、出力端子からダイオード３０２を通ってＶｄｄへ流れ、電源クランプ３０６を通って、接地されたＶｓｓノードへ流れる。ＮＭＯＳトランジスタ１０６のフローティング・ゲートのために、このトランジスタは、ある低下したトリガ電圧Ｖｔ１〜Ｖｈでスナップバックへのトリガがかかる。多くの高電圧技術では、これはＮＭＯＳトランジスタに損傷を与える。しかし、それだけには限らないが、先端的シリサイド技術など他の多くの技術でも、スナップバックへのトリガがかかることは、同様に危険なことがある。ＮＭＯＳトランジスタが、ＮＭＯＳ全体にわたって均一な伝導度を保証するように安定化されていない場合、損傷が生じる恐れがある。すべての場合において、ＮＭＯＳが大きなＥＳＤ電流を分流するのに十分堅牢でなければ、破損を招くことになる。

さらに、バスの大きな抵抗（電力クランプまでの距離が大きい）、抵抗ダイオード（高電圧技術では典型的）、または高抵抗電力クランプのために、意図された電流経路での総電圧降下が非常に高くなり得る。意図された電流経路におけるこの総電圧降下があまりに高い場合、ＮＭＯＳトランジスタ１０６を通る電流経路にトリガがかかることがあり、それによってＮＭＯＳトランジスタ１０６をバイポーラ・モードにするストレスが加わる。ＮＭＯＳトランジスタ１０６がバイポーラ導通するように設計されていない場合、これは、ＮＭＯＳトランジスタの破壊を招く。ＮＭＯＳのトリガ電圧低下のために（Ｔｔ１’＜Ｖｔ１、上記および図２参照）、意図された電流経路の最大電圧または限界電圧は、先端的ＣＭＯＳ技術では相対的に小さくなり得る。

ＥＳＤストレス中にＮＭＯＳゲートをＶＳＳまで引っ張ることによってＮＭＯＳトランジスタのＶｔ１トリガ電圧を高める、特別な技法が存在する。このような「キープ・オフ回路」は以前に記載されており（米国特許第６５２９３５９号）、ＮＭＯＳトランジスタを保護するために使用することができる。しかし、それらの回路は、前置ドライバ論理回路の複雑さを増大させ、限界電圧をわずかに高めるだけである（通常、先端的ＣＭＯＳ技術で１〜２Ｖ、すなわち、Ｖ_{ｄｅｌｔａ}＝Ｖ_{ａｖａｌａｎｃｈｅ}−Ｖ_ｈｏｌｄ）。より大きいＥＳＤストレス電流に対しては、ＮＭＯＳの破壊が依然として起こり得る。

出力パッド１１２と出力ドライバ１０２の間にときとして配置される分離抵抗３０８「Ｒｉｓｏ」（図３参照）は、ＮＭＯＳトランジスタ１０６を通る電流を低減させることができる。ＥＳＤ電流の小部分がＮＭＯＳトランジスタ１０６および抵抗３０８を通って流れる場合、ダイオード３０２および電源クランプ３０６を通る所期の電流経路に有利な、大きな電圧降下が誘起される。この分離抵抗３０８は「速効」ＥＳＤ解決法として、成熟した技術に使用されてきたが、多くの欠点を有する。ＮＭＯＳトランジスタ１０６を通る電流を安全な値まで効果的に低減させるには、大きな抵抗値（５０Ω未満〜１ｋΩ）が必要とされる。この抵抗値の関数として、出力ドライバの速度および出力電流／電圧が低下する。したがって、正常動作の出力電流レベルを一定に維持するには、出力ドライバのサイズを大きくする必要がある。このようなサイズの増大は実際的ではないことがある。

バスの抵抗は一般に、総電圧降下を過大な値まで増大させるので、ＮＭＯＳトランジスタ１０６を局部的に保護する別の方法が存在する。局部クランプ３１８／３２０が、ＮＭＯＳのドレイン−ソースの近くに、それと並列に配置される。その意図は、その電圧をＮＭＯＳトランジスタ１０６の（低下した）Ｖｔ１（Ｖｔ１’）トリガ電圧未満の、ある安全な値にクランプすることである。それには、ＥＳＤ設計窓が非常に狭いために、局部クランプ３１８／３２０のトリガ電圧の煩雑な選択が必要となる。このクランプは、ＮＭＯＳトランジスタのＶｔ１／Ｖｔ１’トリガ電圧よりも十分に低い電圧（これによってその最大トリガ電圧が定まる）ではあるが、望ましくないトリガがかかるのを防止するために、正常動作の最大信号電圧よりも十分に高い電圧（これによってその最少トリガ電圧が定まる）で、導通を開始する必要がある。多くの応用例では、この最大電圧と最少電圧の差は非常に小さく、ときにはマイナスになる。このため、多くの場合、局部クランプ３１８／３２０の使用は、どんな出力ドライバのインバータ１０２のトランジスタを保護するにも有用ではない。
米国仮特許出願第６０／５７７７８５号米国特許第６５２９３５９号

現在、出力ドライバをＥＳＤ事象から保護するために利用可能な技術は複雑であり、また出力ドライバの正常な動作を妨げる。したがって、出力ドライバに使用されるトランジスタの保護を改善する方法および装置が、従来技術において必要とされている。

本発明は、回路用の電流制御ＥＳＤ保護を提供する方法および装置である。本発明の実施形態は、入力パッドまたは出力パッドのどちらかをＥＳＤ事象から保護するために使用することができる。このＥＳＤ保護回路は、ＥＳＤクランプ、およびこのクランプのアクティブ化を制御する電流検出器を含む。このＥＳＤクランプは、ドライバ・トランジスタの出力端子間または入力端子間に接続される。局部クランプは、電流検出器に接続され、この検出器は、ＥＳＤ事象による電流が既定の限度を超えたときに、クランプをアクティブ化する。このクランプは、集積回路に使用されるＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの両方を保護するために使用することができる。電流検出器およびＥＳＤクランプは、別々に設計でき、また、半導体チップの別々の領域に配置されてもよい。

上述の、本発明の特徴が列挙された方法が詳細に理解できるように、上で簡潔に要約した本発明のより具体的な説明は、添付の図面にそのいくつかが示されている実施形態を参照することによって得られるであろう。しかし、本発明は、その他の同様に効果的な実施形態を認めることができるので、添付の図面は、本発明の典型的な実施形態を示すのみであり、したがって、本発明の範囲を限定するものとみなされるべきでないことに留意されたい。

本発明は、１つのノード（入力または出力）と、ＶｓｓノードまたはＶｄｄノード（またはグランド）との間に加えられたＥＳＤストレスから、集積回路内のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタを保護するための、電流制御ＥＳＤクランプを提供するものである。トランジスタとＥＳＤクランプのトリガ競合を防止するために、クランプのトリガ電圧は、トランジスタ中を流れる電流によって制御される。本発明は、少なくとも１つのＥＳＤクランプに結合された、少なくとも１つの電流検出器を含む。この電流検出器は、正常な集積回路動作中に生成される電流と、ＥＳＤ事象中に発生される電流とを区別するように設計される。

図４は、インバータ１０２のトランジスタ１０４、１０６を保護するように配置された電流制御ＥＳＤクランプ４０２／４０４を含む、出力ドライバ４００の第１の実施形態の概略図である。具体的には、第１のＥＳＤクランプ４０２が、ＰＭＯＳトランジスタ１０４のソース端子からドレイン端子に接続され、第２のＥＳＤクランプ４０４が、ＮＭＯＳトランジスタ１０６のソース端子からドレイン端子に接続される。出力パッド１１２とＶｓｓの間の正のＥＳＤ事象は、クランプ４０４によって対処され、一方、出力パッド１１２とＶｄｄの間の負のＥＳＤ事象は、クランプ４０２によって対処される。ＥＳＤクランプ４０２／４０４は、トリガをかける電圧が煩雑なトリガ電圧選択回路を必要とするような、特定の電圧ではトリガされない。ＥＳＤクランプ４０２／４０４は、あるレベルの電流がトランジスタ１０４／１０６を流れるときトリガされる。正のＥＳＤストレスが出力パッド１１２とＶＳＳの間に加わったとき、ＮＭＯＳトランジスタ１０６が最も低い抵抗の経路を形成するので、まずこれが導通する。本発明は、トランジスタ１０６を通る電流経路内に、電流検出器を追加する。この経路中で、電流振幅が正常動作の最大電流より著しく大きくなったとき、ＥＳＤクランプ４０４が閉じ、それによって出力端子１１２とＶｓｓラインの間に低抵抗の分流経路を作り出し、その電圧をクランプし、ＮＭＯＳトランジスタ１０６を保護する。負のＥＳＤストレスの場合には、クランプ４０２が出力パッド１１２とＶｄｄの間で同様に動作して、負のＥＳＤストレスをＶｄｄラインに分流し、ＰＭＯＳトランジスタ１０４を保護する。ダイオード３０２／３０４を、それぞれ、正のＥＳＤストレスを分流するために出力パッド１１２とＶｄｄの間に、また、負のＥＳＤストレスを分流するために出力パッド１１２とＶｓｓの間に、追加することができる。

図５は、ＥＳＤクランプ４０４が、ＳＣＲ５０５、および電流検出器として動作する電流検知抵抗５０２を含む、出力ドライバ５００の第１の実装形態の概略図を示す。話を簡単にするために、ＮＭＯＳトランジスタ１０６を保護するクランプ４０４のみを示し、詳細に説明する。ＰＭＯＳトランジスタ１０４を保護するクランプ４０２の一実装形態については、図８に関して示し、説明する。電流検知抵抗５０２（あるいは、その他のトリガ素子または検知素子）を、ＥＳＤクランプ４０２、４０４の両方をアクティブ化するために、共用してもよい。

ＳＣＲ５０５は、従来のように配置された第１のトランジスタ５０４および第２のトランジスタ５０６を含む。具体的には、トランジスタ５０６のベースおよびエミッタは、それぞれトランジスタ５０４のコレクタ、およびＶｓｓ（カソード）に接続される。トランジスタ５０６のコレクタは、トランジスタ５０４のベース、およびドライバ１０２の出力端子に接続される（ゲートＧ２を形成）。トランジスタ５０４のエミッタは、ＳＣＲ５０５のアノードを形成し、出力パッド１１２に接続される。電流検知抵抗５０２は、ゲートＧ２と、ＳＣＲ５０５のアノードの間に接続される。ＥＳＤクランプ４０４は、（出力ノードに接続された）アノードと、（ＮＭＯＳのドレインに接続された）Ｇ２ノードとの間の電圧降下がおよそ０．７Ｖ、すなわちＳＣＲ５０５のアノード−Ｇ２ダイオードの内部電圧に達したときにトリガがかかる。抵抗５０２の値は、正常動作での最大許容電流までの電流の場合に抵抗５０２両端間の電圧降下が０．７Ｖ未満になるように定められる。一般にはるかに大きいＥＳＤ電流レベルの場合、抵抗５０２両端間の電圧降下は、ＳＣＲ５０５にトリガをかけるのに十分な大きさである。

ドライバ１０６を通る電流を制限するために、ダイオード３０２を抵抗５０２の後に配置することができる。この場合には、ＳＣＲ５０５にトリガがかかる前に抵抗５０２中を流れる電流は、２つの電流経路、すなわちドライバ１０６とダイオード３０２に分割される。

前の説明では、電流検知抵抗５０２は、ＳＣＲ５０５のアノード−Ｇ２接合の上に、すなわち出力ドライバ１０６のドレイン側に配置されているが、この抵抗がＳＣＲ５０５のＧ１−カソード抵抗の上に、すなわち出力ドライバ１０６のソース側に配置される場合にも同じ原理が当てはまる。

ＮＭＯＳトランジスタ１０６は、ＥＳＤクランプ４０４の自動制御トリガ要素として働く。ＳＣＲをベースとしたＥＳＤクランプが選択されるのは、それが面積当たり最も高いＥＳＤ電流堅牢性を有するからである。

ＳＣＲ５０５のアノードとＧ２（Ｎウェル）接続の間に配置された電流検知抵抗５０２の値は、正常動作中にＮＭＯＳトランジスタ１０６中を流れる最大電流に基づいて計算することができる。１００μｍＮＭＯＳトランジスタ１０６は通常、最大Ｉ_{ＮＭＯＳ正常動作}＝５０ｍＡの正常動作出力電流を有する（０．５ｍＡ／μｍゲート幅）。ＥＳＤに対して堅牢に形成された場合、このＮＭＯＳは、その寄生バイポーラ・デバイスによって、一般に１０倍高い電流レベルをもたらすことができる。すなわち、Ｉ_{ＮＭＯＳ＿ＥＳＤ}＝５００ｍＡである。

抵抗値は、正常動作中にＳＣＲに望ましくないトリガがかかるのを防止するために、十分小さいことが必要であり、これは次のように定式化することができる。

一方、電流検知抵抗値は、出力ドライバ１０２が破損される前にＥＳＤクランプ４０４に低抵抗状態へのトリガがかかることを保証するために、十分大きい必要がある。次式から最小値が計算される。

この例では、抵抗値を１．４〜８Ωとする必要がある。ＮＭＯＳデバイスを堅牢にすることができる技術では、最大寄生バイポーラ電流が正常動作最大電流レベルの一般に１０倍であるので、この式はそれと同じ可能性を与える。

図９に回路９００として示された一代替実装形態では、インピーダンス要素９０２をゲートＧ２と出力ドライバ（トランジスタ１０６のドレイン）の間に追加することができる。要素９０２は、ＥＳＤ事象中は低インピーダンスを有し、正常な回路動作中は高インピーダンスを有する。このような要素９０２の例は、順方向導通モードでのダイオードである。このダイオードは、出力ドライバから見た静電容量を効果的に低減する。しかし、このダイオードは、同じ大きさの電流検知抵抗５０２に必要なトリガ電流を増加させる。というのは、ＳＣＲ５０５にトリガをかけるのに必要な、この抵抗５０２両端間の総電圧が、このとき１．４Ｖ、すなわちダイオードの固有電圧降下の２倍になるからである。このような要素９０２を使用すると、付加的な電圧降下がもたらされ、それによりＥＳＤ事象に対して追加のマージンが得られる。これは、高温の用途で重要になることがある。また、動作電流が大きいドライバの場合、抵抗５０２が非常に小さくなり、実際的でないこともある。したがって、ダイオード９０２を追加すると、実際的な値の抵抗５０２を使用することが可能になる。

インピーダンス要素９０２として、直列接続された複数のダイオード、ＭＯＳデバイスなどを含めた他のデバイスを使用することができる。図１２は、ノードＧ２からインバータ出力端子に結合された一連のＭＯＳデバイス１２０２であるインピーダンス要素を有する回路１２００を含む、図９の実施形態の一代替実装形態の回路図を示す。図１３は、インピーダンス要素１３０２が、ＭＯＳトランジスタ１３０４、コンデンサ１３０６、および抵抗１３０８を含む、回路１２００を含む図９の実施形態のさらなる実装形態を示す。このトランジスタのドレインはノードＧ２に結合され、そのソースはインバータ出力端子に結合される。抵抗１３０８とコンデンサ１３０６は、ＶＤＤからＶＳＳへと直列に接続される。したがって、この回路は、Ｖｄｄラインの電源が入ったときに、トランジスタ１３０４をオフ状態に切り換える。トランジスタ１３０４のゲートは、コンデンサ１３０６を介してＶＳＳに結合される。さらに、ゲートＧ１がＳＣＲ５０５にトリガをかけるために使用される場合、要素９０２は、ゲートＧ１からトランジスタ１０６のドレインに接続される。

図６に示された、本発明の別の実装形態では、ＰＭＯＳトランジスタ６０４が、ドライバ６００のＥＳＤクランプ６０６に追加され、それによってＰＡＤ１１２をＳＣＲ５０５のＧ１に接続する。ＰＭＯＳトランジスタ６０４のゲートは、出力ドライバ１０６に接続される。ＳＣＲ５０５のゲートＧ２は、フローティングのままになっている出力ドライバ１０６に接続されても、出力パッド１１２に結合されてもよい。これらの接続はそれぞれ、トリガ電流を低くするための専用のＲ２抵抗５０２を介して行なうことができる。バイアス抵抗６０２がＧ１からＶｓｓに接続される。この抵抗は、外部に追加されても、ＳＣＲ５０５内の固有基板抵抗またはＰウェル抵抗であってもよい。ＥＳＤ事象中、ＰＭＯＳトランジスタ６０４のゲートは低に引っ張られ、それによってこのトランジスタにＭＯＳモードでトリガがかかる。次いでＰＭＯＳトランジスタ６０４は、ＳＣＲ５０５のＧ１ノードに電流を注入し、それによってＥＳＤクランプに有効にトリガをかける。さらに、ＳＣＲ５０５のゲートＧ２が出力ドライバに結合されている場合は、抵抗５０２両端間の電圧もＳＣＲのノードＧ２において、ダイオードに順方向バイアスをかけるので、ＳＣＲはまた、Ｇ２ノードを流れる電流によってもトリガをかけることができる。したがって、トリガをかける条件は次式になる。
Ｉ_{ＮＭＯＳ＿ＥＳＤ}・Ｒ_検知＞＞最小（０．７Ｖ，Ｖｔｈ_ＰＭＯＳ）

クランプを正常動作中にオフに維持するための条件は、次式の通りである。Ｉ_{ＮＭＯＳ＿正常動作}・Ｒ_検知＜＜最小（０．３Ｖ，Ｖ’_ＰＭＯＳ）ただし、Ｖ’ＰＭＯＳは、ＰＭＯＳトランジスタ６０４中の漏洩が十分に少ない場合の、ＰＭＯＳトランジスタ６０４のソース−ゲート電圧である。ＥＳＤ保護の開発時には、通常、ＭＯＳ特性がわかっているので、ＥＳＤ設計者は、Ｒ_検知６０２の適切な値を計算することができる。設計にＰＭＯＳトランジスタ６０４を含めることによって、ＳＣＲトリガ電流は、２つの経路（ＰＭＯＳトランジスタ６０４、およびドライバ・トランジスタ１０６）に分割され、それによってＳＣＲ５０５にトリガがかかる前にドライバ・トランジスタ１０６が導通させる必要のある電流量が少なくなる。

図７に示された、出力ドライバ７００の別の実装形態では、トランジスタ７０２のＰＭＯＳゲート−ソース間の電圧降下がバイアス信号を生成し、この信号は、電源クランプ３０６への共用トリガ・バス７０４上に供給される。ＰＭＯＳトランジスタ７０２は、各入出力パッド１１２に追加される、非常に小さい付加デバイスにすぎない。付加トリガ・バス７０４は、すべてのＩ／Ｏ端子に共用され、Ｒ値が高いために（１ｋΩ以下）その電流が小さい値に制限されるので、金属幅を小さくすることができる。ＶＳＳに対してＩ／Ｏパッド１１２に加わるＥＳＤストレスは、まずドライバＮＭＯＳトランジスタ１０６中を流れ、十分なゲート−ソース・バイアスが生成されたときのある電流レベル（例えば１００ｍＡ）からＰＭＯＳトランジスタ７０２をオンにする。正常動作中には、ＰＭＯＳトランジスタ７０２をアクティブ化するのに十分な電圧降下がない。ＰＭＯＳトランジスタ７０２がオンになったとき、トリガ・バス７０４の電位がＩ／Ｏパッド電圧に引き上げられる。これは、ある非常に低いＶｔ１で電源クランプ３０６をアクティブ化するための信号を生成し、それによってダイオード３０２および電源クランプ３０６中を電流が流れることができるようにする。一例として、電源クランプ３０６は、ラッチアップの問題を防止するために高保持電流のＳＣＲを生成する、周知のＮＭＯＳトリガＳＣＲとして作成される。

図８は、ＥＳＤクランプ４０２、および電流検知抵抗８０２（すなわち、ＰＭＯＳトランジスタ１０４を保護するための電流検出器）を有する出力ドライバ８００の一部分の、一実装形態の概略図を示す。ＥＳＤクランプ４０２はＳＣＲ８００を含む。ＳＣＲ８００は、ＰＮＰトランジスタ８０４、ＮＰＮトランジスタ８０６、および抵抗８０８を含む。トランジスタ８０４のエミッタはＶｄｄに結合され、トランジスタ８０４のベースは、ドライバ・トランジスタ１０４のソース、およびトランジスタ８０６のコレクタに接続される。トランジスタ８０４のコレクタは、トランジスタ８０６のベースに接続され、また抵抗８０８を介してＶｓｓに接続される。出力ドライバ回路にディープＮウェル技術、またはシリコン・オン・インシュレータ技術を使用する場合は、抵抗８０８は、Ｖｓｓではなく出力端子１１２に結合するか、あるいはフローティングのままとしてもよい。トランジスタ８０６のエミッタは、出力端子１１２に接続される。抵抗８０２はＶｄｄと、トランジスタ１０４のソースとの間に結合される。抵抗８０２両端間の電圧降下は、トランジスタ１０４中の電流に比例する。第１の実施形態と同様に、抵抗８０２中の電流がある大きな値になったとき、ＳＣＲ８００はアクティブ化され、ＥＳＤ電流を出力パッド１１２からＶｄｄに導通させる。抵抗８０２の値は、上記で論じたのと同じように計算される。図６および図７の追加トリガ回路は、図８のＰＭＯＳ保護回路８００とともに使用することができる。いくつかの応用例では、このトリガ回路は、ＰＭＯＳ保護回路、ＮＭＯＳ保護回路のどちらかまたは両方に使用することができ、すなわちＥＳＤ回路は必ずしも対称型である必要はない。

図１０は、電流制御ＥＳＤ回路１００８、１０１０を使用して、入力パッド１００６に結合された回路１０１２を保護するのに使用するための、本発明の一実施形態を示す。回路１０００を正のＥＳＤ事象から保護するために、ＥＳＤ回路１００８は、電流検知抵抗５０２に結合されたＳＣＲ５０５（バイポーラトランジスタ５０４、５０６、および抵抗６０２）を含む。回路１０００を負のＥＳＤ事象から保護するために、ＥＳＤ回路１０１０は、図８のＳＣＲ８００と類似のＳＣＲ構造を含む。

抵抗５０２は、入力パッドから、保護されるべき回路１０１２（トランジスタ１０４および１０６）の入力端子に結合される。出力回路１０１２の一例では、各トランジスタ（ＮＭＯＳトランジスタ１０６、およびＰＭＯＳトランジスタ１０４）のゲートが互いに結合される。ＰＭＯＳトランジスタ１０４のソースは、ある電圧Ｖｄｄに結合され、ＮＭＯＳトランジスタ１０６のソースは、ある電圧Ｖｓｓに結合される。各トランジスタ１０４、１０６のドレインは、互いに結合することができる。

トリガ電流がトランジスタのゲートを流れず入力パッドに流れる経路を設けるために、第１のダイオード１００２がゲートからＶｄｄに（アノードがＶｄｄに）結合され、第２のダイオード１００４がゲートからＶｓｓに（カソードがＶｓｓに）結合される。このようにして、正のＥＳＤ事象の電流が、抵抗５０２およびダイオード１００２を通ってＶｄｄに流れる。ＥＳＤ電流が十分に大きいときには、ＳＣＲ５０５にトリガがかかってＥＳＤストレスをＶｓｓに伝導する。負のＥＳＤ事象の電流が抵抗５０２、ダイオード１００４を通ってＶｓｓに流れる。ＥＳＤ電流が十分に大きいときには、ＳＣＲ８００にトリガがかかってＥＳＤストレスをＶｄｄに伝導する。したがって、電流制御ＥＳＤ回路は、回路１０１２の入力部を正負両方のＥＳＤストレスから保護するために使用される。

図１１は、図１０の本発明の実施形態の、一代替実装形態を示す。入力回路１１００のこの実装形態では、ダイオード１１０２が入力パッド１００６からＶｄｄに（アノードがＶｄｄに）結合され、ダイオード１１０４が入力パッド１００６からＶｓｓに（カソードがＶｓｓに）結合される。この入力部を正のＥＳＤストレスから保護するために、ＳＣＲ５０５が入力パッドからＶｓｓに結合されて、電流検知抵抗５０２によってトリガがかかったときに導通する。正常動作中、電流経路は、トランジスタ１０６のゲート接合からソースに接続された、アクティブ・ソース・ポンプ（ＡＳＰ）回路を通る。抵抗１１０８は、ソース１０６をＶｓｓに結合する。直列に接続された抵抗５０２、ＡＳＰ１１０６、および抵抗１１０８中を過大な電流が流れたとき、ＳＣＲにトリガがかかる。類似の回路構成を使用して、回路１０１２を負のＥＳＤストレスから保護することができる。

上記は、本発明の実施形態を対象としているが、本発明の基本的な範囲から逸脱することなく、本発明のその他のさらなる実施形態を考案することができ、また、本発明の範囲は、添付の特許請求の範囲によって決定される。

インバータ段から成る、従来のＣＭＯＳ出力ドライバ構成の概略図である。グランド上のＶｓｓに対して出力パッドに加えられた正のＥＳＤストレスの影響を示す線図である。出力ドライバのＥＳＤ保護のための、従来の二重ダイオードと電源クランプの保護回路の概略図である。本発明の電流制御ＥＳＤクランプの概略図である。電流制御ＳＣＲを使用する、本発明の一実装形態の概略図である。本発明の第２の実装形態の概略図である。本発明の第３の実装形態の概略図である。出力ドライバのＰＭＯＳトランジスタを保護するための、本発明の一実装形態の概略図である。本発明の代替実装形態の概略図である。集積回路の入力パッドを保護するための、本発明の一実施形態の概略図である。集積回路の入力パッドを保護するための実施形態の、代替実装形態の概略図である。図９の実施形態の代替実装形態を示す図である。図９の実施形態の別の代替実装形態を示す図である。

Claims

静電放電（ＥＳＤ）装置であって、
保護されるべき回路を流れる電流を検出するための電流検出器と、
少なくとも既定の大きさを有する電流を前記電流検出器が検出したときにアクティブ化して前記装置を保護する、前記電流検出器に結合されたクランプとを含む、ＥＳＤ装置。
前記電流検出器が、前記電流の前記既定の大きさを定める値を有する抵抗である、請求項１に記載のＥＳＤ装置。
前記回路が、出力ドライバ内のトランジスタである、請求項１に記載のＥＳＤ装置。
前記回路が、出力パッドと基準電位の間に少なくとも１つのダイオードを含み、前記少なくとも１つのダイオードが、前記電流検出器中を流れる電流の少なくとも一部を導通させる、請求項１に記載のＥＳＤ装置。
前記クランプがシリコン制御整流器（ＳＣＲ）である、請求項１に記載のＥＳＤ装置。
トリガ回路が前記電流検出器に結合され、前記電流検出器が、前記クランプをアクティブ化する前記トリガ回路をアクティブ化する、請求項１に記載のＥＳＤ装置。
トリガ・デバイスがＭＯＳトランジスタである、請求項６に記載のＥＳＤ装置。
前記ＥＳＤ装置が、第１の基準電位から第２の基準電位までの保護されるべき回路の両端に結合された電源クランプを含む、請求項１に記載のＥＳＤ装置。
出力回路を保護するためのＥＳＤ回路であって、
出力パッドから第１の電位に至る電流経路に第１のトランジスタを介して接続された、第１の電流検出器と、
前記電流検出器に接続されたゲート、前記出力パッドに接続されたアノード、および前記第１の電位に接続されたカソードを有する、第１のＳＣＲと、
前記出力パッドから第２の電位までの電流経路に第２のトランジスタを介して接続された第２の電流検出器と、
前記電流検出器に接続されたゲート、前記出力パッドに接続されたカソード、および前記第２の電位に接続されたアノードを有する、第２のＳＣＲとを含む、ＥＳＤ回路。
前記第１および第２の電流検出器が抵抗である、請求項９に記載のＥＳＤ回路。