KR101006097B1 - 정전기 보호회로 - Google Patents

정전기 보호회로 Download PDF

Info

Publication number
KR101006097B1
KR101006097B1 KR1020080111249A KR20080111249A KR101006097B1 KR 101006097 B1 KR101006097 B1 KR 101006097B1 KR 1020080111249 A KR1020080111249 A KR 1020080111249A KR 20080111249 A KR20080111249 A KR 20080111249A KR 101006097 B1 KR101006097 B1 KR 101006097B1
Authority
KR
South Korea
Prior art keywords
static electricity
transistor
input
protection circuit
electrostatic protection
Prior art date
Application number
KR1020080111249A
Other languages
English (en)
Other versions
KR20100052294A (ko
Inventor
곽국휘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080111249A priority Critical patent/KR101006097B1/ko
Priority to US12/613,406 priority patent/US20100118457A1/en
Publication of KR20100052294A publication Critical patent/KR20100052294A/ko
Application granted granted Critical
Publication of KR101006097B1 publication Critical patent/KR101006097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 집적회로를 정전기방전(ELECTROSTATIC DISCHARGE, ESD)에 의한 손상으로부터 보호하는 정전기 보호회로에 관한 것으로서, 전원전압라인 및 입출력 데이터라인 사이에 연결되고 상기 입출력 패드로부터 유입된 정전기를 상기 전원전압라인으로 유도하는 정전기 유도부와, 상기 전원전압라인과 제 1 단이 연결되는 커플링 커패시터와, 및 상기 커플링 커패시터의 제 2 단과 연결되고 상기 입출력 데이터라인과 접지전압라인 사이에 연결되며 상기 커플링 커패시터를 통하여 유입되는 정전기에 의하여 상기 입출력 데이터라인 상의 상기 정전기를 상기 접지전압라인으로 방전하는 SCR부를 포함하여 구성함으로써 종래의 정전기 보호회로에 비해 저전압에서 동작이 촉발되면서도, 고속 반도체 집적회로의 입출력 패드에 적용하여도 반도체 집적회로의 정상동작에 영향을 미치지 않아 고속 반도체에 적합한 정전기 보호회로에 관한 것이다.
반도체, 정전기, 커플링 커패시터, ESD

Description

정전기 보호회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT}
본 발명은 정전기 보호회로에 관한 것으로서, 보다 상세하게는 반도체 장치의 입출력 패드로 유입되는 정전기를 방전시켜서 반도체 장치를 정전기로부터 보호하는 정전기 보호회로에 관한 것이다.
일반적으로 반도체 장치의 입출력 패드에는 외부로부터 유입되는 정전기로부터 내부회로를 보호하기 위하여 정전기 보호회로가 구성된다.
반도체 장치용 정전기 보호회로를 구성하기 위하여 다이오드, 금속 산화막 반도체(MOS) 트랜지스터, SCR(SILICON CONTROLLED RECTIFIER)가 가장 널리 이용되고 있다.
반도체 장치는 고집적화와 저전력 소비를 달성하기 위하여 점차 낮은 동작전압을 이용하는 추세이며, 정전기 보호소자는 이러한 기술적 변화에 대응하기 위하여 낮은 촉발 전압에도 동작될 수 있어야 한다.
따라서, 종래 SCR 회로에 커플링 커패시터를 부가한 LVTSCR(LOW VOLTAGE TRIGGERED SCR)이 제시되어 낮은 촉발 전압을 구현하고 있다.
한편, 정전기 보호회로는 고속화되는 반도체 장치에서 정상적인 동작에 영향을 미치는 요소로 작용되면 안된다.
종래의 정전기 보호회로의 일예로 LVTSCR을 구현한 미국특허 USP 6,768,616호가 예시될 수 있으며, 이는 도 1과 같은 구성을 갖는다.
도 1을 참조하면, 종래의 정전기 보호회로는 입출력 패드(110)에 정전기 방전부(120)가 구성되며, 입출력 패드(110)와 정전기 방전부(120) 사이에 커플링 커패시터(125)가 구성된다.
정전기 방전부(120)는 PNP 트랜지스터(121)와 NPN 트랜지스터(122)를 구비하며, 커플링 커패시터(125)가 연결되는 노드(124)에 PNP 트랜지스터(121)의 에미터, NPN 트랜지스터(122)의 베이스 및 기판저항(123)이 연결되는 구성을 갖는다.
상술한 구성을 갖는 정전기 방전부(120)는 커플링 커패시터(125)를 통하여 유입되는 정전기를 검출 전류로 이용하여 입출력 패드(110)와 접지전압(VSS) 간을 스위칭함으로써 입출력 패드(110)로 유입되는 정전기를 접지전압(VSS) 쪽으로 방전하는 동작을 수행한다.
그러나, 도 1의 구성에서 커플링 커패시터(125)는 입출력 패드(110)에 연결되기 때문에 고속 동작을 하는 반도체 장치의 경우 정상적인 입출력 동작에 영향을 미치게 된다.
예를 들어 1GHz로 동작하는 반도체 장치의 내부 신호는 통상 100ps 수준의 신호 상승 시간(Risetime)을 갖는다.
이러한 신호가 입출력 패드(110)에 인가되면 이 신호에 적용되는 커플링 커패시터(125)의 임피던스에 의하여 접지전압(VSS)으로 상당한 수준의 누설 전류가 발생하여 신호 왜곡이 감당하기 어려운 수준에 이를 수 있다.
따라서 고속 반도체 장치의 정전기 보호회로는 ESD 동작 촉발 전압이 낮으면서도, 반도체 장치의 정상 동작에 영향을 미치지 않는 구성이 필요하다.
본 발명은 저전압에서 동작이 촉발되면서도, 입출력 패드에 적용되는 신호에 왜곡이 발생하지 않도록 함으로써 반도체 장치의 정상동작에 영향을 미치지 않는 고속 반도체에 적합한 정전기 보호회로를 제공한다.
본 발명의 정전기 보호 회로는, 전원전압라인 및 입출력 데이터라인 사이에 연결되고 상기 입출력 패드로부터 유입된 정전기를 상기 전원전압라인으로 유도하는 정전기 유도부와, 상기 전원전압라인과 제 1 단이 연결되는 커플링 커패시터와, 및 상기 커플링 커패시터의 제 2 단과 연결되고 상기 입출력 데이터라인과 접지전압라인 사이에 연결되며 상기 커플링 커패시터를 통하여 유입되는 정전기에 의하여 상기 입출력 데이터라인 상의 상기 정전기를 상기 접지전압라인으로 방전하는 SCR부를 포함하는 것을 특징으로 한다.
바람직하게는 상기 정전기 유도부는 상기 정전기의 유도가 일 방향성을 갖는 정전기 보호소자를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 정전기 보호소자는 다이오드, MOS 트랜지스터, BJT 또는 SCR 소자 중 어느 하나인 것을 특징으로 한다.
또한, 바람직하게는 상기 SCR부는 상기 커플링 커패시터를 통하여 유입된 정전기에 의하여 생성되는 검출 전압에 의하여 턴온되는 제 1 트랜지스터와, 상기 커플링 커패시터를 통하여 유입된 정전기에 의한 전압 강하가 발생되며 상기 전압 강하에 의하여 발생된 전압을 상기 검출 전압으로 상기 제 1 트랜지스터에 인가하는 기판저항, 및 상기 제 1 트랜지스터의 턴온에 연동되어 상기 데이터 입출력라인으로부터 접지전압으로 방전하는 제 2 트랜지스터를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 기판저항은 상기 제 2 트랜지스터의 방전 경로에 포함됨을 특징으로 한다.
또한, 바람직하게는 상기 제 1 트랜지스터 및 제 2 트랜지스터는 BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 한다.
한편, 본 발명의 다른 정전기 보호 회로는 전원전압라인 및 입출력 데이터라인 사이에 연결되고, 상기 입출력 패드로부터 유입된 정전기를 상기 전원전압라인으로 유도하는 정전기 유도부와, 상기 전원전압라인과 연결되고 내부에 커플링 커패시터를 포함하여 상기 전원전압라인의 정전기를 검출하는 검출부, 및 상기 입출력 데이터라인 및 상기 접지전압라인 사이에 연결되고 상기 검출부와 연결되며 상기 검출부의 출력신호에 의하여 구동되어 상기 입출력 데이터라인의 상기 정전기를 상기 접지전압라인으로 방전하는 정전기 방전부를 포함하는 것을 특징으로 한다.
바람직하게는 상기 정전기 유도부는 상기 정전기의 유도가 일 방향성을 갖는 정전기 보호소자를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 정전기 보호소자는 다이오드, MOS 트랜지스터, BJT 또는 SCR 소자 중 어느 하나인 것을 특징으로 한다.
또한, 바람직하게는 상기 정전기 방전부는 상기 커플링 커패시터를 통하여 유입된 정전기에 의하여 생성되는 검출 전압에 의하여 턴온되는 제 1 트랜지스터, 및 상기 제 1 트랜지스터의 턴온에 연동되어 상기 데이터 입출력 라인 상의 접지전압으로 방전하는 제 2 트랜지스터를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 검출부는 상기 커플링 커패시터, 및 상기 접지전압라인과 상기 커플링 커패시터 사이에 연결되는 저항을 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 저항은 상기 정전기 방전부의 기판저항인 것을 특징으로 한다.
또한, 바람직하게는 상기 제 1 트랜지스터는 BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 한다.
또한, 바람직하게는 상기 제 2 트랜지스터는 BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 한다.
본 발명은 입출력 패드로부터 유입된 정전기를 입출력 패드와 연결된 정전기 보호소자를 통해 전원전압라인으로 흐르게 하고 이를 전원전압라인과 연결된 커플링 커패시터를 통해 접지전압라인으로 정전기의 교류성분이 흐르도록 하여 SCR부를 구동시킴으로써 저전압에서 동작이 촉발되면서도, 신호 왜곡이 발생하지 않으므로 고속 반도체 집적회로의 입출력 패드에 적용하여도 반도체 집적회로의 정상동작에 영향을 미치지 않도록 하여 반도체의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.
도 2 는 본 발명의 제 1 실시예에 따른 정전기 보호회로(200)의 블록도이고, 도 3은 본 발명의 제 1 실시예에 따른 정전기 보호회로(200)의 회로도이다.
먼저 도 2를 참조하면, 본 발명의 정전기 보호회로(200)는 정전기 유도부(220)와 SCR부(230) 및 커플링 커패시터(240)를 포함하여 구성된다
정전기 유도부(220)는 입출력 패드(210)의 입출력 데이터라인(211)과 전원전압라인(212) 사이에 연결되며 입출력 패드(210)로부터 유입된 정전기를 전원전압라인(212)으로 유도한다.
커플링 커패시터(240)는 전원전압라인(212)와 제 1 단이 연결되며, 제 2 단은 SCR부(230)과 연결된다.
한편, SCR부(230)는 상기 커플링 커패시터(240)의 제 2 단과 연결됨과 동시에 입출력 데이터라인(211)과 접지전압라인(213) 사이에 연결되며, 커플링 커패시터(240)를 통하여 유입되는 정전기에 의하여 입출력 데이터라인(211) 상의 정전기를 접지전압라인(213)으로 방전한다.
이때, 커플링 커패시터(240)는 반도체 장치의 동작속도를 고려하여 다양한 용량으로 설계될 수 있으나, 대체로 1pF~1nF의 커패시터 소자를 사용하는 것이 바람직하다.
도 2에 따른 정전기 보호회로(200)의 동작설명은 다음과 같다.
입출력 패드(210)에 정전기가 유입되면 정전기 유도부(220)에 의해 정전기가 전원전압라인(212)으로 유도되고 전원전압라인(212)에 유도된 정전기는 커플링 커패시터(240)를 거쳐 SCR부(230)로 유입된다.
이에 따라 SCR부(230)가 작동됨으로써 입출력 패드(210)로부터 입출력 데이터라인(211)으로 유입된 정전기는 접지전압라인(213)으로 방전된다.
이에 대한 자세한 설명을 위해 도 3을 참조하면, 정전기 유도부(220)는 입출력 패드(210)의 입출력 데이터라인(211)과 일측이 연결되고 타측이 전원전압라인(212)과 연결되며, 정전기의 유도가 일 방향성을 갖는 정전기 보호소자(221)를 더 포함한다.
이때, 정전기 보호소자(221)는 다이오드, MOS 트랜지스터(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR), BJT(BIPOLAR JUNCTION TRANSISTER) 또는 SCR 소자 중 적어도 어느 하나를 사용할 수 있으나, 도 3에는 다이오드를 적용한 것만을 나타내었으며 이를 기준으로 설명하기로 한다.
정전기 유도부(220)는 입출력 패드(210)로 정전기가 유입되면 입출력 패드(210)와 연결된 정전기 보호소자(221)의 순방향 다이오드 동작에 의하여 정전기를 전원전압라인(212)으로 유도한다.
한편, SCR부(230)는 입출력 데이터라인(211)과 접지전압라인(213) 사이에 연결됨과 동시에 전원전압라인(212)와 연결된 커플링 커패시터(240)의 제 2 단과 연결되며, 접지전압라인(213) 및 커플링 커패시터(240)와 연결되는 제 1 트랜지스터(231a)와, 제 1 트랜지스터(231a) 및 입출력 패드(210)의 입출력 데이터라인(211)과 연결되는 제 2 트랜지스터(231b)와, 제 1 트랜지스터(231a) 및 커플링 커패시터(240)와 접지전압라인(213) 사이에 연결되는 기판저항(231c)을 포함하여 구성한다.
이때, 제 1 트랜지스터(231a) 및 제 2 트랜지스터(231b)는 각각 BJT 또는 MOS 트랜지스터 중 어느 하나로도 구성할 수 있으나 BJT의 적용시 MOS 트랜지스터의 적용보다 더 큰 방전효율의 이득을 얻을 수 있으므로 BJT로 구성하는 것이 바람직하다.
따라서, 도 3에는 BJT로만 도시하였으며 이하에서도 이를 기준으로 설명한다.
제 1 트랜지스터(231a)는 NPN 트랜지스터로 구성하는 것이 바람직하며 제 1 트랜지스터(231a)에서 에미터는 접지전압라인(213)과 연결되고 베이스는 노드(231n)를 거쳐, 커플링 커패시터(240)와 연결된다.
제 1 트랜지스터(231a)는 커플링 커패시터(240)를 통하여 유입된 정전기에 의하여 생성되는 검출 전압에 의해 턴온된다.
한편, 제 2 트랜지스터(231b)는 PNP 트랜지스터로 구성하는 것이 바람직하며 제 2 트랜지스터(231b)에서 에미터는 입출력 패드(210)의 입출력 데이터라인(211) 에 연결되고 베이스는 제 1 트랜지스터(231a)의 컬렉터와 연결되며, 제 2 트랜지스터(231b)의 컬렉터는 노드(231n)를 거쳐 기판저항(231c)과 연결된다.
제 2 트랜지스터(231b)는 제 1 트랜지스터(231a)의 턴온에 연동되어 데이터 입출력라인(211)으로부터 접지전압(VSS)으로 방전한다.
기판저항(231c)은 제 1 트랜지스터(231a)의 베이스와 제 2 트랜지스터(231b)의 컬렉터 및 커플링 커패시터(240)의 제 2 단과 노드(231n)를 거쳐 연결된다.
기판저항(231c)에는 커플링 커패시터(240)를 통하여 유입된 정전기에 의한 전압 강하가 발생되며, 전압 강하에 의하여 발생된 전압을 검출 전압으로 하여 제 1 트랜지스터(231a)에 인가한다.
이때 기판저항(231c)는 제 1 트랜지스터(231a) 및 제 2 트랜지스터(231b)의 방전시 제 2 트랜지스터(231b)의 방전 경로에 포함된다.
도 3에 따른 정전기 보호회로(200)의 동작설명은 다음과 같다.
정전기 유도부(220)에 의해 전원전압라인(212)으로 유입된 정전기는 전원전압라인(212)으로부터 연결된 커플링 커패시터(240)로 흐르고, 커플링 커패시터(240)를 통과한 교류성분은 기판저항(231c)의 전압강하를 유발하며, 기판저항(231c)에 인가된 전압에 의해 SCR부(230)의 제 1 트랜지스터(231a) 및 제 2 트랜지스터(231b)는 순차적으로 턴온된다.
그 후 커플링 커패시터(240)로부터 노드(231n)와 기판저항(231c)를 거친 교류성분은 접지전압라인(213)으로 흘러나가게 되고, 정전기의 직류성분 및 잔여 교류성분은 제 1 트랜지스터(231a) 및 제 2 트랜지스터(231b)가 턴온된 SCR부(230)을 통해서 입출력 데이터라인(211)으로부터 접지전압라인(213)으로 방전하게 된다.
도 4 는 본 발명의 제 2 실시예에 따른 정전기 보호회로(400)의 블록도이다.
도 4를 참조하면, 본 발명은 검출부와 정전기 방전부를 구비하는 정전기 방전회로에도 적용될 수 있다.
이에 대하여 구체적으로 도 4를 참조하여 설명한다.
도 4의 정전기 방전회로(400)는 입출력 패드(410)에 정전기 유도부(420), 검출부(431) 및 정전기 방전부(430)를 구비한다.
정전기 유도부(420)는 데이터 입출력라인(411)으로부터 전원전압라인(412)으로 정전기가 일 방향으로 유도될 수 있도록 동작되며 이를 위해서 도 3에 예시된 정전기 유도부(220)의 구성이 이용될 수 있다.
검출부(431)는 전원전압라인(412)과 연결되고 내부에 커플링 커패시터(미도시)를 포함하여 전원전압라인(412)으로부터 정전기를 검출한다.
정전기 방전부(430)는 입출력 패드(410)의 입출력 데이터라인(411) 및 접지전압라인(413) 사이에 연결되면서 검출부(431)와 연결된다.
정전기 방전부(430)는 입출력 패드(410)로부터 데이터 입출력라인(411)으로 유입된 정전기를 접지전압라인(413)으로 방전하기 위한 것이며, 검출부(431)의 출력신호에 의하여 구동된다.
이를 위하여 정전기 방전부(430)는 도 3에 예시된 SCR부(230)의 제 1 트랜지스터(231a) 및 제 2 트랜지스터(231b)에 관한 구성이 이용될 수 있다.
또한, 검출부(431)는 데이터 입출력 라인(411)에 유입된 정전기를 전압강하 하기 위해 커플링 커패시터(미도시)와 연결되는 저항(미도시)이 구비되는 구조가 제시 될 수 있다.
이를 위하여 검출부(431)는 도 3의 커플링 커패시터(240)와 동일한 구성을 갖는 커플링 커패시터(미도시)를 구비하고 커플링 커패시터(미도시)와 접지전압라인 사이에 연결되는 저항(미도시)을 갖도록 구성할 수 있다.
그러나 다른 한편으로, 커플링 커패시터(240)가 정전기 방전부(430)의 도 3의 기판저항(231c)을 공유하는 구조를 갖도록 제시 될 수 있다.
즉 기판저항(231c)을 상기 저항(미도시)으로 구성하는 것이 가능하다.
상술한 도 4의 정전기 방전회로(400)는 데이터 입출력라인(411)으로 유입되는 정전기의 교류성분이 정전기 유도부(430) 및 전원전압라인(412)을 경유하여 검출부(431)로 흐르고 검출부(431)에서 검출된 정전기의 교류성분으로 인해 정전기 방전부(430)가 작동함으로써 데이터 입출력라인(411)에 흐르는 정전기가 정전기 방전부(430)를 통해 방전하게 된다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 정전기 보호회로의 구성을 도면에 따라 도시하고 상기와 같이 설명하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 설계 및 변경이 가능함과 동시에 이것은 본 발명의 권리범위 내에 있다는 것을 당업자는 용이하게 알 수 있다.
도 1 은 종래의 정전기 보호회로의 회로도.
도 2 는 본 발명의 제 1 실시예에 따른 정전기 보호회로의 블록도.
도 3 은 본 발명의 제 1 실시예에 따른 정전기 보호회로의 회로도.
도 4 는 본 발명의 제 2 실시예에 따른 정전기 보호회로의 블록도.

Claims (14)

  1. 전원전압라인 및 입출력 데이터라인 사이에 연결되고 상기 입출력 패드로부터 유입된 정전기를 상기 전원전압라인으로 유도하는 정전기 유도부와;
    상기 전원전압라인과 제 1 단이 연결되는 커플링 커패시터와; 및
    상기 커플링 커패시터의 제 2 단과 연결되고, 상기 입출력 데이터라인과 접지전압라인 사이에 연결되며, 상기 커플링 커패시터를 통하여 유입되는 정전기에 의하여 상기 입출력 데이터라인 상의 상기 정전기를 상기 접지전압라인으로 방전하는 SCR부;
    를 포함하는 것을 특징으로 하는 정전기 보호회로.
  2. 제 1 항에 있어서,
    상기 정전기 유도부는
    상기 정전기의 유도가 일 방향성을 갖는 정전기 보호소자를 포함하는 것을 특징으로 하는 정전기 보호회로.
  3. 제 2 항에 있어서,
    상기 정전기 보호소자는
    다이오드, MOS 트랜지스터, BJT 또는 SCR 소자 중 어느 하나인 것을 특징으로 하는 정전기 보호회로.
  4. 제 1 항에 있어서,
    상기 SCR부는
    상기 커플링 커패시터를 통하여 유입된 정전기에 의하여 생성되는 검출 전압 에 의하여 턴온되는 제 1 트랜지스터와;
    상기 커플링 커패시터를 통하여 유입된 정전기에 의한 전압 강하가 발생되며, 상기 전압 강하에 의하여 발생된 전압을 상기 검출 전압으로 상기 제 1 트랜지스터에 인가하는 기판저항; 및
    상기 제 1 트랜지스터의 턴온에 연동되어 상기 데이터 입출력라인으로부터 접지전압으로 방전하는 제 2 트랜지스터;
    를 포함하는 것을 특징으로 하는 정전기 보호회로.
  5. 제 4 항에 있어서,
    상기 기판저항은
    상기 제 2 트랜지스터의 방전 경로에 포함됨을 특징으로 하는 정전기 보호회로.
  6. 제 4 항에 있어서,
    상기 제 1 트랜지스터 및 제 2 트랜지스터는
    BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 하는 정전기 보호회로.
  7. 전원전압라인 및 입출력 데이터라인 사이에 연결되고, 상기 입출력 패드로부터 유입된 정전기를 상기 전원전압라인으로 유도하는 정전기 유도부와;
    상기 전원전압라인과 연결되고, 내부에 커플링 커패시터를 포함하여 상기 전원전압라인의 정전기를 검출하는 검출부; 및
    상기 입출력 데이터라인 및 접지전압라인 사이에 연결되고, 상기 검출부와 연결되며, 상기 검출부의 출력신호에 의하여 구동되어 상기 입출력 데이터라인의 상기 정전기를 상기 접지전압라인으로 방전하는 정전기 방전부;
    를 포함하는 것을 특징으로 하는 정전기 보호회로.
  8. 제 7 항에 있어서,
    상기 정전기 유도부는
    상기 정전기의 유도가 일 방향성을 갖는 정전기 보호소자를 포함하는 것을 특징으로 하는 정전기 보호회로.
  9. 제 8 항에 있어서,
    상기 정전기 보호소자는
    다이오드, MOS 트랜지스터, BJT 또는 SCR 소자 중 어느 하나인 것을 특징으로 하는 정전기 보호회로.
  10. 제 7 항에 있어서,
    상기 정전기 방전부는
    상기 커플링 커패시터를 통하여 유입된 정전기에 의하여 생성되는 검출 전압에 의하여 턴온되는 제 1 트랜지스터; 및
    상기 제 1 트랜지스터의 턴온에 연동되어 상기 데이터 입출력 라인 상의 접지전압으로 방전하는 제 2 트랜지스터;
    를 포함하는 것을 특징으로 하는 정전기 보호회로.
  11. 제 7 항에 있어서,
    상기 검출부는
    상기 커플링 커패시터; 및
    상기 접지전압라인과 상기 커플링 커패시터 사이에 연결되는 저항;
    을 포함하는 것을 특징으로 하는 정전기 보호회로.
  12. 제 11 항에 있어서,
    상기 저항은
    상기 정전기 방전부의 기판저항인 것을 특징으로 하는 정전기 보호회로.
  13. 제 10 항에 있어서
    상기 제 1 트랜지스터는
    BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 하는 정전기 보호회로.
  14. 제 10 항에 있어서,
    상기 제 2 트랜지스터는
    BJT 또는 MOS 트랜지스터 중 어느 하나인 것을 특징으로 하는 정전기 보호회 로.
KR1020080111249A 2008-11-10 2008-11-10 정전기 보호회로 KR101006097B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080111249A KR101006097B1 (ko) 2008-11-10 2008-11-10 정전기 보호회로
US12/613,406 US20100118457A1 (en) 2008-11-10 2009-11-05 Electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111249A KR101006097B1 (ko) 2008-11-10 2008-11-10 정전기 보호회로

Publications (2)

Publication Number Publication Date
KR20100052294A KR20100052294A (ko) 2010-05-19
KR101006097B1 true KR101006097B1 (ko) 2011-01-07

Family

ID=42165006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111249A KR101006097B1 (ko) 2008-11-10 2008-11-10 정전기 보호회로

Country Status (2)

Country Link
US (1) US20100118457A1 (ko)
KR (1) KR101006097B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030926B2 (ja) * 2012-11-14 2016-11-24 矢崎総業株式会社 導通検査装置
RU174504U1 (ru) * 2017-02-17 2017-10-18 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Схема защиты от разрядов статического электричества для интегральных микросхем структуры металл-окисел-полупроводник с двумя равнозначными выводами
TWI654733B (zh) * 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
KR20200103466A (ko) 2019-02-25 2020-09-02 에스케이하이닉스 주식회사 테스트 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024304A (ko) * 1996-09-03 1998-07-06 빈센트 비. 인그라시아 집적회로를 위한 비파괴 트리거형 정전기 방전 보호회로 및 그 방법
KR20060099464A (ko) * 2005-03-11 2006-09-19 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR20070070965A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 반도체 장치용 정전기 방전 보호 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561577A (en) * 1994-02-02 1996-10-01 Hewlett-Packard Company ESD protection for IC's
US6233130B1 (en) * 1998-07-30 2001-05-15 Winbond Electronics Corp. ESD Protection device integrated with SCR
TW479342B (en) * 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
US7548401B2 (en) * 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
ATE520186T1 (de) * 2001-03-16 2011-08-15 Sofics Bvba Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen
JP3825785B2 (ja) * 2004-03-25 2006-09-27 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024304A (ko) * 1996-09-03 1998-07-06 빈센트 비. 인그라시아 집적회로를 위한 비파괴 트리거형 정전기 방전 보호회로 및 그 방법
KR20060099464A (ko) * 2005-03-11 2006-09-19 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR20070070965A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 반도체 장치용 정전기 방전 보호 회로

Also Published As

Publication number Publication date
KR20100052294A (ko) 2010-05-19
US20100118457A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
US8958187B2 (en) Active detection and protection of sensitive circuits against transient electrical stress events
CN107154615B (zh) 具有假条件关闭的主动控制瞬态过应力保护的装置和方法
Yeoh ESD effects on power supply clamps [CMOS ICs]
US6920026B2 (en) ESD protection circuit with whole-chip ESD protection
US7087938B2 (en) ESD protective circuit with collector-current-controlled triggering for a monolithically integrated circuit
CN105281307A (zh) 用于具有正反馈的瞬态过载保护的装置和方法
US20080278872A1 (en) Electrostatic Discharge Protection Circuit
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
US20090195946A1 (en) Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
US20150245546A1 (en) Electrostatic discharge protection circuit
US6724592B1 (en) Substrate-triggering of ESD-protection device
US20050200396A1 (en) Power-rail esd clamp circuit for mixed-voltage i/o buffer
CN107546729A (zh) 浪涌保护电路
US20070236842A1 (en) Electrostatic discharge protection circuit
KR101006097B1 (ko) 정전기 보호회로
KR20130121047A (ko) 게이트 유전체 보호
US9331067B2 (en) BigFET ESD protection that is robust against the first peak of a system-level pulse
WO2006033993A1 (en) Apparatus for esd protection
US7746610B2 (en) Device for discharging static electricity
Ker et al. ESD protection design for touch panel control IC against latchup-like failure induced by system-level ESD test
KR20070070965A (ko) 반도체 장치용 정전기 방전 보호 회로
KR100812604B1 (ko) 반도체 장치의 정전기 보호회로
Li et al. A novel capacitance-coupling-triggered SCR for low-voltage ESD protection applications
Ker et al. Design on power-rail ESD clamp circuit for 3.3-VI/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process
Joshi et al. ESD protection for BiCMOS circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee