CN107546729A - 浪涌保护电路 - Google Patents

浪涌保护电路 Download PDF

Info

Publication number
CN107546729A
CN107546729A CN201610473491.0A CN201610473491A CN107546729A CN 107546729 A CN107546729 A CN 107546729A CN 201610473491 A CN201610473491 A CN 201610473491A CN 107546729 A CN107546729 A CN 107546729A
Authority
CN
China
Prior art keywords
unit
surge
protection circuit
voltage
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610473491.0A
Other languages
English (en)
Other versions
CN107546729B (zh
Inventor
朱冬勇
麦尔思·阿尔然
彼得·克里斯蒂亚安斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Priority to CN201610473491.0A priority Critical patent/CN107546729B/zh
Priority to US15/344,552 priority patent/US10218171B2/en
Priority to EP17175196.9A priority patent/EP3261121B1/en
Publication of CN107546729A publication Critical patent/CN107546729A/zh
Application granted granted Critical
Publication of CN107546729B publication Critical patent/CN107546729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本文提出一种浪涌保护电路，包括：DC触发单元，当浪涌脉冲出现时，DC触发单元生成触发信号；以及耦接到DC触发单元的电流引导单元，响应于触发信号，电流引导单元生成第一钳位电压作为浪涌保护电路的输出电压，并将浪涌电流引导到地。DC触发单元包括浪涌检测单元和第一放大单元。浪涌检测单元检测是否出现浪涌脉冲，当浪涌检测单元检测到浪涌脉冲时，浪涌检测单元触发第一放大单元生成触发信号。

Description

浪涌保护电路
技术领域
本发明涉及一种保护电路，特别是涉及一种片上浪涌保护电路。
背景技术
随着对消费类电子产品特别是对移动产品的要求越来越高，由于电流浪涌造成的损坏使得许多移动产品诸如手机或平板电脑的退货率很高。一个传统的浪涌保护方法是通过增加片外瞬时电压抑制(TVS：TransientVoltage Suppression)二极管来为集成电路(IC)提供片外浪涌保护。然而，这样的TVS二极管在电路板上需要额外的空间并且增加了电路板的成本。因此，希望能有片上浪涌保护电路。目前已经提出了一些片上静电放电(ESD：Electro-Static Discharge)保护方法。
图1是传统的基于轨电压钳位的片上ESD保护电路10的示意性框图。该ESD保护电路10具有ESD抗干扰能力，满足JEDEC标准和IEC61000-4-2所规定的要求。该ESD保护电路10包括AC触发电路12和ESD电流引导电路14。
图2是图1中所示的ESD保护电路10的示意性电路图。在图2所示的ESD保护电路中，AC触发电路12包括电阻R21，电容C21，P型晶体管MP21以及电阻R22，ESD电流引导电路14包括较大的N型晶体管MN21。
当ESD脉冲出现时，AC触发电路12对这些ESD脉冲响应得足够快，然后触发ESD电流引导电路MN21导通并将ESD电流引导到地。
ESD脉冲对AC触发电路12供电，以及ESD电流对电容C21充电从而为P型晶体管MP21生成Vgs。然后，P型晶体管MP21和电阻R21使N型晶体管MN21导通。在ESD事件期间，N型晶体管MN21工作在正常的MOSFET模式，而不是工作在双极模式。N型晶体管MN21导通并保持激活，以将ESD电流引导到地。
然而，ESD电流引导电路14仅能够激活几百纳秒或更短的时间，这比浪涌事件的持续时间短很多，浪涌事件的持续时间在50μs左右或更长的脉冲时间。因此，传统的ESD保护电路10不能处理浪涌事件。已经提出了一些解决方案通过使用片外TVS二极管来解决这一问题，但是使用片外TVS二极管仍然不能解决板上空间和成本提高的问题。
图3是另一个传统的片上浪涌保护电路20的示意性电路图。该浪涌保护电路20包括DC触发电路和AC触发电路。DC触发电路包括二极管D31和电阻R31，AC触发电路包括电容C31，电阻R32，N型晶体管MN32和电阻R31。N型晶体管MN31用作ESD电流引导电路。二极管D31被配置在浪涌钳位电压输出端Vsurge和N型晶体管MN31的栅极之间。
在浪涌事件期间，当浪涌输入电压超过预定电压时，二极管D31进入反向导通状态，然后电流流过电阻R31，从而在N型晶体管MN31的栅极上生成偏置电压。当N型晶体管MN31的栅极上的偏置电压变得足够大时，N型晶体管MN31导通并将浪涌输入电压钳位成相对低的电压，并且浪涌电流被引导到地。
虽然图3中所示的电路实现了片上浪涌保护电路，但是该电路具有以下问题：
(1)该浪涌保护电路生成的钳位输出电压随着不同等级的浪涌脉冲其波动很大。由于不同等级的浪涌脉冲致使电阻R31上的电压波动较大，并且电阻R31上的电压波动致使N型晶体管MN31的栅极上的电压波动较大，因此钳位输出电压的波动较大。
(2)该浪涌保护电路所需的电压空间较大，这是因为使N型晶体管MN31导通所需的电压被加到钳位输出电压上，这使得钳位输出电压可能会超过N型晶体管MN31的击穿电压或受保护电路的击穿电压。
希望片上浪涌保护电路能够解决上述问题，特别是希望片上浪涌保护电路能够在移动应用中具有对几十伏电压到100伏浪涌电压的抗干扰能力。
发明内容
本发明提出了一种浪涌保护电路。该浪涌保护电路包括：DC触发单元，当浪涌脉冲出现时，DC触发单元生成触发信号；以及耦接到DC触发单元的电流引导单元，响应于触发信号，电流引导单元生成第一钳位电压作为浪涌保护电路的输出电压，并将浪涌电流引导到地。DC触发单元包括浪涌检测单元和第一放大单元。浪涌检测单元检测是否出现浪涌脉冲，当浪涌检测单元检测到浪涌脉冲时，浪涌检测单元触发第一放大单元生成触发信号。
附图说明
本文通过实例进行了说明，但是本文并不仅限于附图中示出的实施例。在附图中，相似的部件采用相似的参考标号。在附图中的各个部件是用于说明上的简单清楚，并没有按比例绘制。
图1是传统的基于轨电压钳位的片上ESD保护电路的示意性框图；
图2是图1中所示的ESD保护电路的示意性电路图；
图3是传统的片上浪涌保护电路的示意性电路图；
图4A是根据本发明的示例性实施例的浪涌保护电路的示意性框图；
图4B是图4A中所示的浪涌保护电路的示意性电路图；
图5A是根据本发明的另一个示例性实施例的浪涌保护电路的示意性框图；
图5B是图5A中所示的浪涌保护电路的示意性电路图；
图6A示出了图5B所示的浪涌保护电路的示意性电路图中的DC电压检测单元的内部电路；
图6B示出了图5B所示的浪涌保护电路的示意性电路图中的DC电压检测单元的另一个内部电路；
图7A是根据本发明的另一个示例性实施例的浪涌保护电路的示意性电路图；
图7B是根据本发明的又一个示例性实施例的浪涌保护电路的示意性电路图；
图8A是本发明的浪涌保护电路的浪涌输入电压的图；以及
图8B是本发明的浪涌保护电路的输出电压的图。
具体实施方式
图4A是根据本发明的示例性实施例的浪涌保护电路100的示意性框图。如图4A所示，该浪涌保护电路100包括触发单元101和耦接到触发单元101的电流引导单元103。触发单元101包括DC触发单元102，当浪涌脉冲出现时，DC触发单元102生成触发信号。响应于该触发信号，电流引导单元103生成第一钳位电压Vclamp_1作为浪涌保护电路的输出电压Vout，并将浪涌电流引导到地。
图4B是该浪涌保护电路100的示意性电路图。在图4B中，DC触发单元102包括浪涌检测单元105和放大单元106。浪涌检测单元105检测是否出现浪涌脉冲，当浪涌检测单元105检测到浪涌脉冲时，浪涌检测单元105触发放大单元106生成触发信号。
作为示例性实施例，第一放大单元106包括P型晶体管MP51和第一阻抗单元。在该示例性实施例中，第一阻抗单元是电阻R51。对本领域技术人员来说，很显然，其他类型的阻抗元件也可以作为放大单元106的第一阻抗单元。
P型晶体管MP51的第一端(栅极端)耦接到浪涌检测单元105，P型晶体管MP51的第二端(源极端)耦接到浪涌保护电路100的输入端，以及P型晶体管MP51的第三端(漏极端)耦接到电阻R51和电流引导单元103。
在该示例性实施例中，N型晶体管MN51用作电流引导单元103。N型晶体管MN51的第一端(栅极端)耦接到P型晶体管MP51的第三端(漏极端)，N型晶体管MN51的第二端(源极端)耦接到浪涌保护电路100的输入端，以及N型晶体管MN51的第三端(源极端)耦接到地。
浪涌检测单元105包括第二阻抗单元和DC电压检测单元107。在图4B所示的示例性实施例中，第二阻抗单元包括电阻R52。然而，对本领域技术人员来说，其他类型的阻抗元件也可以作为浪涌检测单元105的第二阻抗单元。
第二阻抗单元R52的第一端耦接到浪涌保护电路100的输入端，以及第二阻抗单元R52的第二端耦接到DC电压检测单元107和P型晶体管MP51的第一端(栅极端)。
当浪涌脉冲出现时，DC电压检测单元107导通并触发P型晶体管MP51导通以生成触发信号。具体来说，DC电压检测单元107对浪涌事件检测DC电压，并为P型晶体管MP51持续生成Vgs，以触发P型晶体管MP51导通。DC电压检测单元107能够为浪涌脉冲激活足够长的时间。P型晶体管MP51和电阻R51触发N型晶体管MN51导通，以致N型晶体管MN51生成第一钳位电压Vclamp_1作为浪涌保护电路100的输出电压Vout，并将浪涌电流引导到地。N型晶体管MN51保持在导通状态直到浪涌事件结束。
图5A是根据本发明的另一个示例性实施例的浪涌保护电路200的示意性框图。就像在图4A中所示的浪涌保护电路100一样，该浪涌保护电路200包括DC触发单元102和电流引导单元103。在该示例性实施例中，浪涌保护电路200还包括AC触发单元104。
图5B是浪涌保护电路200的示意性电路图。就像在图4B中所示的浪涌保护电流100一样，DC触发单元102包括浪涌检测单元105和放大单元106。
AC触发单元104包括电容C51，电阻R52，和放大单元106。电容C51耦接在P型晶体管MP51的第一端(栅极端)和地之间。放大单元106包括P型晶体管MP51和电阻R51。在AC触发单元104中，当ESD脉冲出现时，放大单元106用于触发电流引导单元103(N型晶体管MN51)将ESD电流引导到地并生成第二钳位电压Vclamp_2作为浪涌保护电路200的输出电压Vout。
由于该浪涌保护电路200包括DC触发电路102和AC触发电路104，因此该浪涌保护电路200能够提供浪涌和ESD两种抗干扰保护。
DC电压检测单元107可以由多种不同的元件来实现，只要这些元件能够在一定的电压等级表现出电流的突然升高即可。作为示例性实施例，DC电压检测单元107可以包括从二极管组和晶体管组中选择出来的一个或多个元件。二极管组可以包括正向二极管，结型二极管和齐纳二极管，等等。晶体管组可以包括NMOS晶体管，PMOS晶体管，双极型晶体管，以及延长型漏极晶体管，等等。
图6A示出了DC电压检测单元107的一个实例，其中该DC电压检测单元107包括多个级联的二极管D1～Dx。级联的二极管D1～Dx对浪涌事件检测DC电压，并且当DC电压超过预定电压时进入反向导通状态。在这些级联的二极管D1～Dx反向导通之后，这些级联的二极管D1～Dx会持续地为P型晶体管MP51生成Vgs，以触发P型晶体管MP51导通。
图6B示出了DC电压检测单元107的另一个实例，其中该DC电压检测单元107包括多个级联的PMOS晶体管MP1～MPx。PMOS晶体管MP1～MPx可以是SGPMOS晶体管。级联的PMOS晶体管MP1～MPx对浪涌事件检测DC电压，并且当DC电压超过预定电压时能够被触发导通。在这些级联的PMOS晶体管MP1～MPx导通之后，这些级联的PMOS晶体管MP1～MPx会持续地为P型晶体管MP51生成Vgs，以触发P型晶体管MP51导通。
图7A是根据本发明的另一个示例性实施例的浪涌保护电路300的示意性电路图。该浪涌保护电路300包括DC触发单元，AC触发单元和电流引导单元。就像在图4B和图5B中所示的浪涌保护电路一样，该浪涌保护电路300的DC触发单元包括浪涌检测单元105和放大单元106。放大单元106包括P型晶体管MP51和第一阻抗单元。浪涌检测单元105包括第二阻抗单元和DC电压检测单元107。电阻R51用作第一阻抗单元，电阻R52用作第二阻抗单元。
浪涌保护电路300的AC触发单元包括放大单元108和电压提升单元109，电压提升单元109提升放大单元108的输入电压。放大单元108具有两个放大级，用于触发电流引导单元103将ESD电流引导到地并生成第二钳位电压Vclamp_2作为浪涌保护电路300的输出电压Vout。
在图7A所示的示例性实施例中，放大单元108包括作为第一放大级的N型晶体管MN52和第二阻抗单元，以及作为第二放大级的P型晶体管MP51和第一阻抗单元。
电压提升单元109耦接到浪涌保护电路300的输入端和放大单元108。具体来说，如图7A所示，电压提升单元109耦接到浪涌保护电路300的输入端和N型晶体管MN52的第一端(栅极端)之间。N型晶体管MN52的第二端(漏极端)耦接到P型晶体管MP51的第一端(栅极端)。
电压提升单元109包括电阻R53，P型晶体管MP52，电阻R54和电阻R55。电阻R53的一端耦接到浪涌保护电路300的输入端，电阻R53的另一端耦接到P型晶体管MP52的第一端(栅极端)。P型晶体管MP52的第二端(源极端)耦接到浪涌保护电路300的输入端，以及P型晶体管MP52的第三端(漏极端)耦接到电阻R54的一端。电阻R54的另一端耦接到电阻R55的一端和N型晶体管MN52的第一端(栅极端)。电阻R55的另一端耦接到地。
当ESD脉冲出现时，电压提升单元109提升N型晶体管MN52的第一端(栅极端)上的电压。具体来说，在ESD事件期问，电阻R53，P型晶体管MP52，电阻R54和电阻R55创建RC时间以足够快的速度提升N型晶体管MN52的栅极端上的电压。
由于浪涌保护电路300的AC触发单元包括两个放大级，因此它能够进一步提升对用于使N型晶体管MN51导通的触发信号的放大能力。
AC触发单元并不局限于仅有两个放大级，它可以包括用于触发电流引导单元103导通的多个放大级。
图7B是根据本发明的又一个示例性实施例的浪涌保护电路400的示意性电路图。该浪涌保护电路400包括DC触发单元，AC触发单元和电流引导单元。
该浪涌保护电路400的DC触发单元包括浪涌检测单元105和放大单元106。
放大单元106包括P型晶体管MP51，第一阻抗单元，第二阻抗单元和N型晶体管MN52。浪涌检测单元105包括第三阻抗单元和DC电压检测单元107。在该示例性实施例中，电阻R51用作第一阻抗单元，电阻R52用作第二阻抗单元，电阻R55用作第三阻抗单元。
N型晶体管MN52的第一端(栅极端)耦接到浪涌检测单元105，N型晶体管MN52的第二端(漏极端)耦接到第二阻抗单元(电阻R52)和P型晶体管MP51的第一端(栅极端)，P型晶体管MP51的第二端(源极端)耦合到浪涌保护电路400的输入端，以及P型晶体管MP51的第三端(漏极端)耦接到第一阻抗单元(电阻R51)和电流引导单元(N型晶体管MN51)。
DC电压检测单元107的第一端耦接到浪涌保护电路400的输入端，以及DC电压检测单元107的第二端耦接到第三阻抗单元(电阻R55)和N型晶体管MN52的第一端(栅极端)。
当浪涌脉冲出现时，DC电压检测单元107导通并触发N型晶体管MN52导通。
浪涌保护电路400的AC触发单元包括放大单元106和电压提升单元109，电压提升单元109提升放大单元106的输入电压。
放大单元106触发电流引导单元103将ESD电流引导到地并生成第二钳位电压Vclamp_2作为浪涌保护电路400的输出电压Vout。
电压提升单元109的第一端耦接到浪涌保护电路400的输入端，电压提升单元109的第二端耦接到DC电压检测单元107和N型晶体管MN52的第一端(栅极端)。
就像浪涌保护电路300的电压提升单元109一样，电压提升单元109还包括电阻R53，P型晶体管MP52，电阻R54和电阻R55。电阻R54和电阻R55耦接到DC电压检测单元107和N型晶体管MN52的第一端(栅极端)。
第二阻抗单元和N型晶体管MN52作为第一放大级，P型晶体管MP51和第一阻抗单元作为第二放大级。因此，在示例性实施例中，DC触发单元和AC触发单元都具有两个放大级。
在上述示例性实施例中，DC触发单元和AC触发单元可以如图5B和7B所示使用相同的放大单元，然而DC触发单元和AC触发单元也可以如图7A所示使用不同的放大单元。
在上述示例性实施例中，N型晶体管MN51用作电流引导单元103。N型晶体管MN51可以是N型MOST器件或者NPN器件。也可以使用P型晶体管(诸如MOST器件或PNP器件)用作电流引导单元103。然而，由于P型MOST器件具有较低的迁移率/较高的阻抗，因此将P型MOST器件用作电流引导单元103通常不是非常理想。
图8A是本发明的浪涌保护电路的浪涌输入电压Vin的图；图8B是本发明的浪涌保护电路的输出电压Vout的图。从图8B可以看出，图8A中示出的浪涌输入电压Vin被本发明的浪涌保护电路钳位成基本上恒定和安全的钳位电压Vout。浪涌保护电路的输出电压等级取决于DC电压检测单元107中级联的二极管或晶体管的数量。
在上述示例性实施例中，浪涌保护电路利用放大单元生成经放大的触发信号来使N型晶体管MN51导通，并且触发P型晶体管MP51导通所需的电压也比触发图3所示的现有的浪涌保护电路中的N型晶体管MN31导通所需的电压小，因此，当本发明的浪涌保护电路的浪涌输入电压比图3所示的现有的浪涌保护电路的浪涌输入电压小时，本发明的浪涌保护电路也能够触发电路引导单元(N型晶体管MN51)将浪涌电流引导到地。
本发明的浪涌保护电路的输出电压受P型晶体管MP51的Vsg的影响。由于P型晶体管MP51能够以较小的Vsg被触发导通，由不同等级的浪涌脉冲造成的Vsg的波动也非常小，致使本发明的浪涌保护电路的输出电压的波动也非常小。
此外，由于本发明的浪涌保护电路的输出电压受P型晶体管MP51的较小的Vsg的影响，因此所需的在N型晶体管MN51的最大工作电压之上和故障电压之下的电压空间也较小。
本发明的浪涌保护电路能够处理移动应用中从几十伏到一百伏电压的浪涌。对于高压应用，延长型漏极NMOST器件可以被用作电流引导单元。另外，本发明的浪涌保护电路能够很容易地与电源管理集成电路(PMIC：Power Management Integrated Circuit)、连接器IC、负载开关和其他接口芯片集成。此外，由于本发明的浪涌保护电路还包括AC触发单元，因此该浪涌保护电路还具有ESD抗干扰能力。
在上文中参考了具体实施例对本发明进行了说明。然而，很显然，在不背离所附权利要求概括的本发明的保护范围的情况下，可以得到不同的修改和变化。
本文中所使用的“包括”或“包含”并不排除存在其他部分或步骤。本文中所使用的术语“一个”被定义为是一个或多个。而且，在权利要求中使用的介绍性表述“至少一个”和“一个或多个”不能被解释为权利要求书中的由不定冠词限定的部件仅包括一个这样的部件，即便在相同的权利要求中也使用了“至少一个”或“一个或多个”。除非有说明，否则术语“第一”和“第二”是用来任意区分这些术语所描述的部件。因此，这些术语并不是用于指示临时的部件或者这些部件的优先级。事实是，某些手段在相互不同的从属权利要求中被叙述并不表示这些措施的组合不能被有利地使用。

Claims (16)

1.一种浪涌保护电路(100，200)，其特征在于，包括：
DC触发单元(102)，当浪涌脉冲出现时，所述DC触发单元(102)生成触发信号；以及
耦接到所述DC触发单元(102)的电流引导单元(103)，响应于所述触发信号，所述电流引导单元(103)生成第一钳位电压作为所述浪涌保护电路的输出电压，并将浪涌电流引导到地，
其中，所述DC触发单元(102)包括浪涌检测单元(105)和第一放大单元(106)，所述浪涌检测单元(105)检测是否出现浪涌脉冲，当所述浪涌检测单元(105)检测到浪涌脉冲时，所述浪涌检测单元(105)触发所述第一放大单元(106)生成所述触发信号。
2.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一放大单元(106)具有用于生成所述触发信号的多个放大级。
3.根据权利要求2所述的浪涌保护电路，其特征在于，所述第一放大单元(106)包括P型晶体管(MP51)，第一阻抗单元(R51)，第二阻抗单元(R52)以及N型晶体管(MN52)，
其中，所述N型晶体管(MN52)的第一端耦接到所述浪涌检测单元(105)，所述N型晶体管(MN52)的第二端耦接到所述第二阻抗单元(R52)和所述P型晶体管(MP51)的第一端，所述P型晶体管(MP51)的第二端耦接到所述浪涌保护电路的输入端，以及所述P型晶体管(MP51)的第三端耦接到所述第一阻抗单元(R51)和所述电流引导单元。
4.根据权利要求3所述的浪涌保护电路，其特征在于，所述浪涌检测单元(105)包括第三阻抗单元(R55)和DC电压检测单元(107)，其中：
所述DC电压检测单元(107)的第一端耦接到所述浪涌保护电路的所述输入端，以及所述DC电压检测单元(107)的第二端耦接到所述第三阻抗单元(R55)和所述N型晶体管(MN52)的所述第一端，以及
当浪涌脉冲出现时，所述DC电压检测单元(107)导通并触发所述N型晶体管(MN52)导通。
5.根据权利要求4所述的浪涌保护电路，其特征在于，还包括AC触发单元(104)，所述AC触发单元(104)包括所述第一放大单元(106)和电压提升单元(109)，所述电压提升单元(109)提升所述第一放大单元(106)的输入电压，
其中，当ESD脉冲出现时，所述第一放大单元(106)触发所述电流引导单元(103)将ESD电流引导到地，并生成第二钳位电压作为所述浪涌保护电路的输出电压，
其中，所述电压提升单元(109)耦接到所述浪涌保护电路的所述输入端和所述N型晶体管(MN52)的所述第一端，以及
其中，当ESD脉冲出现时，所述电压提升单元(109)提升所述N型晶体管(MN52)的所述第一端上的电压。
6.根据权利要求1所述的浪涌保护电路，其特征在于，还包括AC触发单元(104)，其中，所述AC触发单元(104)包括第二放大单元(106，108)，当ESD脉冲出现时，所述第二放大单元(106，108)触发所述电流引导单元(103)将ESD电流引导到地并生成第二钳位电压作为所述浪涌保护电路的输出电压。
7.根据权利要求6所述的浪涌保护电路，其特征在于，所述第二放大单元(106，108)具有用于触发所述电流引导单元(103)的多个放大级。
8.根据权利要求7所述的浪涌保护电路，其特征在于，所述AC触发单元(104)包括电压提升单元(109)，所述电压提升单元(109)提升所述第二放大单元(106，108)的输入电压。
9.根据权利要求6所述的浪涌保护电路，其特征在于，所述第一放大单元和所述第二放大单元是同一个单元。
10.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一放大单元(106)包括P型晶体管(MP51)和第一阻抗单元(R51)，
其中，所述P型晶体管(MP51)的第一端耦接到所述浪涌检测单元(105)，所述P型晶体管(MP51)的第二端耦接到所述浪涌保护电路的输入端，以及所述P型晶体管(MP51)的第三端耦接到所述第一阻抗单元(R51)和所述电流引导单元。
11.根据权利要求10所述的浪涌保护电路，其特征在于，所述浪涌检测单元(105)包括第二阻抗单元(R52)和DC电压检测单元(107)，
其中，所述第二阻抗单元(R52)的第一端耦接到所述浪涌保护电路的所述输入端，以及所述第二阻抗单元(R52)的第二端耦接到所述DC电压检测单元(107)和所述P型晶体管(MP51)的所述第一端，以及
当浪涌脉冲出现时，所述DC电压检测单元(107)导通并触发所述P型晶体管(MP51)导通。
12.根据权利要求11所述的浪涌保护电路，其特征在于，所述DC电压检测单元(107)包括从二极管组和晶体管组中选择出来的一个或多个元件。
13.根据权利要求12所述的浪涌保护电路，其特征在于，所述二极管组包括正向二极管，结型二极管和齐纳二极管。
14.根据权利要求12所述的浪涌保护电路，其特征在于，所述晶体管组包括NMOS晶体管，PMOS晶体管，双极型晶体管，以及延长型漏极晶体管。
15.根据权利要求11所述的浪涌保护电路，其特征在于，还包括AC触发单元(104)，所述AC触发单元(104)包括第一电容(C51)，所述第二阻抗单元(R52)，所述P型晶体管(MP51)，以及所述第一阻抗单元(R51)，其中：
所述第一电容(C51)耦接在所述P型晶体管(MP51)的所述第一端和地之间，以及
当ESD脉冲出现时，所述AC触发单元(104)触发所述电流引导单元(103)将ESD电流引导到地，并生成第二钳位电压作为所述浪涌保护电路的输出电压。
16.根据权利要求11所述的浪涌保护电路，其特征在于，还包括AC触发单元(104)，所述AC触发单元(104)包括第二放大单元(108)和电压提升单元(109)，所述电压提升单元(109)提升所述第二放大单元(108)的输入电压，其中，所述第二放大单元(108)具有多个放大级，当ESD脉冲出现时，所述第二放大单元(108)用于触发所述电流引导单元(103)将ESD电流引导到地，并生成第二钳位电压作为所述浪涌保护电路的输出电压，
其中，所述第二放大单元(108)包括作为第一放大级的N型晶体管(MN52)和所述第二阻抗单元(R52)，以及作为第二放大级的所述P型晶体管(MP51)和所述第一阻抗单元(R51)，
其中，所述电压提升单元(109)耦接到所述浪涌保护电路的所述输入端和所述N型晶体管(MN52)的第一端，所述N型晶体管(MN52)的第二端耦接到所述P型晶体管(MP51)的所述第一端，以及
其中，当ESD脉冲出现时，所述电压提升单元(109)提升所述N型晶体管(MN52)的所述第一端上的电压。
CN201610473491.0A 2016-06-24 2016-06-24 浪涌保护电路 Active CN107546729B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610473491.0A CN107546729B (zh) 2016-06-24 2016-06-24 浪涌保护电路
US15/344,552 US10218171B2 (en) 2016-06-24 2016-11-06 Surge protection circuit
EP17175196.9A EP3261121B1 (en) 2016-06-24 2017-06-09 Surge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610473491.0A CN107546729B (zh) 2016-06-24 2016-06-24 浪涌保护电路

Publications (2)

Publication Number Publication Date
CN107546729A true CN107546729A (zh) 2018-01-05
CN107546729B CN107546729B (zh) 2022-01-14

Family

ID=59067501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610473491.0A Active CN107546729B (zh) 2016-06-24 2016-06-24 浪涌保护电路

Country Status (3)

Country Link
US (1) US10218171B2 (zh)
EP (1) EP3261121B1 (zh)
CN (1) CN107546729B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120661A (zh) * 2018-02-06 2019-08-13 英飞凌科技股份有限公司 有源esd钳位去激活
CN111193249A (zh) * 2020-01-06 2020-05-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108075460B (zh) 2016-11-15 2021-10-29 恩智浦有限公司 具有反馈控制的浪涌保护电路
CN108242802A (zh) * 2016-12-23 2018-07-03 华为技术有限公司 接口防护电路及设备接口
US11114432B2 (en) * 2018-03-16 2021-09-07 Semtech Corporation Protection circuit with a FET device coupled from a protected bus to ground
CN208336227U (zh) * 2018-07-20 2019-01-04 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
JP7089463B2 (ja) * 2018-12-11 2022-06-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置システム
US11916062B2 (en) * 2019-04-05 2024-02-27 Texas Instruments Incorporated Transient triggered active FET with surge immunity
US11329481B2 (en) 2020-05-18 2022-05-10 Littelfuse, Inc. Current limiting circuit arrangement
US11862966B2 (en) * 2021-10-20 2024-01-02 Cisco Technology, Inc. Surge protector
US20230369849A1 (en) * 2022-05-13 2023-11-16 Infineon Technologies Ag Esd protection for multi-die integrated circuits (ics) including integrated passive devices
WO2024129799A1 (en) * 2022-12-14 2024-06-20 Texas Instruments Incorporated Driver discharge circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US20100254051A1 (en) * 2009-04-06 2010-10-07 Chan-Hee Jeon Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5947177A (en) * 1998-01-20 1999-09-07 Kratzer; Brice Larue Method for retaining slats of a vertical blind
FR2956246B1 (fr) 2010-02-08 2013-11-01 St Microelectronics Rousset Circuit integre muni d'une protection contre des decharges electrostatiques
TWI409938B (zh) 2010-12-28 2013-09-21 Ind Tech Res Inst 靜電放電保護電路
US8649137B2 (en) 2011-10-20 2014-02-11 Semiconductor Components Industries, Llc Semiconductor device and method of forming same for ESD protection
TWI463631B (zh) 2011-11-17 2014-12-01 Ind Tech Res Inst 靜電放電保護裝置及其方法
US9941267B2 (en) 2014-09-09 2018-04-10 Taiwan Semiconductor Manufacturing Company Limited Electro-static discharge protection circuit
CN104242285A (zh) 2014-09-11 2014-12-24 北京大学 一种防闩锁型电源钳位esd保护电路
CN104332981A (zh) 2014-11-06 2015-02-04 北京大学 一种直流触发与瞬态触发结合的电源钳位esd保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US20100254051A1 (en) * 2009-04-06 2010-10-07 Chan-Hee Jeon Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120661A (zh) * 2018-02-06 2019-08-13 英飞凌科技股份有限公司 有源esd钳位去激活
US10971488B2 (en) 2018-02-06 2021-04-06 Infineon Technologies Ag Active ESD clamp deactivation
CN110120661B (zh) * 2018-02-06 2021-10-01 英飞凌科技股份有限公司 有源esd钳位去激活
CN111193249A (zh) * 2020-01-06 2020-05-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路
CN111193249B (zh) * 2020-01-06 2022-02-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路

Also Published As

Publication number Publication date
US10218171B2 (en) 2019-02-26
EP3261121B1 (en) 2020-12-23
US20170373490A1 (en) 2017-12-28
EP3261121A1 (en) 2017-12-27
CN107546729B (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
CN107546729A (zh) 浪涌保护电路
CN105281307B (zh) 用于具有正反馈的瞬态过载保护的装置和方法
US10693292B2 (en) Surge protection circuit with feedback control
US9960766B2 (en) Insulated gate bipolar transistor driving circuit
CN109473950A (zh) 用于保护功率开关的电路和方法
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US8958187B2 (en) Active detection and protection of sensitive circuits against transient electrical stress events
CN107154615A (zh) 具有假条件关闭的主动控制瞬态过应力保护的装置和方法
CN104810813B (zh) 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN104867910A (zh) 静电放电保护电路及半导体元件
CN102693978A (zh) 静电放电保护电路
JP6323938B2 (ja) 過渡電磁波耐性を向上させるためのトリガ回路および方法
CN106134050B (zh) 驱动装置
CN203180783U (zh) 一种升压电路
CN101483339A (zh) 一种带检测控制电路的静电保护方法及电路
CN102204054B (zh) 低电压静电放电保护
KR20130121047A (ko) 게이트 유전체 보호
US10714933B2 (en) Method and apparatus for low clamping voltage ESD solution for transient sensitive applications
US7746610B2 (en) Device for discharging static electricity
CN102227808A (zh) 静电放电保护电路
CN104065028A (zh) 电子保险丝装置及其操作方法
KR101006097B1 (ko) 정전기 보호회로
Chen et al. Area-efficient ESD-transient detection circuit with smaller capacitance for on-chip power-rail ESD protection in CMOS ICs
CN107147284A (zh) 一种保护电路及供电系统
CN102543995B (zh) 负电源集成电路的静电放电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant