CN208336227U - 静电保护电路、阵列基板及显示装置 - Google Patents

静电保护电路、阵列基板及显示装置 Download PDF

Info

Publication number
CN208336227U
CN208336227U CN201821161486.7U CN201821161486U CN208336227U CN 208336227 U CN208336227 U CN 208336227U CN 201821161486 U CN201821161486 U CN 201821161486U CN 208336227 U CN208336227 U CN 208336227U
Authority
CN
China
Prior art keywords
transistor
resistance
protective circuit
electrostatic
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821161486.7U
Other languages
English (en)
Inventor
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201821161486.7U priority Critical patent/CN208336227U/zh
Application granted granted Critical
Publication of CN208336227U publication Critical patent/CN208336227U/zh
Priority to US16/609,422 priority patent/US11562997B2/en
Priority to PCT/CN2019/091600 priority patent/WO2020015493A1/zh
Priority to EP19816491.5A priority patent/EP3826056A4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型提供了一种静电保护电路、阵列基板及显示装置，属于显示领域。该静电保护电路包括：至少一个第一晶体管和至少一个第二晶体管。每个第一晶体管的栅极和第二极均与静电防护线连接，每个第一晶体管的第一极与信号线连接，每个第二晶体管的栅极和第二极均与信号线连接，每个第二晶体管的第一极与静电防护线连接。该静电保护电路中至少一个晶体管的栅极和第二极之间串联有一个电阻，因此当信号线上产生大电流时，该电阻可以有效降低流过晶体管栅极和第二极之间的电流的大小，避免晶体管被烧坏，从而有效提高了静电保护电路的可靠性。

Description

静电保护电路、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种静电保护电路、阵列基板及显示装置。
背景技术
在阵列基板制造过程，由于等离子体沉积、膜层刻蚀和摩擦等工艺容易产生静电，因此阵列基板上形成的信号线可能发生静电击穿和静电损伤，导致阵列基板不良。为了保证各种信号线的正常工作，阵列基板上会设置与信号线连接的静电保护器件。该静电保护器件通常也称为静电释放(Electro-Static discharge，ESD)器件。
相关技术中的静电保护器件一般包括晶体管和静电防护线，该晶体管的源极可以与信号线连接，栅极和漏极可以均与静电防护线连接。该晶体管可以将信号线上产生的静电及时释放至该静电防护线。
但是，当信号线上产生瞬时大电流时，晶体管的栅极和漏极之间流过的大电流会烧坏晶体管，导致静电保护器件失效。
实用新型内容
本实用新型提供了一种静电保护电路、阵列基板及显示装置，可以解决相关技术中晶体管容易被烧坏，静电保护器件容易失效的问题。技术方案如下：
一方面，提供了一种静电保护电路，所述静电保护电路包括：至少一个第一晶体管、至少一个第二晶体管、至少一个电阻和静电防护线；
每个所述第一晶体管的栅极和第二极均与所述静电防护线连接，每个所述第一晶体管的第一极与信号线连接；
每个所述第二晶体管的栅极和第二极均与所述信号线连接，每个所述第二晶体管的第一极与所述静电防护线连接；
所述至少一个第一晶体管和所述至少一个第二晶体管中，至少一个晶体管的栅极和第二极之间串联有一个所述电阻。
可选的，所述静电保护电路包括：至少两个所述电阻。其中，至少一个所述第一晶体管的栅极和第二极之间串联一个所述电阻，至少一个所述第二晶体管的栅极和第二极之间串联一个所述电阻。
可选的，所述静电保护电路包括：两个所述第一晶体管，两个所述第二晶体管以及两个所述电阻。两个所述电阻中，一个电阻串联在一个所述第一晶体管的栅极和第二极之间，另一个电阻串联在一个所述第二晶体管的栅极和第二极之间。
可选的，所述静电保护电路包括：两个所述第一晶体管，两个所述第二晶体管，以及四个所述电阻。每个晶体管的栅极和第二极之间串联一个所述电阻。
可选的，所述静电防护线包括：第一放电线和第二放电线。所述第一放电线和所述第二放电线提供的信号的电压不同，每个所述第一晶体管的栅极和第二极均与所述第一放电线连接，每个所述第二晶体管的第一极与所述第二放电线连接。
可选的，所述第一放电线提供的信号的电压相对于所述第二放电线提供的信号的电压为高电压，每个所述晶体管均为P型晶体管。
可选的，所述第一放电线提供的信号的电压相对于所述第二放电线提供的信号的电压为低电压，每个所述晶体管均为N型晶体管。
可选的，所述静电防护线为公共电极线。
可选的，每个晶体管均为薄膜晶体管，每个所述电阻与所述薄膜晶体管的有源层同层设置。
可选的，每个晶体管的栅极与所述静电防护线同层设置，每个晶体管的第一极和第二极与所述信号线同层设置。每个第一晶体管的第二极通过过孔与所述静电防护线连接，每个第二晶体管的第一极通过过孔与所述静电防护线连接，每个所述电阻通过过孔分别与晶体管的栅极和第二极连接。
可选的，每个所述电阻和所述有源层均由多晶硅材料制成。
可选的，每个所述电阻呈蛇形、锯齿形或者弧形。
另一方面，提供了一种阵列基板，所述阵列基板包括：信号线，以及与所述信号线连接的如上述方面所述的静电保护电路。
可选的，所述显示装置包括：如上述方面所述的阵列基板。
本实用新型实施例提供的技术方案的有益效果至少包括：
本实用新型实施例提供了一种静电保护电路、阵列基板及显示装置，该静电保护电路中至少一个晶体管的栅极和第二极之间串联有一个电阻，因此当信号线上产生大电流时，该电阻可以有效降低流过晶体管栅极和第二极之间的电流的大小，避免晶体管被烧坏，从而有效提高了静电保护电路的可靠性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种静电保护电路的等效电路图；
图2是本实用新型实施例提供的另一种静电保护电路的等效电路图；
图3是本实用新型实施例提供的又一种静电保护电路的等效电路图；
图4是本实用新型实施例提供的再一种静电保护电路的等效电路图；
图5是本实用新型实施例提供的一种静电保护电路的俯视图；
图6是图5在AA方向的截面图；
图7是本实用新型实施例提供的一种电阻的可选形状的示意图；
图8是本实用新型实施例提供的一种阵列基板的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
本实用新型实施例中采用的晶体管可以均为薄膜晶体管，根据在电路中的作用本实用新型实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本实用新型实施例中，可以将其中源极称为第一极，漏极称为第二极；或者也可以将其中源极称为第二极，漏极称为第一极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。
图1是本实用新型实施例提供的一种静电保护电路的等效电路图。参考图1，该静电保护电路可以包括：至少一个第一晶体管M1、至少一个第二晶体管M2、至少一个电阻R以及静电防护线L。
每个第一晶体管M1的栅极和第二极均与该静电防护线L连接，每个第一晶体管M1的第一极与信号线S连接。
每个第二晶体管M2的栅极和第二极均与该信号线连接，每个第二晶体管M2的第一极与该静电防护线L连接。
该至少一个第一晶体管M1和该至少一个第二晶体管M2中，至少一个晶体管的栅极和第二极之间串联有一个电阻R。
示例的，图1所示的静电保护电路中包括一个第一晶体管M1、一个第二晶体管M2以及两个电阻R，且每个晶体管的栅极和第二极之间串联一个电阻R。
其中，该信号线S可以为阵列基板上的任一条信号线，例如可以为数据线、栅线或栅极驱动电路的时钟信号线等任一用于驱动显示装置的信号线。或者，该信号线还可以为阵列基板中的测试线或维修线等。该静电防护线L可以为用于提供基准电源信号的放电线。例如该静电防护线L可以为公共电极(Vcom)线，该公共电极线用于提供电压为0伏特(V)或0V左右的公共电极信号。当该信号线S上产生静电时，该至少一个第一晶体管M1或者该至少一个第二晶体管M2可以开启，从而可以将该信号线S与静电防护线L连通，使得信号线S上产生的静电能够释放至静电防护线L上。
由于在本实用新型实施例中，该至少一个第一晶体管M1和该至少一个第二晶体管M2中，至少一个晶体管的栅极和第二极之间串联有一个电阻R，因此当信号线S上瞬时电荷积累较多时，该电阻R可以有效降低流过晶体管的栅极和第二极之间的电流的大小，避免晶体管被烧坏，降低了静电保护电路失效的概率，提高了静电保护电路的可靠性。
进一步的，该电阻R还可以起到泄放电阻的作用，保护晶体管的栅极和漏极(即第二极)。由于晶体管的栅极和漏极间的电阻值较大，因此只要有少量的静电就会使栅极和漏极之间的等效电容两端产生很高的电压。如果不及时将这些少量的静电泄放掉，等效电容两端的高压就有可能使晶体管产生误动作，甚至有可能击穿晶体管的栅极和漏极。由于在本实用新型实施例中，栅极与漏极之间串联有电阻R，该电阻R能够将上述静电泄放掉，从而起到了保护晶体管的作用。
需要说明的是，当静电保护电路中包括一个第一晶体管M1和一个第二晶体管M2时，该静电保护电路的结构较为简单，占用面积较小。当静电保护电路中包括多个第一晶体管M1和多个第二晶体管M2时，当某个第一晶体管M1或者某个第二晶体管M2失效时，其他晶体管还可以保证该静电保护电路正常工作，因此可以有效提高该静电保护电路的可靠性。在实际应用中，可以根据应用需求，灵活选择静电保护电路中第一晶体管M1和第二晶体管M2的数量，本实用新型实施例对此不做限定。
综上所述，本实用新型实施例提供了一种静电保护电路，该静电保护电路中至少一个晶体管的栅极和第二极之间串联有一个电阻，因此当信号线上产生大电流时，该电阻可以有效降低流过晶体管栅极和第二极之间的电流的大小，避免晶体管被烧坏，从而有效降低了静电保护电路失效的概率，提高了静电保护电路的可靠性。
可选的，该静电保护电路可以包括：至少两个电阻R。
至少一个第一晶体管M1的栅极和第二极之间串联一个电阻R；且至少一个第二晶体管M2的栅极和第二极之间串联一个电阻R。
示例的，如图1所示，该静电保护电路可以包括两个电阻R，其中一个电阻R串联在第一晶体管M1的栅极和第二极之间，另一个电阻R串联在第二晶体管M2的栅极和第二极之间。
假设该静电保护电路中包括的各晶体管均为P型晶体管，则当该信号线S上产生高压静电时，第一晶体管M1的栅极电压小于第一极电压。此时第一晶体管M1开启，将信号线S与静电防护线L导通，信号线S可以通过该第一晶体管M1向静电防护线L放电。该信号线S上产生低压静电时，第二晶体管M2的栅极电压小于第一极电压。此时第二晶体管M2开启，将信号线S与静电防护线L导通。信号线S可以通过第二晶体管M2向静电防护线L放电。
根据上述分析可知，通过在至少一个第一晶体管M1的栅极和第二极之间串联一个电阻R，并在至少一个第二晶体管M2的栅极和第二极之间串联一个电阻R，可以使得无论该信号线上产生的是高压静电还是低压静电，处于开启状态的晶体管均可以通过串联的电阻来降低流过晶体管的电流的大小，避免晶体管被烧毁，进一步提高了该静电保护电路的可靠性。
可选的，图2是本实用新型实施例提供的另一种静电保护电路的等效电路图。如图2所示，该静电保护电路可以包括：两个第一晶体管M1，两个第二晶体管M2以及两个电阻R。
该两个电阻R中，一个电阻R串联在一个第一晶体管M1的栅极和第二极之间，另一个电阻R串联在一个第二晶体管M2的栅极和第二极之间。
在图2所示的结构中，两个第一晶体管M1中，一个第一晶体管M1的栅极和第二极之间未串联电阻。两个第二晶体管M2中，一个第二晶体管M2的栅极和第二极之间未串联电阻。当信号线S上产生的静电的相对电压较小时，即该信号线S上产生的瞬时电流较小时，该未串联电阻的晶体管能够实现静电的快速放电，即能够快速释放信号线在小电压下积累的静电电荷。
图3是本实用新型实施例提供的又一种静电保护电路的等效电路图。对比图2和图3可以看出，该两个第一晶体管M1中，串联有电阻的第一晶体管M1以及未串联电阻的第一晶体管M1可以分别设置在信号线S的两侧，例如，串联有电阻的第一晶体管M1可以设置在信号线S的左侧，未串联电阻的第一晶体管M1可以设置在信号线S的右侧。同样地，串联有电阻的第二晶体管M2以及未串联电阻的第二晶体管M2也可以分别设置在信号线S的两侧，例如，串联有电阻的第二晶体管M2可以设置在信号线S的右侧，未串联电阻的第二晶体管M2可以设置在信号线S的左侧。本实用新型实施例对晶体管的设置方位不做限定。
可选的，图4是本实用新型实施例提供的再一种静电保护电路的等效电路图。如图4所示，该静电保护电路可以包括：两个第一晶体管M1，两个第二晶体管M2，以及四个电阻R。其中，每个晶体管的栅极和第二极之间均串联一个电阻R。
通过在静电保护电路中设置两个第一晶体管M1和两个第二晶体管M2，并在每个晶体管的栅极和第二极之间均串联一个电阻R，可以避免当某个晶体管或某个电阻失效时，导致静电保护电路无法正常工作的问题，提高了该静电保护电路的可靠性，确保了该静电保护电路的抗静电性能。
在一种可选的实现方式中，参考图2至图4，该静电防护线L可以包括：第一放电线L1和第二放电线L2，该第一放电线L1和第二放电线L2提供的信号的电压不同。
如图2至图4所示，每个第一晶体管M1的栅极和第二极均与该第一放电线L1连接，每个第二晶体管M2的第一极均与该第二放电线L2连接。
可选的，若该第一放电线L1提供的信号的电压相对于该第二放电线L2提供的信号的电压为高电压，则每个晶体管可以均为P型晶体管。
示例的，该第一放电线L1提供的信号可以为VGH信号，该第二放电线L2提供的信号可以为VGL信号，该VGH信号的电压可以为10V左右，该VGL信号的电压可以为-10V左右。晶体管的栅源电压差Vgs满足：Vgs＝Vg-Vs(即栅极电压Vg与源极电压Vs的差值)。对于P型晶体管，当Vgs＜Vth时，晶体管导通，其中Vth为晶体管的阈值电压。由于P型晶体管的Vth一般小于等于0，故P型晶体管可以在栅极电压Vg小于第一极电压Vs时导通。因此当该信号线S上产生高压静电时，每个第一晶体管M1开启，将信号线S与第一放电线L1导通。此时，信号线S可以将静电释放至第一放电线L1。当该信号线S上产生低压静电时，每个第二晶体管M2开启，将信号线S与第二放电线L2导通。此时，信号线S可以将静电释放至第二放电线L2。
可选的，若该第一放电线L1提供的信号的电压相对于该第二放电线L2提供的信号的电压为低电压，则每个晶体管均为N型晶体管。
示例的，该第一放电线L1提供的信号可以为VGL信号，该第二放电线L2提供的信号可以为VGH信号。对于N型晶体管，当Vgs>Vth时，晶体管导通。由于N型晶体管的Vth一般大于等于0，故N型晶体管可以在栅极电压Vg大于第一极电压Vs时导通。因此当该信号线S上产生高压静电时，每个第二晶体管M2开启，将信号线S与第二放电线L2导通。此时，信号线S可以将静电释放至第二放电线L2。当该信号线S上产生低压静电时，每个第一晶体管M1开启，将信号线S与第一放电线L1导通。此时，信号线S可以将静电释放至第一放电线L1。
在另一种可选的实现方式中，参考图1，该静电防护线L也可以为一条公共电极线。该公共电极线可以提供电压为0V的公共电极信号。此时，该静电保护电路中的各个晶体管可以均为P型晶体管，或者也可以均为N型晶体管。
如前文所述，若各个晶体管均为P型晶体管，则当该信号线S上产生高压静电时，每个第一晶体管M1可以开启；当该信号线S上产生低压静电时，每个第二晶体管M2可以开启。若各个晶体管均为N型晶体管，则当该信号线S上产生高压静电时，每个第二晶体管M2可以开启；当该信号线S上产生低压静电时，每个第一晶体管M1可以开启。
图5是本实用新型实施例提供的一种静电保护电路的俯视图，图6是图5在AA方向的截面图。参考图5和图6，该静电保护电路中的每个晶体管可以均为形成在衬底基板上的薄膜晶体管。每个电阻R可以与该薄膜晶体管的有源层ACT同层设置。
可选的，每个电阻R与该有源层均可以由多晶硅材料制成，例如可以由低温多晶硅材料制成。该多晶硅材料的电阻适中，即可以抵抗大电流的冲击，又可以保证静电的快速释放。
示例的，每个电阻可以由无掺杂的多晶硅材料制成，或者也可以由掺杂的多晶硅材料制成。每个晶体管的有源层可以采用掺杂的多晶硅材料制成。当该静电保护电路中采用的晶体管为N型晶体管时，多晶硅中掺杂的材料可以是磷、砷、锑、硫、硒或碲等，常用的一般为磷、砷或硒。当该静电保护电路中采用的晶体管为P型晶体管时，多晶硅中掺杂的材料可以是硼、铝、镓或铍等，常用的一般为硼。
在本实用新型实施例中，若信号线S为阵列基板中用于传输数据(Data)信号的数据线，则结合图5和图6可知，每个晶体管的栅极G可以与该静电防护线(例如图中所示的第一放电线L1和第二放电线L2)同层设置，每个晶体管的第一极d1和第二极d2可以与该信号线S同层设置。从图5还可以看出，第一晶体管M1的第一极d1与第二晶体管M2的第二极d2可以共用同一电极。
参考图5，每个第一晶体管的第二极d2可以通过过孔与静电防护线L(例如第一放电线L1)连接。每个第二晶体管的第一极d1也可以通过过孔与该静电防护线L(例如第二放电线L2)连接。每个电阻R可以通过过孔分别与晶体管的栅极G和第二极d2连接。
可选的，若该信号线S为栅线，则每个晶体管的第一极d1和第二极d2可以与该信号线S异层设置，且可以分别通过过孔与该信号线S连接。
参考图6还可以看出，该静电保护电路可以设置在形成有缓冲层01的衬底基板00上。薄膜晶体管的有源层ACT远离衬底基板00的一侧设置有栅绝缘层02，薄膜晶体管的栅极G以及静电防护线可以设置在该栅绝缘层02远离衬底基板00的一侧。该栅极G以及静电防护线远离衬底基板00的一侧还设置有层间介电层03，薄膜晶体管的第一极d1、第二极d2以及信号线S可以设置在该层间介电层03远离衬底基板00的一侧。
图7是本实用新型实施例提供的一种电阻的可选形状的示意图，参考图7，该静电保护电路中的每个电阻R可以为蛇形、锯齿形或者弧形等形状。由此可以在有限的布线空间内，尽量增大每个电阻R的阻值。其中，电阻的形状可以是指电阻在衬底基板上的正投影的形状。
综上所述，本实用新型实施例提供了一种静电保护电路，该静电保护电路中至少一个晶体管的栅极和第二极之间串联有一个电阻，因此当信号线上产生大电流时，该电阻可以有效降低流过晶体管栅极和第二极之间的电流的大小，避免晶体管被烧坏，从而有效降低了静电保护电路失效的概率，提高了静电保护电路的可靠性。
本实用新型实施例提供了一种静电保护电路的制造方法，该方法可以用于制造上述实施例提供的静电保护电路。该方法可以包括：
步骤101、在衬底基板上形成至少一个第一晶体管、至少一个第二晶体管、至少一个电阻和静电防护线。
其中，每个第一晶体管的栅极和第二极均与该静电防护线连接，每个第一晶体管的第一极与信号线连接。每个第二晶体管的栅极和第二极均与该信号线连接，每个第二晶体管的第一极与该静电防护线连接。并且，该至少一个第一晶体管和该至少一个第二晶体管中，至少一个晶体管的栅极和第二极之间串联有一个电阻。
可选的，在衬底基板上形成电阻时，可以形成至少两个电阻，并可以使得至少一个第一晶体管的栅极和第二极之间串联一个电阻，至少一个第二晶体管的栅极和第二极之间串联一个电阻。
可选的，在衬底基板上形成晶体管和电阻时，可以形成两个第一晶体管，两个第二晶体管以及两个电阻。并且，该两个电阻中，一个电阻可以串联在一个第一晶体管的栅极和第二极之间，另一个电阻则可以串联在一个第二晶体管的栅极和第二极之间。
可选的，在衬底基板上形成晶体管和电阻时，可以形成两个第一晶体管，两个第二晶体管，以及四个电阻。并且，每个晶体管的栅极和第二极之间可以均串联一个电阻。
作为一种可选的实现方式，该衬底基板上形成的静电防护线可以包括：第一放电线和第二放电线，该第一放电线和该第二放电线提供的信号的电压不同。其中，每个第一晶体管的栅极和第二极均与该第一放电线连接，每个第二晶体管的第一极与该第二放电线连接。
可选的，该第一放电线提供的信号的电压相对于该第二放电线提供的信号的电压可以为高电压，每个晶体管可以均为P型晶体管。或者，该第一放电线提供的信号的电压相对于该第二放电线提供的信号的电压可以为低电压，每个晶体管可以均为N型晶体管。
作为另一种可选的实现方式，该衬底基板上形成的静电防护线可以为公共电极线。
在本实用新型实施例中，该衬底基板上形成的每个晶体管可以均为薄膜晶体管。在衬底基板上形成该至少一个电阻时，该至少一个电阻以可以与薄膜晶体管的有源层通过一次构图工艺形成。由此可以避免增加静电保护电路制造时的工艺复杂度。
可选的，若该信号线为数据线，则在上述步骤101中，可以通过一次构图工艺形成每个晶体管的栅极和该静电防护线，并可以通过一次构图工艺形成每个晶体管的第一极、第二极以及该信号线。相应的，每个第一晶体管的第二极可以通过过孔与该静电防护线连接，每个第二晶体管的第一极可以通过过孔与该静电防护线连接，每个电阻可以通过过孔分别与晶体管的栅极和第二极连接。
其中，该一次构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶玻璃等工艺。
在本实用新型实施例中，晶体管的栅极、第一极、第二极以及静电防护线均可以由金属材料形成。该金属材料可以包括铜(Cu)、铝(Al)、钛(Ti)、钼(Mo)、钼铌合金(MoNb)和铝钕合金(AlNd)中的任一种。并且，在形成晶体管的栅极、第一极、第二极以及静电防护线中的任一元件时，可以先采用磁控溅射工艺在衬底基板的表面沉积一层金属薄膜；之后可以采用一次构图工艺对该金属薄膜进行图形化处理，从而得到对应的元件。
此外，在形成电阻以及晶体管的有源层时，可以先在衬底基板的表面形成一层多晶硅薄膜；之后可以采用一次构图工艺对该多晶硅薄膜进行图形化处理，从而得到电阻以及有源层。
其中，形成多晶硅薄膜的工艺可以包括：先采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺沉积一层非晶硅薄膜，然后采用准分子激光晶化(Excimer Laser Annealing，ELA)法对非晶硅薄膜进行处理得到多晶硅薄膜。或者，也可以采用低压气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)工艺在900度以上的高温环境直接形成多晶硅薄膜。
图8是本实用新型实施例提供的一种阵列基板的结构示意图，参考图8，该阵列基板可以包括：信号线S，以及与该信号线S连接的静电保护电路00。该静电保护电路00可以为如图1至图6任一所示的静电保护电路。
可选的，参考图8可以看出，该阵列基板可以包括多条信号线S，其中每条信号线S可以均连接有一个如图1至图6任一所示的静电保护电路00。
在本实用新型实施例中，各信号线S所连接的静电保护电路00可以均设置在阵列基板周边的非显示区域。
本实用新型实施例还提供一种显示装置，该显示装置可以包括如图8所示的阵列基板。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (14)

1.一种静电保护电路，其特征在于，所述静电保护电路包括：至少一个第一晶体管、至少一个第二晶体管、至少一个电阻和静电防护线；
每个所述第一晶体管的栅极和第二极均与所述静电防护线连接，每个所述第一晶体管的第一极与信号线连接；
每个所述第二晶体管的栅极和第二极均与所述信号线连接，每个所述第二晶体管的第一极与所述静电防护线连接；
所述至少一个第一晶体管和所述至少一个第二晶体管中，至少一个晶体管的栅极和第二极之间串联有一个所述电阻。
2.根据权利要求1所述的静电保护电路，其特征在于，所述静电保护电路包括：至少两个所述电阻；
至少一个所述第一晶体管的栅极和第二极之间串联一个所述电阻；
至少一个所述第二晶体管的栅极和第二极之间串联一个所述电阻。
3.根据权利要求2所述的静电保护电路，其特征在于，所述静电保护电路包括：两个所述第一晶体管，两个所述第二晶体管以及两个所述电阻；
两个所述电阻中，一个电阻串联在一个所述第一晶体管的栅极和第二极之间，另一个电阻串联在一个所述第二晶体管的栅极和第二极之间。
4.根据权利要求2所述的静电保护电路，其特征在于，所述静电保护电路包括：两个所述第一晶体管，两个所述第二晶体管，以及四个所述电阻；
每个晶体管的栅极和第二极之间串联一个所述电阻。
5.根据权利要求1所述的静电保护电路，其特征在于，所述静电防护线包括：第一放电线和第二放电线，所述第一放电线和所述第二放电线提供的信号的电压不同；
每个所述第一晶体管的栅极和第二极均与所述第一放电线连接，每个所述第二晶体管的第一极与所述第二放电线连接。
6.根据权利要求5所述的静电保护电路，其特征在于，
所述第一放电线提供的信号的电压相对于所述第二放电线提供的信号的电压为高电压，每个所述晶体管均为P型晶体管。
7.根据权利要求5所述的静电保护电路，其特征在于，
所述第一放电线提供的信号的电压相对于所述第二放电线提供的信号的电压为低电压，每个所述晶体管均为N型晶体管。
8.根据权利要求1所述的静电保护电路，其特征在于，所述静电防护线为公共电极线。
9.根据权利要求1至8任一所述的静电保护电路，其特征在于，每个晶体管均为薄膜晶体管；
每个所述电阻与所述薄膜晶体管的有源层同层设置。
10.根据权利要求9所述的静电保护电路，其特征在于，所述信号线为数据线；
每个晶体管的栅极与所述静电防护线同层设置，每个晶体管的第一极和第二极与所述信号线同层设置；
每个所述第一晶体管的第二极通过过孔与所述静电防护线连接，每个所述第二晶体管的第一极通过过孔与所述静电防护线连接，每个所述电阻通过过孔分别与晶体管的栅极和第二极连接。
11.根据权利要求9所述的静电保护电路，其特征在于，
每个所述电阻和所述有源层均由多晶硅材料制成。
12.根据权利要求9所述的静电保护电路，其特征在于，
每个所述电阻呈蛇形、锯齿形或者弧形。
13.一种阵列基板，其特征在于，所述阵列基板包括：
信号线，以及与所述信号线连接的如权利要求1至12任一所述的静电保护电路。
14.一种显示装置，其特征在于，所述显示装置包括：如权利要求13所述的阵列基板。
CN201821161486.7U 2018-07-20 2018-07-20 静电保护电路、阵列基板及显示装置 Active CN208336227U (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201821161486.7U CN208336227U (zh) 2018-07-20 2018-07-20 静电保护电路、阵列基板及显示装置
US16/609,422 US11562997B2 (en) 2018-07-20 2019-06-17 Electrostatic protection circuit, array substrate and display apparatus
PCT/CN2019/091600 WO2020015493A1 (zh) 2018-07-20 2019-06-17 静电保护电路、阵列基板及显示装置
EP19816491.5A EP3826056A4 (en) 2018-07-20 2019-06-17 ELECTROSTATIC PROTECTION CIRCUIT, NETWORK SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821161486.7U CN208336227U (zh) 2018-07-20 2018-07-20 静电保护电路、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN208336227U true CN208336227U (zh) 2019-01-04

Family

ID=64784386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821161486.7U Active CN208336227U (zh) 2018-07-20 2018-07-20 静电保护电路、阵列基板及显示装置

Country Status (4)

Country Link
US (1) US11562997B2 (zh)
EP (1) EP3826056A4 (zh)
CN (1) CN208336227U (zh)
WO (1) WO2020015493A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935583A (zh) * 2019-03-28 2019-06-25 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
WO2020015493A1 (zh) * 2018-07-20 2020-01-23 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN114078429A (zh) * 2021-11-23 2022-02-22 京东方科技集团股份有限公司 一种防护电路、显示面板和显示装置
WO2022109874A1 (zh) * 2020-11-25 2022-06-02 京东方科技集团股份有限公司 显示面板和显示装置
WO2022188359A1 (zh) * 2021-03-10 2022-09-15 长鑫存储技术有限公司 静电保护电路及半导体器件
CN115633525A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056034B2 (en) * 2019-05-05 2021-07-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrostatic protection device and display panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637900A (en) 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
US7848068B2 (en) 2006-09-07 2010-12-07 Industrial Technology Research Institute ESD protection circuit using self-biased current trigger technique and pumping source mechanism
US7495878B2 (en) * 2007-03-22 2009-02-24 Bae Systems Information And Electronic Systems Integration Inc. Decoupling capacitor control circuit and method for enhanced ESD performance
CN102118024B (zh) * 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
CN107546729B (zh) * 2016-06-24 2022-01-14 恩智浦有限公司 浪涌保护电路
CN107039422A (zh) 2016-12-06 2017-08-11 湘潭大学 一种集成电路esd全芯片防护电路
JP2019197128A (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 表示装置
CN208336227U (zh) 2018-07-20 2019-01-04 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020015493A1 (zh) * 2018-07-20 2020-01-23 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
US11562997B2 (en) 2018-07-20 2023-01-24 Boe Technology Group Co., Ltd. Electrostatic protection circuit, array substrate and display apparatus
CN109935583A (zh) * 2019-03-28 2019-06-25 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
CN109935583B (zh) * 2019-03-28 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
WO2022109874A1 (zh) * 2020-11-25 2022-06-02 京东方科技集团股份有限公司 显示面板和显示装置
US11842665B2 (en) 2020-11-25 2023-12-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
WO2022188359A1 (zh) * 2021-03-10 2022-09-15 长鑫存储技术有限公司 静电保护电路及半导体器件
CN114078429A (zh) * 2021-11-23 2022-02-22 京东方科技集团股份有限公司 一种防护电路、显示面板和显示装置
CN115633525A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制备方法
CN115633525B (zh) * 2022-12-21 2023-03-21 固安翌光科技有限公司 发光装置及发光装置的制备方法

Also Published As

Publication number Publication date
EP3826056A1 (en) 2021-05-26
US20200144247A1 (en) 2020-05-07
US11562997B2 (en) 2023-01-24
WO2020015493A1 (zh) 2020-01-23
EP3826056A4 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
CN208336227U (zh) 静电保护电路、阵列基板及显示装置
JP7519524B2 (ja) 表示装置
CN108598087B (zh) 阵列基板及其制造方法、显示面板、电子装置
JP2024072838A (ja) 表示装置
US8742420B2 (en) Gate driving circuit, display substrate having the same and method of manufacturing the display substrate
CN108713225A (zh) 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN105280137A (zh) 有机发光显示器及其制造方法
US9685461B2 (en) Display device, array substrate and method for manufacturing the same
US10714552B2 (en) Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors
US12108640B2 (en) Array substrate, display device and electrostatic protection unit
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
EP3451323B1 (en) Electrostatic discharge circuit, array substrate, and display device
JP2019067791A (ja) 半導体装置
JP2018148172A (ja) アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
US9618809B2 (en) Liquid crystal display and method for manufacturing same
US20190273168A1 (en) Semiconductor device and display device
US11069814B2 (en) Transistor having vertical structure and electric device
US20190391428A1 (en) Active matrix substrate and display device using same
CN103365015B (zh) 一种阵列基板及液晶显示器
US20190229132A1 (en) Array substrate and display device
TW200528893A (en) Method of manufacturing thin film transistor array and device
US10042218B2 (en) Liquid-crystal display device
US12057454B2 (en) Active matrix substrate and display device
KR20090127687A (ko) 투명 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant