CN107039422A - 一种集成电路esd全芯片防护电路 - Google Patents
一种集成电路esd全芯片防护电路 Download PDFInfo
- Publication number
- CN107039422A CN107039422A CN201611143108.1A CN201611143108A CN107039422A CN 107039422 A CN107039422 A CN 107039422A CN 201611143108 A CN201611143108 A CN 201611143108A CN 107039422 A CN107039422 A CN 107039422A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- esd
- pmos
- nmos
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003578 releasing effect Effects 0.000 abstract description 9
- 230000005611 electricity Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010003497 Asphyxia Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路ESD全芯片防护电路，包括第一NMOS管、第二NMOS管、一个PMOS管、第一电阻、第二电阻，PMOS管与第一NMOS管共用INPUT/OUTPUT端口，PMOS管的漏极连接I/O口，源极与第二NMOS管的漏极相连，栅极与源极间串联第一电阻，第一NMOS管的漏极连接I/O口，第一NMOS管和第二NMOS管的栅极共用第二电阻，并与第一NMOS管和第二NMOS管的源极相连。本发明的集成电路ESD全芯片防护电路，不但可以达到更迅速泄放ESD电流，解决线路上的电阻造成的ESD电流泄放不及时的目的，而已还能在不降低防护等级的同时减小芯片的面积。
Description
技术领域
本发明涉及一种I/O端口防护电路，属于集成电路领域。。
背景技术
自然界的静电放电(ESD)现象是引起集成电路产品失效的最主要的可靠性问题。调查数据显示，集成电路失效产品中的30％都是因为静电放电现象所引起的。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率乃至带动国民经济有着不可忽视的作用。对集成电路进行静电保护的途径有二：一是控制和减少静电产生和放电现象的发生；二是给芯片设计静电防护电路，并且在器件的外围设计静电泄放的器件，为静电的泄放提供通路。途径二中的静电泄放器件相当于芯片内的“避雷针”，避免当静电放电时电流流入IC内部电路进而造成损伤，它是目前最直接和常见的一种保护措施。
因ESD产生原因及其对集成电路放电的不同，通常可以分为以下三种放电模式：HBM(人体放电模式)、MM(机器放电模式)、CDM(组建充放电模式)。最常见的，同时也是工业产品必须要测试通过的两种静电放电模式是HBM和MM。当静电发生时，电荷通常从芯片的一只引脚流入而从另外一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每一个引脚都要进行有效地ESD防护。而ESD防护单元的设计主要考虑两个要点：一是ESD防护单元能够迅速泄放较大的ESD电流；二是ESD防护单元能够将输入引脚端电压箝制在低点位。
在ESD防护的研究发展过程中，二极管、GGNMOS(栅接地的NMOS)等器件通常被作为ESD防护单元。随着CMOS工艺的发展，CMOS集成电路已经成为集成电路发展的主流。对于CMOS集成电路，PC(Power Clamp)是I/O端口ESD防护的一个常用模块。此时，在发生ESD事件时，ESD产生的应力(电压)会通过VDD专用的PC泄放，然而泄放路径的线路存在电阻，那么线路电阻就会存在造成ESD电流泄放不及时的隐患，一但泄放不及时就会造成芯片性能的失效。
端口防护普遍的采用二极管加电源箝位单元(Power Clamp)的ESD全芯片防护电路(如图1)或者由GGNMOS和GGPMOS组成并且存在PC的ESD全芯片防护电路(如图2)。
上述两种防护方案存在以下缺点：第一，当发生ESD事件时，由于泄放路径存在电阻，导致ESD应力泄放不及时；第二，当发生ESD事件时，GGNMOS的响应时间较GCNMOS慢，且多指器件的均匀开启性远差于GCNMOS。第三，如果将GGNMOS替换为GCNMOS又会较大幅度的增加芯片的面积。
发明内容
本发明要解决的技术问题是：提供一种集成电路ESD全芯片防护电路，以克服现有技术存在的泄放路径上电阻太大导致ESD应力泄放不及时问题。
本发明采用的技术方案如下：一种集成电路ESD全芯片防护电路，包括第一NMOS管、第二NMOS管、一个PMOS管、第一电阻、第二电阻，PMOS管与第一NMOS管共用INPUT/OUTPUT端口，PMOS管的漏极连接I/O口，源极与第二NMOS管的漏极相连，栅极与源极间串联第一电阻，第一NMOS管的漏极连接I/O口，第一NMOS管和第二NMOS管的栅极共用第二电阻，并与第一NMOS管和第二NMOS管的源极相连。
进一步地，所述第一NMOS管、第二NMOS管、PMOS管均采用GCNMOS管。
进一步地，所述第一NMOS管、第二NMOS管、PMOS管均为多指结构。
进一步地，所述第一NMOS管为10指NMOS管。
进一步地，所述第二NMOS管为2指NMOS管。
进一步地，所述PMOS管为16指PMOS管。
本发明的有益效果：本发明的集成电路ESD全芯片防护电路，不但可以达到更迅速泄放ESD电流，解决线路上的电阻造成的ESD电流泄放不及时的目的，而已还能在不降低防护等级的同时减小芯片的面积。
附图说明
图1是为采用二极管加电源箝位单元的ESD全芯片防护电路；
图2为GGNMOS和GGPMOS组成并且存在PC的ESD全芯片防护电路；
图3为本发明的电路示意图。
具体实施方式
下面结合附图对本发明进一步详细描述。
本发明的实施：如图3所示，本发明所采取的技术方案主要包括作为Power Clamp的10指的第一NMOS管1、2指的第二NMOS管3及16指的PMOS管2、第一电阻b、第二电阻a。16指的PMOS管2的漏极连接I/O口，源极与2指的第二NMOS管3的漏极相连，形成一条泄放路径A。16指的PMOS管2栅极与源极间串联第一电阻b。10指的第一NMOS管1的漏极连接I/O口，形成另外一条泄放路径B。10指的第一NMOS管1与2指的第二NMOS管3共用一个栅电阻第二电阻a，并与两个器件的源极相连。10指的第一NMOS管1、2指的第二NMOS管3及16指的PMOS管2均采用GCNMOS管。
以上技术方案中所设置的MOS管均采用多指形式，能够在减小芯片面积的同时提高器件的防护能力，同时在栅极增加电阻，通过减小电流来提升其开启均匀性。NMOS管共用了栅电阻，有效地减小了版图的面积。
以上技术方案通过在地与PAD间串联一个10指的第一NMOS管1，能够就近泄放PAD上发生ESD事件时产生的脉冲，避免了传统方案(图2)中需要通过PC泄放而产生的ESD电流泄放不及时问题。在MOS管的选择上选择了GCNMOS，较传统方案(图2)选择的GGNMOS有着更强的防护能力和响应速度。同时，能减小更改器件带来的芯片面积变大的影响。
当发生负脉冲的ESD事件时，I/O端口端聚集大量负电荷，通过路径A中10指的第一NMOS管1的漏端与衬底间的PN结，电荷由沟道泄放到GND。当发生正脉冲的ESD事件时，大量的正电荷聚集在10指的第一NMOS管1的漏端，一定通过漏端与沟道间的反偏PN结移动到沟道端，转移到GND。此时，沟道与源端形成一个正偏的PN结，此时NMOS器件的寄生三极管打开。大量的正电荷通过栅下面的区域迅速的从漏端转移到源端，形成正脉冲的泄放。因为此10指的第一NMOS管1可以就近地泄放ESD脉冲，进而比传统的泄放快一些，避免由于ESD通过I/O端口专用的PC泄放时，线路上的电阻造成ESD电流泄放不及时。
当I/O端口在发生ESD事件时的电压高于VDD的电压时，电流泄放路径才会存在路径B，并且需要让VDD的电压高于NMOS的触发电压，此时2指的第二NMOS管3才会开启。此时存在两条泄放路径，能打到快速泄放和双重防护的目的。PMOS工作原理参考NMOS管。
以上实施例仅用于说明本发明而非限制本发明所描述的技术方案；因此，尽管本说明书参考上述实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围中。
Claims (6)
1.一种集成电路ESD全芯片防护电路，其特征在于：包括第一NMOS管、第二NMOS管、一个PMOS管、第一电阻、第二电阻，PMOS管与第一NMOS管共用INPUT/OUTPUT端口，PMOS管的漏极连接I/O口，源极与第二NMOS管的漏极相连，栅极与源极间串联第一电阻，第一NMOS管的漏极连接I/O口，第一NMOS管和第二NMOS管的栅极共用第二电阻，并与第一NMOS管和第二NMOS管的源极相连。
2.如权利要求1所述的一种集成电路ESD全芯片防护电路，其特征在于：所述第一NMOS管、第二NMOS管、PMOS管均采用GCNMOS管。
3.如权利要求1所述的一种集成电路ESD全芯片防护电路，其特征在于：所述第一NMOS管、第二NMOS管、PMOS管均为多指结构。
4.如权利要求1所述的一种集成电路ESD全芯片防护电路，其特征在于：所述第一NMOS管为10指NMOS管。
5.如权利要求1所述的一种集成电路ESD全芯片防护电路，其特征在于：所述第二NMOS管为2指NMOS管。
6.如权利要求1所述的一种集成电路ESD全芯片防护电路，其特征在于：所述PMOS管为16指PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611143108.1A CN107039422A (zh) | 2016-12-06 | 2016-12-06 | 一种集成电路esd全芯片防护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611143108.1A CN107039422A (zh) | 2016-12-06 | 2016-12-06 | 一种集成电路esd全芯片防护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107039422A true CN107039422A (zh) | 2017-08-11 |
Family
ID=59530738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611143108.1A Pending CN107039422A (zh) | 2016-12-06 | 2016-12-06 | 一种集成电路esd全芯片防护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107039422A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110149789A (zh) * | 2019-03-25 | 2019-08-20 | 南京中感微电子有限公司 | 增强抵抗电磁辐射的电路 |
| WO2020015493A1 (zh) * | 2018-07-20 | 2020-01-23 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
| CN113097203A (zh) * | 2021-03-25 | 2021-07-09 | 深圳前海维晟智能技术有限公司 | 集成电路电源esd防护布局结构 |
| WO2023092848A1 (zh) * | 2021-11-26 | 2023-06-01 | 长鑫存储技术有限公司 | 一种静电保护电路及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200501388A (en) * | 2003-06-27 | 2005-01-01 | Realtek Semiconductor Corp | Electrostatic discharge protection circuit |
| CN101626154A (zh) * | 2009-07-13 | 2010-01-13 | 浙江大学 | 集成电路esd全芯片防护电路 |
| EP2071726A3 (en) * | 2007-12-14 | 2011-03-16 | Renesas Electronics Corporation | Load driving device |
| CN104143549A (zh) * | 2013-05-10 | 2014-11-12 | 炬力集成电路设计有限公司 | 一种静电释放保护电路版图及集成电路 |
| CN106033756A (zh) * | 2015-03-10 | 2016-10-19 | 中航（重庆）微电子有限公司 | 高压esd保护电路 |
-
2016
- 2016-12-06 CN CN201611143108.1A patent/CN107039422A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200501388A (en) * | 2003-06-27 | 2005-01-01 | Realtek Semiconductor Corp | Electrostatic discharge protection circuit |
| EP2071726A3 (en) * | 2007-12-14 | 2011-03-16 | Renesas Electronics Corporation | Load driving device |
| CN101626154A (zh) * | 2009-07-13 | 2010-01-13 | 浙江大学 | 集成电路esd全芯片防护电路 |
| CN104143549A (zh) * | 2013-05-10 | 2014-11-12 | 炬力集成电路设计有限公司 | 一种静电释放保护电路版图及集成电路 |
| CN106033756A (zh) * | 2015-03-10 | 2016-10-19 | 中航（重庆）微电子有限公司 | 高压esd保护电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020015493A1 (zh) * | 2018-07-20 | 2020-01-23 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
| US11562997B2 (en) | 2018-07-20 | 2023-01-24 | Boe Technology Group Co., Ltd. | Electrostatic protection circuit, array substrate and display apparatus |
| CN110149789A (zh) * | 2019-03-25 | 2019-08-20 | 南京中感微电子有限公司 | 增强抵抗电磁辐射的电路 |
| CN110149789B (zh) * | 2019-03-25 | 2020-08-28 | 南京中感微电子有限公司 | 增强抵抗电磁辐射的电路 |
| CN113097203A (zh) * | 2021-03-25 | 2021-07-09 | 深圳前海维晟智能技术有限公司 | 集成电路电源esd防护布局结构 |
| WO2023092848A1 (zh) * | 2021-11-26 | 2023-06-01 | 长鑫存储技术有限公司 | 一种静电保护电路及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103795026B (zh) | 输入级esd保护电路 | |
| CN104753055B (zh) | 静电释放保护电路 | |
| CN107039422A (zh) | 一种集成电路esd全芯片防护电路 | |
| CN102025135B (zh) | 一种esd保护装置 | |
| CN101626154A (zh) | 集成电路esd全芯片防护电路 | |
| CN103401229A (zh) | 带有反馈加强的电压触发的静电放电箝位电路 | |
| CN104269399A (zh) | 一种防静电保护电路 | |
| CN104392989A (zh) | 一种基于可控硅的静电放电保护电路 | |
| CN108807376A (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN102244105A (zh) | 具有高维持电压低触发电压esd特性的晶闸管 | |
| CN109449156A (zh) | 一种端口静电释放保护电路 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN103280787A (zh) | 防静电电路 | |
| CN102693980B (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
| CN209045551U (zh) | 一种端口静电释放保护电路 | |
| CN107482004A (zh) | 一种外延工艺下多电源电压集成电路esd保护网络 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN103515944A (zh) | 采用双通道技术的用于电源和地之间ESD保护的Power Clamp | |
| CN104576640B (zh) | 一种IO Pad的ESD静电防护结构 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN106099887A (zh) | 一种耐高压rc触发式esd电路 | |
| CN109786374A (zh) | 一种soi功率开关的esd保护器件 | |
| CN107123977B (zh) | 晶体管的驱动电路 | |
| CN208848907U (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN103178105B (zh) | Native NMOS低压触发的用于ESD保护的SCR器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170811 |