CN107154615A - 具有假条件关闭的主动控制瞬态过应力保护的装置和方法 - Google Patents

具有假条件关闭的主动控制瞬态过应力保护的装置和方法 Download PDF

Info

Publication number
CN107154615A
CN107154615A CN201710123178.9A CN201710123178A CN107154615A CN 107154615 A CN107154615 A CN 107154615A CN 201710123178 A CN201710123178 A CN 201710123178A CN 107154615 A CN107154615 A CN 107154615A
Authority
CN
China
Prior art keywords
circuit
false condition
voltage
node
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710123178.9A
Other languages
English (en)
Other versions
CN107154615B (zh
Inventor
S·帕萨萨拉希
J·萨克多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107154615A publication Critical patent/CN107154615A/zh
Application granted granted Critical
Publication of CN107154615B publication Critical patent/CN107154615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/305—Modifications for providing a predetermined threshold before switching in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本文提供了具有假条件关闭的主动控制瞬态过应力保护的装置和方法。在某些配置中，高耐压主动控制保护电路包括瞬态过压检测电路，电连接在第一节点和第二节点之间的钳位电路，偏置所述钳位电路的偏置电路，以及假条件关闭电路。瞬态过应力检测电路产生指示在第一和第二节点之间是否检测到瞬态过应力事件的检测信号。此外，假条件关闭电路基于对第一和第二节点之间的电压差进行低通滤波来生成假条件关闭信号，由此独立地确定是否存在功率。偏置电路基于检测信号和假条件关闭信号，将所述钳位电路的操作控制在导通状态或截止状态。

Description

具有假条件关闭的主动控制瞬态过应力保护的装置和方法
技术领域
本发明的实施例涉及电子系统，更具体地涉及主动控制的瞬态过压保护电路。
背景技术
某些电子系统可能暴露于瞬态过应力事件或具有快速变化的电压和高功率的短持续时间的电信号。瞬态过应力事件可以包括例如由于电荷从物体或人到电子系统的突然释放而产生的静电放电(ESD)事件。
瞬态过应力事件可能由于过压条件和IC的相对小的区域中的高水平的功率耗散而损坏或破坏集成电路(IC)。高功率耗散可以提高IC温度，并且可能导致许多问题，例如栅极氧化物穿通、结损坏、金属损坏和表面电荷累积。
发明内容
在一个方面，提供了一种集成电路。该集成电路包括瞬态过应力检测电路，其被配置为基于检测第一节点和第二节点之间的瞬态过应力事件的存在来生成检测信号；钳位电路，其具有导通状态和截止状态，并电连接在第一节点和第二节点之间；假条件关闭电路，被配置为检测集成电路何时被供电；以及偏置电路。假条件关闭电路，被配置为基于对第一节点和第二节点之间的电压差进行低通滤波来生成假条件关闭信号，并且偏置电路被配置为基于所述检测信号和所述假条件关闭信号而控制所述钳位电路的操作处于导通状态或者截止状态。
在另一方面，提供了一种用于保护集成电路免于电过载的方法。该方法包括：使用瞬态过应力检测电路检测第一节点和第二节点之间的瞬态过应力事件的存在；响应于使用瞬态过应力检测电路检测到瞬态过应力事件的存在，激活检测信号；基于使用假条件关闭电路对第一节点和第二节点之间的电压差进行低通滤波的假条件关闭信号；当检测信号被激活并且假条件关闭信号被去激活时，使用偏置电路接通钳位电路，以及当所述假条件关闭信号被激活时，使用所述偏置电路关断所述钳位电路。
在另一方面，提供了一种片上数据转换器系统(SOC)。数据转换器SOC包括从电源电压节点和接地节点接收功率的模数转换器(ADC)，以及电源钳位。电源钳位电路包括瞬态过应力检测电路，其被配置为基于检测在电源电压节点和接地节点之间的瞬态过应力事件的存在来生成检测信号；钳位电路，其具有导通状态和截止状态，并电连接在所述电源电压节点和所述接地节点之间；假条件关闭电路，被配置为基于对电源电压节点和地面节点之间的电压差进行低通滤波来生成假条件关闭信号，并且偏置电路被配置为基于所述检测信号和所述假条件关闭信号而控制所述钳位电路的操作处于导通状态或者截止状态。
附图说明
图1A是根据一个实施例的电子系统的示意图。
图1B是根据一个实施例的封装上的信号链系统(SOP)的示意图。
图2是根据一个实施例的主动控制的保护电路的示意图。
图3是根据一个实施例的假条件关闭电路的示意图。
图4是根据一个实施例的主动控制的保护电路的电路图。
图5是根据一个实施例的主动控制保护电路的电流和电压对时间的一个示例的曲线图。
图6是根据另一实施例的主动控制保护电路的示意图。
图7是根据另一实施例的主动控制的保护电路的示意图。
图8A-8D是根据一个实施例的主动控制保护电路的电流和电压对时间的曲线图。
具体实施方式
某些实施例的以下详细描述呈现了本发明的具体实施例的各种描述。然而，本发明可以以由权利要求限定和涵盖的多种不同方式来实施。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。
某些电子系统包括过载保护电路以保护电路或组件免受瞬态过应力事件的影响。为了帮助保证电子系统可靠，制造商可以在确定的应力条件下测试电子系统，这可以由各种组织设定的标准描述，例如联合电子设备工程委员会(JEDEC)，国际电工委员会(IEC)和汽车工程委员会(AEC)。标准可以覆盖大量的瞬态过应力事件，包括静电放电(ESD)事件。
主动控制保护电路是一种过应力保护电路，其包括瞬态过压检测电路和钳位电路。瞬态过应力检测电路通过监测与过应力相关联的电气条件来检测瞬态过应力事件的存在。瞬态过大应力检测电路产生表示是否检测到瞬态过应力事件的检测信号，并且该检测信号用于选择性地激活钳位电路。因此，可以接通有源控制的保护电路，而不需要依赖于钳位电路的直接结击穿来提供钳位。对于给定量的过应力保护，主动控制的保护电路可以提供相对快的激活时间，相对低的静态功率耗散和/或相对紧凑的面积。
本文提供了用于具有假条件关闭的瞬态过应力保护的装置和方法。在某些配置中，主动控制的保护电路包括瞬态过压检测电路，电连接在第一节点和第二节点之间的钳位电路，偏置钳位电路的偏置电路和假条件关闭电路。瞬态过应力检测电路产生指示在第一和第二节点之间是否检测到瞬态过应力事件的检测信号。另外，假条件停止电路基于对第一和第二节点之间的电压差进行低通滤波而生成假条件停止信号，从而确定是否存在电力。偏置电路基于检测信号和假条件关闭信号，控制钳位电路的操作处于导通状态或截止状态。
包括假条件关闭电路可以增强主动控制的保护电路的鲁棒性。例如，假条件关闭电路基于第一和第二节点之间的电压差生成假条件关闭信号，并且因此可以用于检测IC何时被供电。当电压差对应于第一和第二节点之间的标称工作电压时，假条件关闭电路将假条件关闭信号控制为禁止偏置电路激活钳位电路的值。因此，当IC被供电时，假条件关闭信号禁止偏置电路接通钳位电路。此外，当通过高功率/高速切换无意地激活钳位电路时，假条件关闭信号使钳位电路去激活，从而防止钳位电路在意外激活之后保持导通。
当通过在由高功率/高速信令条件无意地激活钳位电路之后关闭钳位电路来对IC供电时，假条件关闭电路可以补救钳位电路的非预期激活。例如，与先进的高功率转换器应用相关联的瞬态开关可能无意地触发钳位电路的激活，并且假条件关闭电路可用于在无意激活之后停用钳位电路。相反，在没有假条件关闭电路的情况下实现的主动控制的保护电路可能被意外触发并且无限期地保持导通。
本文的教导可以用于提供主动控制的保护电路，其适于为集成电路，片上系统(SoC)、系统级封装(SiP)或系统级(system-on)(CMOS)技术和/或双极性互补金属氧化物半导体(BiCMOS)技术实现的电路板(SoB)。另外，本文描述的有源控制的保护电路适于作为电源钳位器操作，并且可以向多级功率域提供高电压容限。假条件关闭在宽范围的应用中提供鲁棒的ESD保护，包括例如高功率/高速数据转换应用。
在某些配置中，有源控制保护电路还包括感测反馈电路，其提供控制钳位电路的接通特性的反馈。在某些实现中，感测反馈电路例如通过提供基于检测流过钳位电路的电流的正反馈来向偏置电路的输入提供电流反馈。正反馈可以保持钳位电路在ESD事件的整个持续时间导通，从而提供与瞬态过压检测电路的电阻器-电容器(RC)时间常数无关的公共ESD保护。因此，感测反馈电路可以提供对钳位电路的钳位元件的激活的鲁棒控制。
某些瞬态过应力保护电路，例如在CMOS/BiCMOS制造工艺中使用双极/CMOS电源钳位实现的那些，表现出不能在瞬态过应力事件的整个持续时间内被激活。然而，当过应力保护电路在瞬态过应力事件的整个持续时间内没有接通时，这可能是有问题的，因为瞬态过应力事件的后沿仍然可能导致损坏。例如，诸如具有28nm或更小的栅极长度的高速MOS器件和/或诸如硅-锗(SiGe)双极结型晶体管(BJT)的高速双极器件的高速MOS器件可能被后缘的ESD事件。
通过基于感测通过钳位电路的电流提供正反馈，可以安全地放电包括后沿的瞬态过应力事件，同时避免电压积聚。
钳位电路可以使用适于提供高功率/高电流处理能力的各种各样的钳位元件来实现。在某些配置中，钳位元件可以包括MOS晶体管，可控硅控制整流器(SCR)器件或双极晶体管中的至少一个。在某些实施方案中，钳位电路可包括级联的钳位元件，包括但不限于MOS晶体管的级联，双极晶体管的级联，SCR装置的级联，MOS晶体管和SCR装置的级联，双极晶体管和SCR器件的级联，或者MOS晶体管和双极晶体管的级联。
图1A是根据一个实施例的电子系统20的示意图。所示的电子系统20包括集成电路(IC)10。如图1所示，IC 10包括第一管脚1、第二管脚2、核心或内部电路3以及主动控制的保护电路4。虽然图1A示出了包括两个引脚、一个核心电路和一个保护电路的实施例，IC 10可以适于包括额外的引脚、核心电路，保护电路和/或其它结构。
核心电路3可以包括在公共衬底或分离衬底内的各种功能的一个或多个电路，并且电连接到一个或多个引脚1，2。引脚1，2可以用于多种目的，包括例如数据通信和/或向IC10提供电源或接地。
在第一示例中，第一管脚1是电源管脚，第二管脚2是接地管脚。在第二示例中，第一引脚1是第一电压域的电源引脚，第二引脚2是第二电压域的电源引脚。在第三示例中，第一引脚1是参考电压引脚，第二引脚2是接地引脚。在第四示例中，第一引脚1是电源引脚，第二引脚2是参考电压引脚。在第五示例中，第一引脚1是第一参考电压引脚，第二引脚2是第二参考电压引脚。
IC 10可以暴露于瞬态过应力事件，例如ESD事件，其可能导致IC损坏和/或引起闭锁。例如，第一引脚1可以接收瞬态过应力事件12，其可以沿着IC 10的电连接行进并到达核心电路3。瞬态过应力事件12可以产生过电压条件并且可以耗散高水平的功率，其可能中断核心电路3的功能并可能造成永久性损坏。
可以提供主动控制保护电路4以增强IC 10的可靠性。如本文详细描述的，当主动控制保护电路4检测到第一和第二引脚1之间存在瞬态过应力事件时，如图2所示，主动控制保护电路4分流与瞬态过应力事件相关联的电流，以提供过应力保护。
因此，可以在IC(例如图1A的IC 10)上采用主动控制的保护电路。主动控制的保护电路可以单独提供或与其他保护电路组合提供以提供针对各种瞬态过应力事件的期望程度的保护。例如，IC可以包括多个输入引脚，输出引脚，双向引脚，电源高引脚和功率低或接地引脚，并且可以使用主动控制的保护电路来保护这些引脚中的一个或多个。
在所示的实施例中，主动控制的保护电路4与芯电路3在芯片上集成。然而，在其他实施例中，主动控制的保护电路4和核心电路3可以制造在分离的IC。因此，一个或多个有源控制的保护电路可以放置在独立IC中，在用于系统封装(SOP)应用的公共封装中，或者与用于片上系统的公共半导体衬底上的核心电路集成(SOC)应用。
IC 10可以用在例如高速/高功率数据转换器应用，高速射频(RF)应用或各种其它应用中。IC 10可以用于电子系统中，其中IC的引脚暴露于例如产生场诱发放电的IC组装条件，用于处理和测试的机械导电工具，和/或直接通过低电压的用户接触阻抗连接。
图1B是根据一个实施例的封装上的信号链系统(SOP)25的示意图。信号链SOP 25包括封装基板30，封装基板30包括混频器41，滤波器42，本地振荡器43和附接到其上的芯片上的数据转换器系统(SOC)44。信号链SOP 25还包括数据封装引脚31、参考时钟封装引脚32、混频器输出封装引脚33、数据转换器输出封装引脚34、低压电源封装引脚35和高压电源。尽管在图1B中未示出，但是信号链SOP 25可以包括更多或更少的部件、引脚和/或其他结构，和/或可以以其它方式布置。
数据转换器SOC或数据转换器IC 44包括数据输入引脚51、数据输出引脚52、接口引脚53、接地引脚54、低电压电源引脚55和高电压电源引脚56。数据转换器IC 44还包括在数据转换信号路径中级联操作的模数转换器(ADC)61、数据转换处理电路62、发送器数据处理电路63和发送器输出电路64。数据转换信号路径用于将从数据输入引脚51上的滤波器42接收的模拟数据转换成在数据输出引脚52上提供的数字数据。数据转换器IC 44还包括数字控制电路65、时钟控制电路66、发射机控制电路67、监视电路68和数据控制电路69，其共同地操作以控制沿着数据转换信号路径的数据转换操作。
数据转换器IC 44还包括第一有源控制保护电路81和第二有源控制保护电路82。第一有源控制保护电路81作为在第一有源控制保护电路81接收的低电压电源VLV低压电源引脚55和接地引脚54上接收的地电压GND。另外，第二有源控制保护电路82作为在高电压电源引脚56上接收的高电压电源VHV和接地电压GND。虽然图1B示出了包括用作电源钳位的两个有源控制的保护电路的配置，但是IC可以包括以其他方式布置的更多或更少的有源控制的保护电路和/或主动控制的保护电路。
图1B的信号链SOP 25示出了可以利用高速/高功率信令操作的电子系统的一个示例。ADC 61可以以各种方式接收功率，例如通过由高电压电源VHV和接地电压之间的电压差和/或通过低电压电源VLV和接地电压之间的电压差来供电。ADC 61的瞬时切换可以产生在数据转换器IC 44的操作期间可能无意地激活第一和/或第二有源控制保护电路81,82的电源噪声。如本文所述，主动控制的保护电路81,82可以利用产生表示数据转换器IC 44和ADC61何时被供电的假条件关闭信号的假条件关闭电路来实现。当电源存在时，假条件关闭信号禁止保护电路的偏置电路接通保护电路的钳位电路。因此，当通过ADC 61的高功率/高速切换无意地激活钳位电路时，假条件关闭信号使钳位电路去激活，从而防止钳位电路在非预期激活之后保持导通。
在没有假条件关闭机制的情况下，主动控制的保护电路的钳位电路可能由于高功率/高速信令而无意地激活，并且保持无限期地导通。
然而，当数据转换器IC 44未被供电时，假条件关闭信号被去激活。因此，在ESD测试或处理期间，当检测到瞬态过应力事件时，假条件关闭电路不禁止偏置电路接通钳位电路。因此，假条件关闭电路对ESD鲁棒性具有相对较小或没有影响。
信号链SOP 25的附加细节可以如本文所述。
图2是根据一个实施例的主动控制的保护电路100的示意图。主动控制保护电路100包括瞬态过压检测电路101，偏置电路102，钳位电路103，感测反馈电路104和假条件停止电路105。主动控制保护电路100在第一节点1和第二节点2之间提供瞬态过压保护。
在某些实施方式中，第一和第二节点1,2分别对应于IC(例如数据转换器SOC)的电源引脚和接地引脚。因此，有源控制保护电路100可以用作用于向IC的电源轨提供瞬态ESD保护的电源钳位。然而，其他配置也是可能的。
瞬态过应力检测电路101电连接在第一和第二节点1,2之间，并且生成指示在第一和第二节点1,2之间是否检测到存在瞬态过应力事件的检测信号DET在某些配置中，瞬态过应力检测电路101观察第一和第二节点1,2之间的电压变化率，并且当检测到合格的瞬态过应力事件时，控制检测信号DET以指示是否存在过应力。然而，瞬态过应力检测电路101可以基于指示瞬态过应力事件损坏敏感电子器件的电位的多个检测条件来检测瞬态过应力事件的存在，包括但不限于功率，电压，电流的观察，和/或电荷。
在某些实施方式中，响应于在第一节点1和/或第二节点2上检测到足够长的时间段内的快速变化的电压，瞬态过应力检测电路101确定存在瞬态过应力事件。例如，瞬态过应力检测电路101可激活具有在约0.1V/ns至约100V/ns的范围内的电压变化率的瞬态过应力事件的检测信号DET持续约1ns至约1000ns范围内的时间长度。当未检测到瞬态过应力事件时，瞬态过应力检测电路101将检测信号DET控制到与没有检测到瞬态过应力事件相关联的信号电平，例如，大约0mA的电流水平。
在某些配置中，在检测到瞬态过应力事件之后，检测信号DET保持活动达预定时间，例如，在约1ns至约1000ns之间的范围内的时间。在一个实施例中，在瞬态过应力检测电路101检测到瞬态过应力事件之后，检测信号DET保持有效的持续时间基于瞬态过应力检测电路101的时间常数，例如电阻电容(RC)时间常数。
在所示的配置中，偏置电路102偏置钳位电路103以选择性地将钳位电路103控制在低阻抗/导通状态或高阻抗/截止状态。如图2所示，偏置电路102基于来自瞬态过应力检测电路101的检测信号DET，来自感测反馈电路104的正反馈信号FBK和基于来自感测反馈电路104的正反馈信号FBK来将钳位电路103控制为导通状态或关断状态。来自假条件停止电路105的假条件停止信号FCS。
在一个实施例中，检测信号DET，反馈信号FBK和假条件关闭信号FCS对应于电流，并且偏置电路102接收对应于检测信号DET，反馈信号FBK和假条件关闭信号FCS。然而，其他配置也是可能的。
当假条件关闭信号FCS被去激活时，偏置电路102被实现为当检测信号DET指示在第一和第二节点1,2之间存在瞬态过应力事件时接通钳位电路103。钳位电路103在第一节点1和第二节点2之间提供低阻抗路径，并且分流电流ISHUNT流过钳位电路103以提供ESD保护。分流电流ISHUNT通过分流电荷来防止过电压条件，否则可能导致电压积聚和IC损坏。在某些配置中，钳位电路103的导通状态阻抗可以在约0.2Ω至约10Ω的范围内。
当关断时，钳位电路103工作在低泄漏/高阻抗状态。断开状态阻抗可以在例如约10kΩ至约10GΩ的范围内，从而当主动控制的保护电路100被停用时提供低的静态功率耗散。在检测到满足一个或多个信令条件(例如电压变化的特定速率)的瞬态过应力事件时，瞬态过应力检测电路101在特定持续时间内激活检测信号DET。
钳位电路103可以以各种方式实现。例如，钳位电路103可以包括可以由偏置电路102产生的偏置信号选择性地导通的保护元件，例如一个或多个双极晶体管、SCR器件和/或FET。在某些配置中，钳位电路103可以包括串联地堆叠或布置在第一节点1和第二节点2之间的两个或更多个保护元件。以这种方式实现钳位电路103可以限制当钳位电路103为关掉。
虽然瞬态过应力检测电路101可以用于检测瞬态过应力事件的到达和/或存在，但是瞬态过应力检测电路101可以不针对该事件的全持续时间保持活动。例如，在一个示例中，瞬态过应力检测电路101可以被实现为在可以短于瞬态过应力事件的持续时间的预选时间量内激活检测信号DET。在另一个示例中，瞬态过应力事件可以具有对于瞬态过应力检测电路101在朝向瞬态过应力事件的结束时检测而言太小的电压变化率。例如，瞬态过应力检测电路101可以利用检测裕度来实现，以防止响应于不是瞬态过应力事件的瞬态活动的错误激活，并且因此可以仅在检测到的电压变化率相对大。
因此，瞬态过应力检测电路101可以在瞬态过应力事件完成之前去激活检测信号DET。当钳位电路103在瞬态过应力事件仍然存在的情况下关闭时，可能出现过压情况，这又可能导致IC损坏。
主动控制保护电路100包括感测反馈电路104，其可以通过产生基于通过钳位电路103的分流电流ISHUNT的正反馈信号FBK来防止钳位电路103过早失活。
如图2所示，偏置电路102基于检测信号DET，正反馈信号FBK和假条件关闭信号FCS来开启或关闭钳位电路103。当失效条件关断信号FCS被去激活并因此指示IC被供电时，偏置电路102可以在检测信号DET或正反馈信号FBK中的至少一个被激活时接通钳位电路103。因此，即使在检测信号DET被去激活之后，正反馈信号FBK也可以保持钳位电路103导通基本上在瞬态过应力事件的整个持续时间。因此，钳位电路103导通的持续时间不需要由瞬态过应力检测电路101的时间常数(例如触发网络的RC时间常数)限制。因此，钳位电路103可以被接通持续时间，该持续时间与瞬态过应力检测电路101的时间常数无关。
因此，感测反馈电路104可以向主动受控保护电路100提供可以基于瞬态过应力事件的持续时间动态地改变的接通时间。正反馈可以保持钳位电路103导通，同时足够大的分流电流流过钳位电路103。有源控制保护电路100可以用于安全地放电ESD的后沿的大部分或全部事件以避免电压积聚。在某些实现中，由感测反馈电路104提供的正反馈可以保持钳位电路103在瞬态过应力事件的持续时间的70％或更多时导通。
相反，基于RC时间常数设置钳位电路导通的持续时间的保护装置可能不能在ESD事件的整个持续时间内保持钳位电路导通，这可能导致损坏，例如对过压条件敏感的小几何形状器件和/或高速器件。例如，过早关断钳位电路可能损坏例如具有28nm或更小的栅极长度的金属氧化物半导体(MOS)晶体管和/或诸如硅锗(SiGe)双极晶体管的异质结双极晶体管。
假条件关闭电路105生成假条件关闭信号FCS，其指示IC何时被供电并且第一节点1和第二节点2以标称电压电平操作。在某些配置中，假条件关闭信号FCS超驰正反馈信号FBK和检测信号DET。因此，当假条件关闭信号FCS被激活时，偏置电路102关断钳位电路103。
在其它配置中，当检测信号DET的幅度足够大时，例如响应于在瞬态过应力条件期间的电压积累，偏置电路102可以接通钳位电路103。在这样的配置中，主动控制的保护电路可以在部件被供电时提供ESD保护。例如，在电源钳位实施方式中，电源可以使用诸如电阻器的去耦元件与第一节点1部分地去耦，因此第一节点1和第二节点2之间的电压差在ESD事件期间改变。随着第一节点和节点1,2之间的电压差增加，检测信号DET的幅度可以增加，并且最终超过假条件关闭信号FCS，从而导致偏置电路102接通钳位电路103。ESD事件，电源可以将第一和第二节点1,2之间的电压差恢复到大约标称电压差，并且假条件关闭电路105可以激活假条件关闭信号FCS以使钳位电路103去激活。
在一个实施例中，假条件关闭电路105基于对第一节点1和第二节点2之间的电压差进行低通滤波来生成假条件关闭信号FCS。对第一和第二节点2之间的电压差进行低通滤波。节点1,2有助于防止由ESD事件导致的电压过冲无意地导致假条件关闭电路105检测到功率的存在。例如，在ESD事件开始时，钳位电路103可能尚未激活，并且第一节点1的电压可能达到过冲电压。通过对第一和第二节点1,2之间的电压差进行低通滤波，防止了假条件关闭电路105基于临时电压过冲错误地确定存在功率。
包括假条件关闭电路105可以增强主动控制的保护电路100的鲁棒性。例如，假条件关闭电路105可以检测IC何时被供电。因此，当钳位电路103在IC被供电时被无意地激活时，假条件关闭电路105去激活钳位电路103，以防止钳位电路103保持导通。
假条件停止电路105可以通过在钳位电路103由于高功率/高速信令条件而被无意地激活之后关闭钳位电路103来补救钳位电路103的非预期激活。例如，与先进的高功率转换器应用相关联的瞬态开关可以无意地触发钳位电路103的激活，并且假条件关闭电路105可以用于在无意激活之后去激活钳位电路103。相反，在没有假条件关闭电路的情况下实现的主动控制的保护电路可能被意外触发并且通过正反馈保持无限期地导通。
有源控制保护电路100的附加细节可以如本文所述。
图3是根据一个实施例的假条件关闭电路110的示意图。假条件停止电路110包括低通滤波器111、第一n型场效应晶体管(NFET)112、限压器113、分压器114和第二NFET 115。
假条件关闭电路110示出了图2的假条件关闭电路105的一个实施例。然而，图2的假条件关闭电路105可以以其他方式实现。
如图3所示，低通滤波器111电连接在第一节点1和第二节点2之间，并且产生对应于第一节点1和第二节点2之间的低通滤波电压差的低通滤波电压VLP。在一个实施例中，低通滤波器111具有小于100MHz的截止频率，例如在10MHz至50MHz的范围内。然而，其他截止频率是可能的，包括例如取决于应用和/或实现的截止频率。
在所示的实施例中，低通滤波电压VLP被提供给第二NFET115的漏极。分压器114电连接在第一节点1和第二节点2之间，并且产生对应的输出电压VOUT到第一节点1和第二节点2之间的电压差的一部分。输出电压VOUT被提供给第二NFET115的栅极。第二NFET115还包括产生栅极电压VG的源极，第一NFET 112还包括电连接到第二节点2的源极和产生假条件关闭信号FCS的漏极。电压限制器113电连接在第一NFET112的栅极和第二节点2之间。
假条件关闭电路110生成假条件关闭信号FCS，其具有基于第一节点1和第二节点2之间的电压差而改变的值。如下面将描述的，假条件关闭信号当第一节点1和第二节点2以与IC被接通和供电相关联的标称电压差操作时，FCS被激活。当假条件关闭信号FCS被激活时，假条件关闭信号FCS禁止保护电路的偏置电路接通保护电路的钳位电路。然而，当IC未通电时，假条件关闭信号FCS被去激活，并且不妨碍主动控制保护电路的操作。因此，在ESD测试或处理期间发生，当检测到瞬态过应力事件时，假条件关闭电路不禁止偏置电路接通钳位电路。
当在IC未通电时发生瞬态过应力状况时，钳位电路在小于第一和第二节点1之间的标称工作电压的钳位电压下钳位第一和第二节点1,2之间的电压差因此，在过应力事件期间，假条件关闭电路110保持关断，并且当IC被供电时，假条件关闭电路110提供独立的关断控制，对ESD鲁棒性几乎没有影响。
在一个实施例中，有源控制保护电路的钳位电压被选择为在1V至15V的范围内，例如5V，并且第一和第二节点1，2之间的标称电压差被选择为在0.5V至12V的范围内，例如3.5V。然而，可以使用钳位电压和/或标称电压差的其他值。
如图3所示，使用来自分压器114的输出电压VOUT来控制第二NFET115的栅极。由于输出电压VOUT基于第一节点1和第二节点2之间的电压差而改变，第二NFET115的栅极电压也随着第一节点1和第二节点2之间的电压差而改变。低通滤波电压VLP也随着第一节点1和第二节点2之间的电压差而改变，被提供给第二NFET115的漏极。另外，第二NFET115的源极控制第一NFET112的栅极电压VG。假条件关闭电路110被实现为使得栅极电压VG足以导通当第一节点1和第二节点2之间的电压差大约等于标称电压差时，第一NFET 112，并且使得当第一节点1和第二节点2之间的电压差大于等于标称电压差时，栅极电压VG足以关断第一NFET112。节点1和第二节点2的电压小于或等于钳位电压。
在一个示例中，第一节点1是电压VDD的电源电压，并且第二节点2是0V的接地电压。当IC被供电时，输出电压VOUT被控制为大约α*VDD，其中α对应于分压器114的输入到输出电压比。然而，当存在瞬态过应力事件时，保护装置的钳位电路将第一节点1和第二节点2之间的电压差钳位到钳位电压VCLAMP。因此，当存在瞬态过应力事件时，输出电压VOUT被控制为约α*VCLAMP或更小。本领域技术人员将理解，第一NFET112的栅极电压VG基于输出电压VOUT和低通滤波电压VLP而改变。对于给定的标称电压差，可以选择α和/或钳位电压VCLAMP的合适值以在IC被供电时接通第一NFET112，并且在瞬态过应力事件期间关断第一NFET112。
低通滤波器111对第一节点1和第二节点2之间的电压差提供低通滤波。包括低通滤波器111防止与保护装置的钳位的有限接通时间相关联的初始电压过冲从激活假条件关闭信号FCS。例如，在瞬态过应力事件开始时，钳位电路(例如图2的钳位电路103)可能尚未激活，并且第一节点1的电压可能达到过冲电压。
所示的电压限制器113电连接在NFET 112的栅极和第二节点2之间，并且可以用于在过应力事件期间减小或限制在NFET 112的栅极上的电压增加。例如，电压限制器113有助于保护第一NFET112在过冲期间免受损坏。此外，当存在瞬态过应力事件并且钳位电路正在钳位时，电压限制器113帮助下拉栅极电压VG和关断第一NFET 112。第二NFET 115还有助于避免第一NFET的栅极112的伤害。
虽然图3示出了根据本文的教导实现的假条件关闭电路的一个示例，但是可以以各种各样的方式实现假条件关闭电路。
假条件关闭电路110的额外细节可如本文所描述。
图4是根据一个实施例的主动控制的保护电路200的电路图。主动控制保护电路200包括瞬态过压检测电路201、偏置电路202、钳位电路203、感测反馈电路204和假条件停止电路205。主动控制保护电路200还被注释以示出超控开关206，其可以用于强制钳位电路203接通。为了图5的模拟的目的，超驰开关206已包括在电路图中，并且可以省略。
在某些应用中，第一节点1和第二节点2之间的标称电压差可以大于诸如金属氧化物半导体(MOS)晶体管的特定器件的击穿电压。在所示的配置中，有源控制保护电路200包括已经以这种方式串联放置以防止过压状况的MOS晶体管。替代实施例可以使用更高电压的装置并省略串联布置。
所示的瞬态过应力检测电路201包括第一检测p型金属氧化物半导体(PMOS)晶体管211、第二检测PMOS晶体管212和检测电容器215。检测PMOS晶体管211,212每个都是二极管-连接的。此外，检测电容器215，第一检测PMOS晶体管211和第二检测PMOS晶体管212在第一节点1和第二节点2之间彼此串联电连接。瞬态过应力检测电路201具有R*C时间常数与检测电容器215的电容以及第一和第二检测PMOS晶体管211,212的电阻相关联。如图4所示，瞬态过应力检测电路201产生检测电流IDET，其指示是否瞬态过应力检测电路201已经检测到在第一节点1和第二节点2之间存在瞬态过应力事件。检测电流IDET被提供给偏置电路202的输入。
所示的瞬态过应力检测电路201操作以检测具有特定速率的电压变化的瞬态过应力事件。例如，当瞬态过应力事件导致第一和第二节点1,2之间的电压改变时，位移电流流过检测电容器215。当电压变化率具有足够的幅度和持续时间时，检测电路IDET可足够大以控制偏置电路202以接通钳位电路203。
所示的偏置电路202包括第一偏置NPN晶体管221、第二偏置NPN晶体管222和偏置电阻器223。另外，所示的钳位电路203包括第一钳位n型金属氧化物半导体(NMOS)晶体管231和第二钳位NMOS晶体管232。偏置电路202控制第一和第二钳位NMOS晶体管231,232的栅极电压。响应于足够大的输入电流，偏置电路202通过增加第一和第二钳位NMOS晶体管231,232的栅极电压。
第一和第二NMOS钳位晶体管231，232串联电连接在第一节点1和第二节点2之间。当偏置电路202将钳位电路203控制为关断状态时，第一和第二NMOS钳位晶体管231，232在第一节点1和第二节点2之间提供高阻抗。然而，当偏置电路202将钳位电路203控制为导通状态时，第一和第二NMOS晶体管231，232操作以钳位第一节点1到第二节点2。因此，在第一节点1到第二节点2之间提供低阻抗路径，并且分流电流ISHUNT流过钳位电路203。
感测反馈电路204包括第一感测NMOS晶体管251、第二感测NMOS晶体管252、感测电阻器255、第一反馈PMOS晶体管261、第二PMOS晶体管262、第一分压器PMOS晶体管271、第二分压器PMOS晶体管272，第三分压器PMOS晶体管273和第四分压器PMOS晶体管274。
感测电阻器255，第一感测NMOS晶体管251和第二感测NMOS晶体管252串联电连接在第一节点1和第二节点2之间。另外，第一感测NMOS晶体管251的栅极是电连接到第一钳位NMOS晶体管231的栅极，并且第二感测NMOS晶体管252的栅极电连接到第二钳位NMOS晶体管232的栅极。因此，感测NMOS晶体管251，252被实现为镜像流过钳位NMOS晶体管231,232的分流电流ISHUNT。在所示实施例中，感测电流ISENSE对应于分流电流ISHUNT的按比例缩小的复制品。
感测电流ISENSE流过感测电阻器255，并且感测电阻器255上的电压降用于控制第一反馈PMOS晶体管261的栅极电压。第一和第二反馈PMOS晶体管261,262是电学上串联连接在第一节点1和偏置电路202的输入之间。另外，第一至第四分压器PMOS晶体管271 274在第一节点1和第二节点2之间彼此串联电连接。分压器PMOS晶体管271 274各自二极管连接，且共同操作以产生用于第二反馈PMOS晶体管262的栅极，第一感测NMOS晶体管251的源极和第二NMOS感测晶体管252的漏极的偏置电压。
当钳位电路203导通时，感测反馈电路204通过钳位电路203镜像分流电流ISHUNT以产生感测电流ISENSE。另外，当感测电流ISENSE和感测电阻器255的电阻的乘积足够大时，第一反馈PMOS晶体管261导通，并且正反馈电流IFBK流入偏置电路202的输入。
因此，当分流电流ISHUNT流动时，感测电流ISENSE也流过第一和第二NMOS感测反馈晶体管251,252和感测反馈电阻器255。当感测电流ISENSE具有足够的大小时，电压跨越感测反馈电阻器255的下降足够大以导通第一PMOS感测反馈晶体管261并导致来自第二PMOS感测反馈晶体管262的漏极的正反馈检测电流IFBK的流动。虽然瞬态过应力事件是由感测反馈电路204提供的正反馈可以保持钳位电路203导通。感测反馈电路204的额外细节可类似于先前所描述的那些。
所示的假条件关闭电路205包括第一NMOS晶体管291、第二NMOS晶体管292、第一滤波器PMOS晶体管281、第二滤波器PMOS晶体管282、第三滤波器PMOS晶体管283、滤波电容器285、第一分压器PMOS晶体管241、第二分压器PMOS晶体管242、第三分压器PMOS晶体管243、第四分压器PMOS晶体管244、第一限压器PMOS晶体管295、第二限压器PMOS晶体管296和第三电压限制器PMOS晶体管297。尽管示出了假条件关闭电路的一个示例，但是可以使用其他配置的假条件关闭电路。
滤波器PMOS晶体管281-283各自是二极管连接的。滤波器PMOS晶体管281-283和滤波电容器285在第一节点1和第二节点2之间彼此串联电连接，并且作为产生低通滤波电压VLP的低通滤波器操作。低通滤波电压VLP对应于第一节点1和第二节点2之间的低通滤波的电压差。低通滤波器的滤波量基于滤波器PMOS晶体管281，283的电阻和滤波电容器285的电容。
分压器PMOS晶体管241-244每个都是二极管连接的。分压器PMOS晶体管241-244在第一节点1和第二节点2之间与另一个串联电连接，并且作为分压器工作，该分压器产生大约是第一节点1和第二节点2之间的电压差的一半的输出电压VOUT。节点1和第二节点2。输出电压VOUT被提供给第二NMOS晶体管292的栅极。在所示实施例中，输出电压VOUT也被提供给第一钳位NMOS晶体管231的栅极。以这种方式配置有源控制保护电路200可以有助于通过共享电路减小保护电路的尺寸和/或成本。
第二NMOS晶体管292包括接收低通滤波电压VLP的漏极和产生用于第一NMOS晶体管291的栅极的栅极电压VG的源极。由于输出电压VOUT和低通滤波电压VLP基于第一节点1和第二节点2之间的电压差而变化，栅极电压VG也随着第一节点1和第二节点2之间的电压差而改变。
假条件关闭电路205被实现为使得当第一节点1和第二节点2之间的电压差大约等于标称电压差时，栅极电压VG足够高以导通第一NMOS晶体管291与被供电的IC相关联。此外，假条件关闭电路205被实现为使得栅极电压VG足够低以在IC未上电时(包括当存在瞬态过应力事件时)关断第一NMOS晶体管291。例如，在钳位电路203钳位时的ESD测试期间，第一节点1和第二节点2之间的电压差小于或等于钳位电路203的钳位电压。通过实现钳位电压小于比第一和第二节点1,2之间的标称电压差，假条件停机电路205不会在存在ESD事件时意外地关闭钳位电路203。
第一NMOS晶体管291包括电连接到第二节点2的源极和产生假条件关闭电流IFCS的漏极，其在本实施例中被提供给偏置电路202的输入。假条件关闭电流IFCS的幅度基于第一节点1和第二节点2之间的电压差而改变。特别地，当IC被供电并且第一节点1和第二节点2以标称电压差，第一NMOS晶体管291导通，并且假条件关闭电流IFCS流过。然而，当IC未被供电时，第一NMOS晶体管291截止，并且假条件关闭电流IFCS约等于0mA。当IC没有供电且发生ESD事件时，钳位电路203导通并钳位第一节点1和第二节点2，从而将第一节点1和第二节点2之间的电压差控制为小于或等于钳位电路203的钳位电压。由于钳位电压小于标称电压差，所以当存在ESD事件时，假条件关闭电流IFCS保持在大约0mA。以这种方式配置假条件关闭电路205防止假条件关闭电路205在ESD事件期间意外关闭钳位电路203。
因此，假条件关闭电路205生成假条件关闭电流IFCS，其具有基于第一节点1和第二节点2之间的电压差而改变的电流电平。当IC接收电力时，假的条件关闭电流IFCS被激活并且禁止偏置电路202接通钳位电路203。然而，当IC未被供电时，假条件关闭电流IFCS被去激活并且具有约0mA的电流电平。另外，钳位电压被选择为足够低，使得当钳位电路203在ESD事件期间提供钳位时，假条件停止电路205不会无意地激活假条件关闭电流IFCS。因此，在ESD事件期间，假条件关断电路205保持关断，从而当IC被供电而对ESD鲁棒性几乎没有影响时提供独立的关断控制。
所示的限压器PMOS晶体管295，297每个都是二极管连接的，并且在第一NMOS晶体管291的栅极和第二节点2之间彼此串联电连接。限压器PMOS晶体管295，297减小或在过应力事件期间，例如在初始电压过冲期间，限制在第一NMOS晶体管291的栅极上的电压建立。另外，当存在瞬态过应力事件且钳位电路203正在钳位时，电压限制器PMOS晶体管295-297下拉栅极电压VG并帮助关闭第一NMOS晶体管291。
图5是根据一个实施例的主动控制保护电路的电流和电压对时间的一个示例的曲线图300。图300对应于图4的有源控制保护电路200的一个实现的模拟结果。然而，其他结果是可能的，包括取决于应用，电路实现和/或制造过程的结果。
曲线图300包括图4的偏置电路202的输入电压的电压对时间的第一曲线图301。此外，曲线图300包括对超控开关206的控制输入的电压对时间的第二曲线图302此外，曲线图300包括图4的分流电流ISHUNT的电流对时间的第三曲线303。
如图5所示，超控开关206用于临时强制偏置电路202接通钳位电路203。以这种方式激活钳位电路203模拟了输入电压的突然增加的影响偏置电路202，例如可在数据转换器SOC的操作期间由高功率/高速信令产生的电压增加。如图5所示，钳位电路203被超驰开关206强制接通。然而，在超驰开关206被去激活之后，假条件停止电路205检测到向IC提供功率并且关断钳位电路203经由偏置电路202的输入。
图6是根据另一实施例的主动控制保护电路400的示意图。主动控制保护电路400包括瞬态过压检测电路401、偏置电路402、钳位电路403和感测反馈电路404。另外，主动控制保护电路400包括假条件停止电路205，可以如前所述。
瞬时过应力检测电路401包括第一检测电阻器411、检测电容器417、检测NPN晶体管416、第二检测电阻器417和第三检测电阻器418。第一检测电阻器411和检测电容器417串联电连接在第一节点1和第二节点2之间，并且控制检测NPN晶体管416的基极电压。当第一和第二节点1,2之间的电压变化率具有足够的幅度和持续时间时，从检测电容器415通过第一检测电阻器411的位移电流的流动可以正向偏置检测NPN晶体管416的基极到发射极结。这又可以激活检测电流IDET。
偏置电路402包括第一偏置PNP晶体管421、第二偏置PNP晶体管422、第一偏置电阻423和第二偏置电阻424。另外，钳位电路403包括钳位PNP晶体管431。当检测电流IDET被激活并到达偏置电路402的输入，偏置电路402放大检测电流IDET以接通钳位PNP晶体管431。当接通时，分流电流ISHUNT流过钳位PNP晶体管431，以提供过应力保护。
感测反馈电路404包括感测PNP晶体管441，第一感测电阻器443，第二感测电阻器444和反馈NPN晶体管442。感测PNP晶体管441包括电连接到钳位PNP的基极的晶体管431，并且操作以通过镜像分流电流ISHUNT来产生感测电流ISENSE。当感测电流ISENSE足够大时，第一感测电阻器443两端的电压降足够大，以导通反馈NPN晶体管442，以产生用于偏置电路402的输入的正反馈电流IFBK。
因此，当分流电流ISHUNT足够大时，感测反馈电路404可以产生正反馈电流IFBK。即使在瞬态过应力检测电路401使检测电流IDET无效之后，正反馈电流IFBK也能够保持钳位电路403导通。另外，当瞬态过应力事件完成并且分流电流ISHUNT具有相对小的量值时，通过感测PNP晶体管441的电流可以在第一感测电阻器443上生成不足以将反馈NPN晶体管的基极-发射极结。因此，正反馈电流IFBK可以在经过瞬态过应力事件之后去激活，这又可以导致偏置电路402关断钳位电路403。
因此，由感测反馈电路404提供的主动反馈可以为主动控制保护电路400提供动态地适应于瞬态过应力事件持续时间的激活时间。感测反馈电路404的额外细节可类似于先前所描述的那些。
假条件关闭电路205生成假条件关闭电流IFCS，其具有基于第一节点1和第二节点2之间的电压差而改变的电流电平。当IC接收电力时，假条件关闭电流IFCS被激活并且禁止偏置电路402接通钳位电路403。在所示实施例中，假条件关闭电流IFCS通过反馈NPN晶体管442间接提供给偏置电路402的输入。然而，当IC未被供电，故障条件关断电流IFCS被去激活并且具有约0mA的电流电平。因此，当在测试或处理期间发生ESD事件时，假条件停止电路205不禁止偏置电路402接通钳位电路403。
当偏置电路402接通钳位电路403时，钳位电路403钳位第一节点1和第二节点2。当钳位时，第一节点1和第二节点2之间的电压差小于或等于钳位电路的钳位电压。当IC被供电时，钳位电压被选择为小于第一节点1和第二节点2之间的标称电压差。以这种方式实现钳位电压防止假条件停止电路205在ESD事件期间无意地激活假条件关闭电流IFCS。因此，在ESD事件期间，假条件关闭电流IFCS保持去激活，并且当IC被供电时，假条件关闭电路205提供独立的关断控制，对ESD鲁棒性几乎没有影响。
图7是根据另一实施例的主动控制保护电路500的示意图。主动控制保护电路500包括瞬态过应力检测电路401和假条件关闭电路205，其可以如前所述。主动控制保护电路500还包括偏置电路502、钳位电路503和感测反馈电路505。
偏置电路502包括第一偏置PNP晶体管421、第二偏置PNP晶体管422、第一偏置电阻器423、第二偏置电阻器424和第三偏置PNP晶体管425。感测反馈电路505包括第一感测电阻器443、第二感测电阻器444和反馈NPN晶体管442。钳位电路503包括钳位NPN晶体管531。
如图7所示，偏置电路502接收输入电流，并且放大输入电流以产生用于钳位NPN晶体管531的偏置电流。由偏置电路502产生的偏置电流可以接通或断开钳位NPN晶体管531，从而将钳位电路503设置为导通状态或截止状态。偏置电流的一部分也被提供给感测反馈电路505，并且用作感测电流ISENSE。
图8A-8D是根据一个实施例的主动控制保护电路的电流和电压对时间的曲线图。这些图对应于图7的有源控制保护电路500的一个实施方式的模拟结果。然而，其他结果是可能的，包括取决于应用，电路实现和/或制造过程的结果。
图8A包括第一曲线图600，其包括在时间0ns开始的ESD事件的ESD电流对时间的曲线图601。ESD电流被提供给图7的第一节点1。另外，图8B包括第二曲线610，其包括图7的第一节点1和第二节点2之间的电压差对时间的曲线611。图8A和8B对应于图7的主动控制保护电路500响应于ESD事件的一个模拟。在所示示例中，提供小于2V的钳位电压，而第一和第二节点1,2以3.3V标称电压差操作。然而，可以使用钳位电压和/或标称电压差的其它值。
图8C包括第三曲线图620，其包括图7的第一节点1和第二节点2之间的电压差相对于时间的曲线621。另外，图8D包括第四曲线图630，其包括图7的分流电流ISHUNT的电流对时间的曲线631。图8C和8D对应于图7的主动控制保护电路500响应于上电测序的另一模拟。如图8C和8D所示，主动控制保护电路在上电后是稳定的，在转换期间显示出小于850mA的相对小的位移电流，并且持续小于0.05微秒。
应用
采用上述方案的设备可以实现在各种电子设备中。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、通信基础设施应用等。此外，电子设备可以包括未完成的产品，包括用于通信的产品、工业、医疗和汽车应用。
前述描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所使用的，除非另有明确说明，“连接”是指一个元件/特征直接或间接地连接到另一元件/特征，并且不一定机械地。同样，除非另有明确说明，“耦合”是指一个元件/特征直接或间接耦合到另一元件/特征，并且不一定机械地耦合。因此，尽管附图中所示的各种示意图描绘了元件和组件的示例布置，但是在实际实施例中可以存在额外的中间元件，设备，特征或组件(假设所描绘的电路的功能不受不利影响)。
尽管已经根据某些实施例描述了本发明，但是本领域普通技术人员显而易见的其它实施例(包括不提供本文所阐述的所有特征和优点的实施例)也在本发明的范围内。此外，上述各种实施例可以组合以提供另外的实施例。另外，在一个实施例的上下文中示出的某些特征也可以并入到其他实施例中。因此，本发明的范围仅通过参考所附权利要求来限定。

Claims (20)

1.一种集成电路，包括：
瞬态过应力检测电路，其被配置为基于检测第一节点和第二节点之间的瞬态过应力事件的存在来生成检测信号；
钳位电路，具有导通状态和截止状态，其中所述钳位电路电连接在所述第一节点和所述第二节点之间；
假条件关闭电路，被配置为检测所述集成电路何时被供电，其中所述假条件关闭电路被配置为基于对所述第一节点和所述第二节点之间的电压差进行低通滤波来生成假条件关闭信号；和
偏置电路，被配置为基于所述检测信号和所述假条件关闭信号而将所述钳位电路的操作控制在导通状态或截止状态。
2.根据权利要求1所述的集成电路，其中所述钳位电路包括金属氧化物半导体(MOS)晶体管或双极晶体管中的至少一个。
3.根据权利要求1所述的集成电路，还包括感测反馈电路，其被配置为基于流过所述钳位电路的电流量而产生正反馈信号，其中所述偏置电路还被配置为基于正反馈信号而控制所述钳位电路的操作处于导通状态或截止状态。
4.根据权利要求3所述的集成电路，其中所述偏置电路被配置为在所述假条件关闭信号被激活时将所述钳位电路控制到所述截止状态。
5.根据权利要求4所述的集成电路，其中当所述假条件关闭信号被去激活时，所述偏置电路被配置为当所述检测信号或所述正反馈信号中的至少一个被激活时，将所述钳位电路控制为导通状态。
6.根据权利要求5所述的集成电路，其中所述偏置电路还被配置为将所述钳位电路保持在导通状态达到大于所述瞬态过应力检测电路的时间常数的持续时间。
7.根据权利要求1所述的集成电路，其中所述第一节点包括电源节点，并且其中所述第二节点包括接地节点。
8.根据权利要求1所述的集成电路，还包括电连接在所述第一节点和所述第二节点之间的核心电路。
9.根据权利要求1所述的集成电路，其中所述假条件关闭电路包括第一场效应晶体管(FET)和低通滤波器，所述低通滤波器基于对所述第一节点和所述第二节点之间的电压差进行低通滤波而产生低通滤波电压，其中基于所述低通滤波电压来控制所述第一FET的栅极。
10.根据权利要求9所述的集成电路，还包括电连接在所述第一FET的栅极和所述第二节点之间的电压限制器，其中当存在所述瞬态过应力事件时，所述电压限制器限制所述第一FET的栅极的电压。
11.根据权利要求9所述的集成电路，还包括第二FET，其包括接收所述低通滤波电压的漏极和电连接到所述第一FET的栅极的源极。
12.根据权利要求11所述的集成电路，还包括分压器，其电连接在所述第一节点和所述第二节点之间，并且被配置为产生控制所述第二FET的栅极的输出电压。
13.一种用于保护集成电路免于电过应力的方法，所述方法包括：
使用瞬态过应力检测电路检测第一节点和第二节点之间的瞬态过应力事件的存在；
响应于使用所述瞬态过应力检测电路检测到所述瞬态过应力事件的存在，激活检测信号；
基于使用假条件关闭电路对第一节点和第二节点之间的电压差进行低通滤波来生成假条件关闭信号；
当所述检测信号被激活并且所述假条件关闭信号被去激活时，使用偏置电路接通钳位电路；和
当所述假条件关闭信号被激活时，使用所述偏置电路断开所述钳位电路。
14.根据权利要求13所述的方法，还包括使用感测反馈电路向所述偏置电路提供正反馈，其中所述正反馈基于流过所述钳位电路的电流量。
15.根据权利要求13所述的方法，还包括接收所述第一节点上的电源电压和所述第二节点上的接地电压。
16.根据权利要求15所述的方法，还包括用所述电源电压为模数转换器(ADC)供电，以及使用所述假条件关闭信号来阻止所述偏置电路响应于ADC的瞬时切换而导通所述钳位电路。
17.一种数据转换器片上系统(SOC)，所述数据转换器SOC包括：
模数转换器(ADC)，其从电源电压节点和接地节点接收电力；和
电源钳位器，包括：
瞬态过应力检测电路，被配置为基于检测所述电源电压节点和所述接地节点之间的瞬态过应力事件的存在来生成检测信号；
钳位电路，具有导通状态和截止状态，其中所述钳位电路电连接在所述电源电压节点和所述接地节点之间；
假条件关闭电路，被配置为基于对所述电源电压节点和所述接地节点之间的电压差的低通滤波来生成假条件关闭信号；和
偏置电路，被配置为基于所述检测信号和所述假条件关闭信号，将所述钳位电路的操作控制在导通状态或截止状态。
18.根据权利要求17所述的数据转换器SOC，其中所述假条件关闭信号被配置为当所述ADC被供电时，禁止所述偏置电路响应于所述ADC的瞬时切换而将所述钳位电路控制为导通状态。
19.根据权利要求17所述的数据转换器SOC，其中所述电源钳位器还包括感测反馈电路，其被配置为基于流过所述钳位电路的电流量产生正反馈信号，其中所述偏置电路还被配置为基于所述正反馈信号而控制所述钳位电路的操作处于导通状态或截止状态。
20.根据权利要求17所述的数据转换器SOC，其中所述钳位电路包括金属氧化物半导体(MOS)晶体管或双极晶体管中的至少一个。
CN201710123178.9A 2016-03-04 2017-03-03 具有假条件关闭的主动控制瞬态过应力保护的装置和方法 Active CN107154615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/060,932 US10199369B2 (en) 2016-03-04 2016-03-04 Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US15/060,932 2016-03-04

Publications (2)

Publication Number Publication Date
CN107154615A true CN107154615A (zh) 2017-09-12
CN107154615B CN107154615B (zh) 2020-06-09

Family

ID=59650601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710123178.9A Active CN107154615B (zh) 2016-03-04 2017-03-03 具有假条件关闭的主动控制瞬态过应力保护的装置和方法

Country Status (3)

Country Link
US (1) US10199369B2 (zh)
CN (1) CN107154615B (zh)
DE (1) DE102017104522B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190852A (zh) * 2019-06-12 2019-08-30 成都微光集电科技有限公司 一种高速比较器及其形成的模数转换器和读出电路
CN110649915A (zh) * 2018-06-26 2020-01-03 维西埃-硅化物公司 具有负栅极摆动能力的保护电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149701A1 (en) * 2008-12-11 2010-06-17 Ati Technologies Ulc Electrostatic discharge circuit and method
US20100328827A1 (en) * 2009-06-30 2010-12-30 Taiwan Semiconductor Manufacutring Company, Ltd. Electrostatic discharge (esd) protection circuits, integrated circuits, systems, and operating methods thereof
US20140185168A1 (en) * 2012-12-28 2014-07-03 Texas Instruments Incorporated Shut-off circuits for latched active esd fet

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
US5719733A (en) 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US5835328A (en) 1995-12-21 1998-11-10 Intel Corporation Breakdown-tiggered transient discharge circuit
US5870268A (en) 1997-10-22 1999-02-09 Winbond Electronics Corp. Early trigger of ESD protection device by a current spike generator
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
US5973341A (en) 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6442008B1 (en) 1999-11-29 2002-08-27 Compaq Information Technologies Group, L.P. Low leakage clamp for E.S.D. protection
TW479342B (en) 2001-01-05 2002-03-11 Macronix Int Co Ltd Electrostatic discharge protection circuit of input/output pad
EP1368875A1 (en) 2001-03-16 2003-12-10 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US6429489B1 (en) 2001-05-18 2002-08-06 International Business Machines Corporation Electrostatic discharge power clamp circuit
TW575989B (en) 2002-09-25 2004-02-11 Mediatek Inc NPN Darlington ESD protection circuit
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit
TW577166B (en) 2003-03-14 2004-02-21 United Microelectronics Corp BiCMOS electrostatic discharge power clamp
JP4691624B2 (ja) 2003-03-31 2011-06-01 学校法人近畿大学 ラティラルバイポーラｃｍｏｓ集積回路
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
WO2005078798A2 (de) 2004-02-13 2005-08-25 Austriamicrosystems Ag Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung
US7196890B2 (en) 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
JP2006351633A (ja) 2005-06-13 2006-12-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US8064175B2 (en) 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
US7545614B2 (en) 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
KR100814437B1 (ko) 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로
US7706113B1 (en) 2007-01-29 2010-04-27 Integrated Device Technology, Inc. Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
US8064176B2 (en) 2007-04-06 2011-11-22 Intersil Americas Inc. EOS robust bipolar transient clamp
US7760476B2 (en) 2007-06-07 2010-07-20 Atmel Corporation Threshold voltage method and apparatus for ESD protection
US20080316659A1 (en) 2007-06-19 2008-12-25 Ismail Hakki Oguzman High voltage esd protection featuring pnp bipolar junction transistor
WO2009050641A2 (en) 2007-10-17 2009-04-23 Nxp B.V. Voltage surge protection circuit
US7884617B2 (en) 2008-12-14 2011-02-08 Faraday Technology Corp. ESD detection circuit and related method thereof
CN201536104U (zh) 2009-01-16 2010-07-28 比亚迪股份有限公司 一种静电保护电路
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8345394B2 (en) 2009-10-05 2013-01-01 Analog Devices, Inc. ESD protection circuit for a switching power converter
CN102118024B (zh) 2009-12-30 2014-07-02 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
US8649134B2 (en) 2010-03-11 2014-02-11 Silicon Laboratories Inc. Electrostatic discharge protection rail clamp with discharge interruption circuitry
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8462477B2 (en) 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US8390360B2 (en) 2011-01-12 2013-03-05 Advanced Micro Devices, Inc. Electronic component protection power supply clamp circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8891212B2 (en) 2011-04-05 2014-11-18 International Business Machines Corporation RC-triggered semiconductor controlled rectifier for ESD protection of signal pads
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
FR2984604B1 (fr) 2011-12-16 2014-01-17 St Microelectronics Sa Dispositif electronique compact de protection contre les decharges electrostatiques.
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US8773826B2 (en) 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
JP5752659B2 (ja) 2012-09-20 2015-07-22 株式会社東芝 半導体回路
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
CN103217720A (zh) 2013-03-28 2013-07-24 常州星宇车灯股份有限公司 零部件漏装检测机构
CN103248033B (zh) 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
TWI573248B (zh) * 2013-05-28 2017-03-01 普誠科技股份有限公司 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
CN103915828A (zh) 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149701A1 (en) * 2008-12-11 2010-06-17 Ati Technologies Ulc Electrostatic discharge circuit and method
US20100328827A1 (en) * 2009-06-30 2010-12-30 Taiwan Semiconductor Manufacutring Company, Ltd. Electrostatic discharge (esd) protection circuits, integrated circuits, systems, and operating methods thereof
US20140185168A1 (en) * 2012-12-28 2014-07-03 Texas Instruments Incorporated Shut-off circuits for latched active esd fet

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649915A (zh) * 2018-06-26 2020-01-03 维西埃-硅化物公司 具有负栅极摆动能力的保护电路
CN110649915B (zh) * 2018-06-26 2023-10-24 维西埃-硅化物公司 具有负栅极摆动能力的保护电路
CN110190852A (zh) * 2019-06-12 2019-08-30 成都微光集电科技有限公司 一种高速比较器及其形成的模数转换器和读出电路

Also Published As

Publication number Publication date
US10199369B2 (en) 2019-02-05
CN107154615B (zh) 2020-06-09
DE102017104522B4 (de) 2022-12-08
US20170256534A1 (en) 2017-09-07
DE102017104522A1 (de) 2017-09-07

Similar Documents

Publication Publication Date Title
CN107154615A (zh) 具有假条件关闭的主动控制瞬态过应力保护的装置和方法
CN107645157B (zh) 具有瞬态激活和激活释放控制的高电压钳位装置
CN105281307B (zh) 用于具有正反馈的瞬态过载保护的装置和方法
CN104701312B (zh) 静电保护电路以及半导体集成电路装置
TWI460847B (zh) 多電壓靜電放電防護
CN104701311B (zh) 静电保护电路以及半导体集成电路装置
CN108155636A (zh) 有源接口电阻调制开关
CN108075460A (zh) 具有反馈控制的浪涌保护电路
CN107546729A (zh) 浪涌保护电路
CN105680433A (zh) 一种esd电源钳位保护电路
US9112351B2 (en) Electrostatic discharge circuit
CN102204054B (zh) 低电压静电放电保护
EP2840608A2 (en) A bias-insensitive trigger circuit for bigfet esd supply protection
TWI524495B (zh) 具有閘極介電質保護之裝置
WO2023055823A1 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US8824111B2 (en) Electrostatic discharge protection
JP2006329994A (ja) Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成
CN112086946A (zh) 具有交流检测和直流检测的耐高压钳位电路
CN208971379U (zh) 一种防过冲保护电路
CN102543995B (zh) 负电源集成电路的静电放电保护电路
Salcedo et al. On-chip protection for automotive integrated circuits robustness
Miller et al. RC triggered active ESD clamps; how should they behave under powered conditions?
US11855451B2 (en) Bootstrapped line-protector CMOS switch
CN107887376A (zh) 集成电路及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant