JP2899164B2 - エミッタホロワ回路 - Google Patents
エミッタホロワ回路Info
- Publication number
- JP2899164B2 JP2899164B2 JP12084792A JP12084792A JP2899164B2 JP 2899164 B2 JP2899164 B2 JP 2899164B2 JP 12084792 A JP12084792 A JP 12084792A JP 12084792 A JP12084792 A JP 12084792A JP 2899164 B2 JP2899164 B2 JP 2899164B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- circuit
- npn transistor
- emitter follower
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いられ
るエミッタホロワ回路に関する。
るエミッタホロワ回路に関する。
【０００２】
【従来の技術】エミッタホロワ回路は、インピーダンス
変換増幅器として半導体装置に多く利用されている。
変換増幅器として半導体装置に多く利用されている。
【０００３】例えば差動増幅回路の出力段に設けられた
従来のエミッタホロワ回路を図３に示す。
従来のエミッタホロワ回路を図３に示す。
【０００４】このエミッタホロワ回路１１は、コレクタ
を接地電源ＧＮＤに接続すると共に出力端子ＶOUTとな
るエミッタを抵抗Ｒを介して電源ＶEEに接続したエミッ
タホロワ型ＮＰＮトランジスタＱによって構成される。
そして、差動増幅回路１２の差動出力は、このエミッタ
ホロワ型ＮＰＮトランジスタＱのベースに接続されてい
る。従って、差動増幅回路１２の差動出力がＨレベルに
なると、エミッタホロワ型ＮＰＮトランジスタＱの駆動
能力が向上し、これによってエミッタホロワ回路１１の
出力端子ＶOUTがＨレベルにプルアップされる。また、
この差動出力がＬレベルになった場合には、エミッタホ
ロワ型ＮＰＮトランジスタＱの駆動能力が低下するの
で、抵抗Ｒが出力端子ＶOUTをＬレベルにプルダウンさ
せることになる。
を接地電源ＧＮＤに接続すると共に出力端子ＶOUTとな
るエミッタを抵抗Ｒを介して電源ＶEEに接続したエミッ
タホロワ型ＮＰＮトランジスタＱによって構成される。
そして、差動増幅回路１２の差動出力は、このエミッタ
ホロワ型ＮＰＮトランジスタＱのベースに接続されてい
る。従って、差動増幅回路１２の差動出力がＨレベルに
なると、エミッタホロワ型ＮＰＮトランジスタＱの駆動
能力が向上し、これによってエミッタホロワ回路１１の
出力端子ＶOUTがＨレベルにプルアップされる。また、
この差動出力がＬレベルになった場合には、エミッタホ
ロワ型ＮＰＮトランジスタＱの駆動能力が低下するの
で、抵抗Ｒが出力端子ＶOUTをＬレベルにプルダウンさ
せることになる。
【０００５】
【発明が解決しようとする課題】ところが、エミッタホ
ロワ回路１１の出力端子ＶOUTには、上記図３に示すよ
うに、信号線の分布容量等による大きな負荷容量ＣLが
接続されることが多い。ただし、エミッタホロワ回路１
１の出力端子ＶOUTがＬレベルからＨレベルに切り換わ
る場合には、エミッタホロワ型ＮＰＮトランジスタＱの
駆動能力によりこの負荷容量ＣLを急速に充電すること
ができるので、高速にプルアップさせることが可能であ
る。しかしながら、出力端子ＶOUTがＨレベルからＬレ
ベルに切り換わる場合には、この負荷容量ＣLを抵抗Ｒ
を介して放電させなければならず、これら負荷容量ＣL
と抵抗Ｒの時定数に基づき緩やかにプルダウンすること
になる。
ロワ回路１１の出力端子ＶOUTには、上記図３に示すよ
うに、信号線の分布容量等による大きな負荷容量ＣLが
接続されることが多い。ただし、エミッタホロワ回路１
１の出力端子ＶOUTがＬレベルからＨレベルに切り換わ
る場合には、エミッタホロワ型ＮＰＮトランジスタＱの
駆動能力によりこの負荷容量ＣLを急速に充電すること
ができるので、高速にプルアップさせることが可能であ
る。しかしながら、出力端子ＶOUTがＨレベルからＬレ
ベルに切り換わる場合には、この負荷容量ＣLを抵抗Ｒ
を介して放電させなければならず、これら負荷容量ＣL
と抵抗Ｒの時定数に基づき緩やかにプルダウンすること
になる。
【０００６】このため、従来のエミッタホロワ回路は、
外部の負荷容量によってプルダウンが緩慢になり、高速
なロジックを構成しようとする場合には、このエミッタ
ホロワ回路の出力の立ち上がりのみを検出させるように
する等の回路上の工夫が必要になるという問題があっ
た。
外部の負荷容量によってプルダウンが緩慢になり、高速
なロジックを構成しようとする場合には、このエミッタ
ホロワ回路の出力の立ち上がりのみを検出させるように
する等の回路上の工夫が必要になるという問題があっ
た。
【０００７】本発明は、上記事情に鑑み、アクティブプ
ルダウン構成によって迅速なプルダウンが可能となるエ
ミッタホロワ回路を提供することを目的としている。
ルダウン構成によって迅速なプルダウンが可能となるエ
ミッタホロワ回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明のエミッタホロワ
回路は、エミッタホロワ型ＮＰＮトランジスタがマルチ
エミッタによって構成され、該エミッタホロワ型ＮＰＮ
トランジスタにおける出力端子となる第１エミッタがプ
ルダウンＮＰＮトランジスタのコレクタ−エミッタ間を
介して電源に接続されると共に、該エミッタホロワ型Ｎ
ＰＮトランジスタの第２エミッタが抵抗による分圧回路
を介して電源に接続され、かつ、ソースが該第１エミッ
タに接続されると共にドレインが該プルダウンＮＰＮト
ランジスタのベースに接続されたＰチャンネルＭＯＳＦ
ＥＴのゲートが該分圧回路の分圧出力に接続され、該エ
ミッタホロワ型ＮＰＮトランジスタがオンしている場
合、該分圧回路の分圧出力の電位と、該ＰチャンネルＭ
ＯＳＦＥＴの該ソースの電位との電位差が、該Ｐチャン
ネルＭＯＳＦＥＴのしきい値を超えないように、該分圧
回路が設定されており、そのことにより上記目的が達成
される。
回路は、エミッタホロワ型ＮＰＮトランジスタがマルチ
エミッタによって構成され、該エミッタホロワ型ＮＰＮ
トランジスタにおける出力端子となる第１エミッタがプ
ルダウンＮＰＮトランジスタのコレクタ−エミッタ間を
介して電源に接続されると共に、該エミッタホロワ型Ｎ
ＰＮトランジスタの第２エミッタが抵抗による分圧回路
を介して電源に接続され、かつ、ソースが該第１エミッ
タに接続されると共にドレインが該プルダウンＮＰＮト
ランジスタのベースに接続されたＰチャンネルＭＯＳＦ
ＥＴのゲートが該分圧回路の分圧出力に接続され、該エ
ミッタホロワ型ＮＰＮトランジスタがオンしている場
合、該分圧回路の分圧出力の電位と、該ＰチャンネルＭ
ＯＳＦＥＴの該ソースの電位との電位差が、該Ｐチャン
ネルＭＯＳＦＥＴのしきい値を超えないように、該分圧
回路が設定されており、そのことにより上記目的が達成
される。
【０００９】
【作用】上記構成により、エミッタホロワ型ＮＰＮトラ
ンジスタのベース入力がＨレベルからＬレベルに切り換
わると、まず第２エミッタに接続された負荷容量のほと
んどない分圧回路が急速に立ち下がる。しかしながら、
第１エミッタは、出力端子として外部の負荷容量に接続
されるため、この負荷容量が放電するまではＨレベルが
維持される。従って、この分圧回路の分圧出力と第１エ
ミッタとの間の電位差がＰチャンネルＭＯＳＦＥＴのし
きい値電圧を十分に超えることができるので、このＰチ
ャンネルＭＯＳＦＥＴが導通してプルダウンＮＰＮトラ
ンジスタのベースに電流を供給し、このプルダウンＮＰ
ＮトランジスタをＯＮにさせる。そして、このプルダウ
ンＮＰＮトランジスタのＯＮにより、外部の負荷容量を
急速に放電させることができるので、第１エミッタの出
力端子を高速にＬレベルに切り換えることができる。
ンジスタのベース入力がＨレベルからＬレベルに切り換
わると、まず第２エミッタに接続された負荷容量のほと
んどない分圧回路が急速に立ち下がる。しかしながら、
第１エミッタは、出力端子として外部の負荷容量に接続
されるため、この負荷容量が放電するまではＨレベルが
維持される。従って、この分圧回路の分圧出力と第１エ
ミッタとの間の電位差がＰチャンネルＭＯＳＦＥＴのし
きい値電圧を十分に超えることができるので、このＰチ
ャンネルＭＯＳＦＥＴが導通してプルダウンＮＰＮトラ
ンジスタのベースに電流を供給し、このプルダウンＮＰ
ＮトランジスタをＯＮにさせる。そして、このプルダウ
ンＮＰＮトランジスタのＯＮにより、外部の負荷容量を
急速に放電させることができるので、第１エミッタの出
力端子を高速にＬレベルに切り換えることができる。
【００１０】また、エミッタホロワ型ＮＰＮトランジス
タのベース入力がＬレベルからＨレベルに切り換わった
場合には、従来と同様に、このエミッタホロワ型ＮＰＮ
トランジスタの駆動能力によって外部の負荷容量を急速
に充電することができるので、第１エミッタの出力端子
を高速にＨレベルにプルアップすることができる。
タのベース入力がＬレベルからＨレベルに切り換わった
場合には、従来と同様に、このエミッタホロワ型ＮＰＮ
トランジスタの駆動能力によって外部の負荷容量を急速
に充電することができるので、第１エミッタの出力端子
を高速にＨレベルにプルアップすることができる。
【００１１】従って、本発明のエミッタホロワ回路は、
エミッタホロワ型ＮＰＮトランジスタのエミッタをアク
ティブプルダウン構成とすることにより、出力端子を高
速に立ち上げるだけでなく、高速に立ち下げることもで
きるようになる。
エミッタホロワ型ＮＰＮトランジスタのエミッタをアク
ティブプルダウン構成とすることにより、出力端子を高
速に立ち上げるだけでなく、高速に立ち下げることもで
きるようになる。
【００１２】
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。
を詳述する。
【００１３】図１及び図２は本発明の一実施例を示すも
のであって、図１は差動増幅回路の出力段に用いられた
エミッタホロワ回路の回路図、図２はエミッタホロワ回
路の各部の電圧変化を示すタイムチャートである。
のであって、図１は差動増幅回路の出力段に用いられた
エミッタホロワ回路の回路図、図２はエミッタホロワ回
路の各部の電圧変化を示すタイムチャートである。
【００１４】本実施例は、図１に示すように、差動増幅
回路２の出力段に用いられたエミッタホロワ回路１につ
いて説明する。
回路２の出力段に用いられたエミッタホロワ回路１につ
いて説明する。
【００１５】差動増幅回路２は、特性の等しい２個のＮ
ＰＮトランジスタＱ3、Ｑ4の各コレクタをそれぞれ抵抗
Ｒａ、Ｒａを介して接地電源ＧＮＤに接続すると共に、
各エミッタを共通の定電流源２ａに接続することにより
構成される。そして、これら２個のＮＰＮトランジスタ
Ｑ3、Ｑ4の各ベースが差動入力ＩＮ1、ＩＮ2となる。ま
た、一方のＮＰＮトランジスタＱ3のコレクタが差動出
力となってエミッタホロワ回路１に接続されている。
ＰＮトランジスタＱ3、Ｑ4の各コレクタをそれぞれ抵抗
Ｒａ、Ｒａを介して接地電源ＧＮＤに接続すると共に、
各エミッタを共通の定電流源２ａに接続することにより
構成される。そして、これら２個のＮＰＮトランジスタ
Ｑ3、Ｑ4の各ベースが差動入力ＩＮ1、ＩＮ2となる。ま
た、一方のＮＰＮトランジスタＱ3のコレクタが差動出
力となってエミッタホロワ回路１に接続されている。
【００１６】上記差動増幅回路２の差動出力は、エミッ
タホロワ回路１におけるエミッタホロワ型ＮＰＮトラン
ジスタＱ1のベースに接続されている。エミッタホロワ
型ＮＰＮトランジスタＱ1は、マルチエミッタ構成のＮ
ＰＮトランジスタであり、第１エミッタと第２エミッタ
とを備えている。このエミッタホロワ型ＮＰＮトランジ
スタＱ1の第１エミッタは、エミッタホロワ回路１の出
力端子ＶOUTに接続されると共に、プルダウンＮＰＮト
ランジスタＱ2のコレクタ−エミッタ間を介して電源ＶE
Eに接続されている。また、このエミッタホロワ型ＮＰ
ＮトランジスタＱ1の第２エミッタは、分圧回路１ａを
介して電源ＶEEに接続されている。さらに、このエミッ
タホロワ型ＮＰＮトランジスタＱ1のコレクタは、接地
電源ＧＮＤに接続されている。
タホロワ回路１におけるエミッタホロワ型ＮＰＮトラン
ジスタＱ1のベースに接続されている。エミッタホロワ
型ＮＰＮトランジスタＱ1は、マルチエミッタ構成のＮ
ＰＮトランジスタであり、第１エミッタと第２エミッタ
とを備えている。このエミッタホロワ型ＮＰＮトランジ
スタＱ1の第１エミッタは、エミッタホロワ回路１の出
力端子ＶOUTに接続されると共に、プルダウンＮＰＮト
ランジスタＱ2のコレクタ−エミッタ間を介して電源ＶE
Eに接続されている。また、このエミッタホロワ型ＮＰ
ＮトランジスタＱ1の第２エミッタは、分圧回路１ａを
介して電源ＶEEに接続されている。さらに、このエミッ
タホロワ型ＮＰＮトランジスタＱ1のコレクタは、接地
電源ＧＮＤに接続されている。
【００１７】上記分圧回路１ａは、２個の抵抗Ｒ1、Ｒ2
を直列に接続した回路であり、これら抵抗Ｒ1、Ｒ2の間
が分圧出力となる。そして、この分圧回路１ａの分圧出
力は、ＰチャンネルＭＯＳＦＥＴ１ｂのゲートに接続さ
れている。従って、このエミッタホロワ回路１は、Ｂｉ
ＣＭＯＳ構成となる。ＰチャンネルＭＯＳＦＥＴ１ｂ
は、ドレインが出力端子ＶOUTに接続されると共に、ソ
ースが上記プルダウンＮＰＮトランジスタＱ2のベース
に接続されている。
を直列に接続した回路であり、これら抵抗Ｒ1、Ｒ2の間
が分圧出力となる。そして、この分圧回路１ａの分圧出
力は、ＰチャンネルＭＯＳＦＥＴ１ｂのゲートに接続さ
れている。従って、このエミッタホロワ回路１は、Ｂｉ
ＣＭＯＳ構成となる。ＰチャンネルＭＯＳＦＥＴ１ｂ
は、ドレインが出力端子ＶOUTに接続されると共に、ソ
ースが上記プルダウンＮＰＮトランジスタＱ2のベース
に接続されている。
【００１８】このエミッタホロワ回路１の出力端子ＶOU
Tには、負荷容量ＣLが接続される。上記構成のエミッタ
ホロワ回路１の動作を説明する。
Tには、負荷容量ＣLが接続される。上記構成のエミッタ
ホロワ回路１の動作を説明する。
【００１９】差動増幅回路２は、差動入力ＩＮ1、ＩＮ2
の電位差に比例した差動出力を得ることができ、増幅度
が十分に高ければ、いずれか高電圧を入力した側のＮＰ
ＮトランジスタＱ3又はＮＰＮトランジスタＱ4のみの駆
動能力が向上することになる。従って、この差動増幅回
路２の差動出力は、ＮＰＮトランジスタＱ3の駆動能力
向上時にＬレベルとなって、定電流源２ａの電流をＩａ
とすると−ＩａＲａ［Ｖ］の電圧を出力する。また、こ
の差動出力は、ＮＰＮトランジスタＱ3の駆動能力低下
時にはＨレベルとなって、接地電源ＧＮＤの電圧を出力
することになる。
の電位差に比例した差動出力を得ることができ、増幅度
が十分に高ければ、いずれか高電圧を入力した側のＮＰ
ＮトランジスタＱ3又はＮＰＮトランジスタＱ4のみの駆
動能力が向上することになる。従って、この差動増幅回
路２の差動出力は、ＮＰＮトランジスタＱ3の駆動能力
向上時にＬレベルとなって、定電流源２ａの電流をＩａ
とすると−ＩａＲａ［Ｖ］の電圧を出力する。また、こ
の差動出力は、ＮＰＮトランジスタＱ3の駆動能力低下
時にはＨレベルとなって、接地電源ＧＮＤの電圧を出力
することになる。
【００２０】上記差動増幅回路２の差動出力がＬレベル
からＨレベルに切り換わった場合には、エミッタホロワ
回路１のエミッタホロワ型ＮＰＮトランジスタＱ1が駆
動能力を向上させ、これによって出力端子ＶOUTに接続
される負荷容量ＣLが充電される。従って、この場合に
は、従来と同様に出力端子ＶOUTを高速にプルアップす
ることができる。
からＨレベルに切り換わった場合には、エミッタホロワ
回路１のエミッタホロワ型ＮＰＮトランジスタＱ1が駆
動能力を向上させ、これによって出力端子ＶOUTに接続
される負荷容量ＣLが充電される。従って、この場合に
は、従来と同様に出力端子ＶOUTを高速にプルアップす
ることができる。
【００２１】また、差動増幅回路２の差動出力がＨレベ
ルからＬレベルに切り換わった場合には、エミッタホロ
ワ型ＮＰＮトランジスタＱ1の駆動能力が低下する。す
ると、図２に示すように、まず第２エミッタに接続され
たほとんど負荷容量のない分圧回路１ａの分圧出力の電
圧が低下する。ただし、第１エミッタに接続された出力
端子ＶOUTの電圧は、負荷容量ＣLが放電されるまでＨレ
ベル（−ＶBE）が維持される。従って、この分圧回路１
ａの分圧出力と出力端子ＶOUTとの間の電位差Ｖｄが大
きく広がり、ＰチャンネルＭＯＳＦＥＴ１ｂのしきい値
電圧を大きく超えて、このＰチャンネルＭＯＳＦＥＴ１
ｂが導通することになる。なお、分圧回路１ａは、出力
端子ＶOUTのＨレベルとＬレベルの定常時には、この出
力端子ＶOUTと分圧出力との間の電位差がＰチャンネル
ＭＯＳＦＥＴ１ｂのしきい値電圧を超えないようにする
と共に、エミッタホロワ型ＮＰＮトランジスタＱ1の駆
動能力が低下し、かつ、出力端子ＶOUTがＨレベルを維
持している場合の電位差がこのしきい値電圧を十分に超
えるように予め設定されている。
ルからＬレベルに切り換わった場合には、エミッタホロ
ワ型ＮＰＮトランジスタＱ1の駆動能力が低下する。す
ると、図２に示すように、まず第２エミッタに接続され
たほとんど負荷容量のない分圧回路１ａの分圧出力の電
圧が低下する。ただし、第１エミッタに接続された出力
端子ＶOUTの電圧は、負荷容量ＣLが放電されるまでＨレ
ベル（−ＶBE）が維持される。従って、この分圧回路１
ａの分圧出力と出力端子ＶOUTとの間の電位差Ｖｄが大
きく広がり、ＰチャンネルＭＯＳＦＥＴ１ｂのしきい値
電圧を大きく超えて、このＰチャンネルＭＯＳＦＥＴ１
ｂが導通することになる。なお、分圧回路１ａは、出力
端子ＶOUTのＨレベルとＬレベルの定常時には、この出
力端子ＶOUTと分圧出力との間の電位差がＰチャンネル
ＭＯＳＦＥＴ１ｂのしきい値電圧を超えないようにする
と共に、エミッタホロワ型ＮＰＮトランジスタＱ1の駆
動能力が低下し、かつ、出力端子ＶOUTがＨレベルを維
持している場合の電位差がこのしきい値電圧を十分に超
えるように予め設定されている。
【００２２】上記のようにしてＰチャンネルＭＯＳＦＥ
Ｔ１ｂが導通すると、プルダウンＮＰＮトランジスタＱ
2のベースに電流が供給され、このプルダウンＮＰＮト
ランジスタＱ2がＯＮとなる。すると、このプルダウン
ＮＰＮトランジスタＱ2を介して出力端子ＶOUTが電源Ｖ
EEに接続されることになるので、負荷容量ＣLは急速に
放電することになる。そして、出力端子ＶOUTは、この
負荷容量ＣLの放電により急速にプルダウンし、Ｌレベ
ルへの切り換えを高速に行うことができる。
Ｔ１ｂが導通すると、プルダウンＮＰＮトランジスタＱ
2のベースに電流が供給され、このプルダウンＮＰＮト
ランジスタＱ2がＯＮとなる。すると、このプルダウン
ＮＰＮトランジスタＱ2を介して出力端子ＶOUTが電源Ｖ
EEに接続されることになるので、負荷容量ＣLは急速に
放電することになる。そして、出力端子ＶOUTは、この
負荷容量ＣLの放電により急速にプルダウンし、Ｌレベ
ルへの切り換えを高速に行うことができる。
【００２３】この結果、本実施例のエミッタホロワ回路
１によれば、エミッタホロワ型ＮＰＮトランジスタＱ1
のエミッタを分圧回路１ａとＰチャンネルＭＯＳＦＥＴ
１ｂとプルダウンＮＰＮトランジスタＱ2とによるアク
ティブプルダウン構成とすることにより、出力端子ＶOU
Tを高速にＨレベルに立ち上げるだけでなく、高速にＬ
レベルに立ち下げることもできるようになる。
１によれば、エミッタホロワ型ＮＰＮトランジスタＱ1
のエミッタを分圧回路１ａとＰチャンネルＭＯＳＦＥＴ
１ｂとプルダウンＮＰＮトランジスタＱ2とによるアク
ティブプルダウン構成とすることにより、出力端子ＶOU
Tを高速にＨレベルに立ち上げるだけでなく、高速にＬ
レベルに立ち下げることもできるようになる。
【００２４】なお、上記実施例では、分圧回路１ａを２
個の抵抗Ｒ1、Ｒ2で構成したが、この抵抗Ｒ1、Ｒ2に代
えてダイオードを用いることもできる。
個の抵抗Ｒ1、Ｒ2で構成したが、この抵抗Ｒ1、Ｒ2に代
えてダイオードを用いることもできる。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
のエミッタホロワ回路は、エミッタホロワ型ＮＰＮトラ
ンジスタのエミッタをアクティブプルダウン構成とする
ことにより、出力端子を高速に立ち上げるだけでなく、
高速に立ち下げることもできるので、特別な回路上の工
夫が不要となり、回路設計の自由度を向上させることが
できるようになる。
のエミッタホロワ回路は、エミッタホロワ型ＮＰＮトラ
ンジスタのエミッタをアクティブプルダウン構成とする
ことにより、出力端子を高速に立ち上げるだけでなく、
高速に立ち下げることもできるので、特別な回路上の工
夫が不要となり、回路設計の自由度を向上させることが
できるようになる。
【図１】本発明の一実施例を示すものであって、差動増
幅回路の出力段に用いられたエミッタホロワ回路の回路
図である。
幅回路の出力段に用いられたエミッタホロワ回路の回路
図である。
【図２】本発明の一実施例を示すものであって、エミッ
タホロワ回路の各部の電圧変化を示すタイムチャートで
ある。
タホロワ回路の各部の電圧変化を示すタイムチャートで
ある。
【図３】従来例を示すものであって、差動増幅回路の出
力段に用いられたエミッタホロワ回路の回路図である。
力段に用いられたエミッタホロワ回路の回路図である。
１ａ 分圧回路 １ｂ ＰチャンネルＭＯＳＦＥＴ Ｑ1 エミッタホロワ型ＮＰＮトランジスタ Ｑ2 プルダウンＮＰＮトランジスタ ＶOUT 出力端子
Claims (1)
- 【請求項１】 エミッタホロワ型ＮＰＮトランジスタが
マルチエミッタによって構成され、該エミッタホロワ型
ＮＰＮトランジスタにおける出力端子となる第１エミッ
タがプルダウンＮＰＮトランジスタのコレクタ−エミッ
タ間を介して電源に接続されると共に、該エミッタホロ
ワ型ＮＰＮトランジスタの第２エミッタが抵抗による分
圧回路を介して電源に接続され、かつ、ソースが該第１
エミッタに接続されると共にドレインが該プルダウンＮ
ＰＮトランジスタのベースに接続されたＰチャンネルＭ
ＯＳＦＥＴのゲートが該分圧回路の分圧出力に接続さ
れ、 該エミッタホロワ型ＮＰＮトランジスタがオンしている
場合、該分圧回路の分圧出力の電位と、該Ｐチャンネル
ＭＯＳＦＥＴの該ソースの電位との電位差が、該Ｐチャ
ンネルＭＯＳＦＥＴのしきい値を超えないように、該分
圧回路が設定されている エミッタホロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12084792A JP2899164B2 (ja) | 1992-05-13 | 1992-05-13 | エミッタホロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12084792A JP2899164B2 (ja) | 1992-05-13 | 1992-05-13 | エミッタホロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315853A JPH05315853A (ja) | 1993-11-26 |
| JP2899164B2 true JP2899164B2 (ja) | 1999-06-02 |
Family
ID=14796429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12084792A Expired - Fee Related JP2899164B2 (ja) | 1992-05-13 | 1992-05-13 | エミッタホロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899164B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
-
1992
- 1992-05-13 JP JP12084792A patent/JP2899164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315853A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4948990A (en) | BiCMOS inverter circuit | |
| JPH0537324A (ja) | マルチプレクサ回路 | |
| US4810903A (en) | BICMOS driver circuit including submicron on chip voltage source | |
| US5138195A (en) | Bi-CMOS logic circuit having full voltage swing and rapid turn-off | |
| JPH03141712A (ja) | 演算増幅器 | |
| JP3620089B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換器 | |
| JPH0629824A (ja) | 論理信号切り換え回路 | |
| JP2899164B2 (ja) | エミッタホロワ回路 | |
| JP2728013B2 (ja) | ＢｉＣＭＯＳ論理ゲート回路 | |
| KR100236255B1 (ko) | Mosfet를 채택한 차동 회로를 갖는 레벨 변환회로 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JPH0580164B2 (ja) | ||
| US6222414B1 (en) | Bipolar-plus-DMOS mixed-typology power output stage | |
| JP2699823B2 (ja) | 半導体集積回路 | |
| JPH06232727A (ja) | トライステート可能な駆動回路 | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JP2538986B2 (ja) | 論理回路 | |
| US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
| EP0399126B1 (en) | Current source technology | |
| JP3326804B2 (ja) | コンパレータ回路 | |
| KR930007564B1 (ko) | Fet 풀다운 부하를 가지는 ecl 회로 | |
| JPS6231523B2 (ja) | ||
| JP3233473B2 (ja) | 電圧レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990301 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |