JP3233473B2 - 電圧レベル変換回路 - Google Patents

電圧レベル変換回路

Info

Publication number
JP3233473B2
JP3233473B2 JP00398793A JP398793A JP3233473B2 JP 3233473 B2 JP3233473 B2 JP 3233473B2 JP 00398793 A JP00398793 A JP 00398793A JP 398793 A JP398793 A JP 398793A JP 3233473 B2 JP3233473 B2 JP 3233473B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
resistor
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00398793A
Other languages
English (en)
Other versions
JPH06216744A (ja
Inventor
濱 哲 也 長
野 昭 司 上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP00398793A priority Critical patent/JP3233473B2/ja
Publication of JPH06216744A publication Critical patent/JPH06216744A/ja
Application granted granted Critical
Publication of JP3233473B2 publication Critical patent/JP3233473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バイポーラトランジス
タとMOSトランジスタとが同一のチップ内に混在する
半導体集積回路に好適な電圧レベル変換回路に係り、特
に、所定の範囲で変動する電圧信号を、この電圧信号の
対称的な二つの状態に対応させて高、低二つの電圧レベ
ル信号に変換する電圧レベル変換回路に関する。
【0002】
【従来の技術】この種の従来の電圧レベル変換回路とし
て図2に示すものがあった。これは、NPN型のバイポ
ーラトランジスタQ1 ,Q2 、抵抗器(以下、抵抗とい
う)R1 ,R2 、定電流源I1 及び基準電圧源VB1でな
る第1のインバータと、NPN型のバイポーラトランジ
スタQ3 及び定電流源I2 でなるエミッタホロワ回路
と、NPN型のバイポーラトランジスタQ4 ,Q5 、抵
抗R3 ,R4 、定電流源I3 及び基準電圧源VB2でなる
第2のインバータとで構成されている。
【0003】このうち、第1のインバータは、バイポー
ラトランジスタQ1 ,Q2 のエミッタが相互に接続さ
れ、その相互接続点が定電流源I1 を介して低電位電源
としての接地点GNDに接続されている。そして、バイ
ポーラトランジスタQ1 のコレクタが抵抗R1 を介して
高電位電源VCCに接続され、バイポーラトランジスタQ
2 のコレクタが抵抗R2 を介して高電位電源VCCに接続
されている。また、バイポーラトランジスタQ1 のベー
スに電圧信号Iを入力するものとして、バイポーラトラ
ンジスタQ2 のベースに基準電圧源VB1の正極が接続さ
れ、さらに、この基準電圧源VB1の負極が接地点GND
に接続されている。
【0004】また、エミッタホロワ回路は、NPN型の
バイポーラトランジスタQ3 のエミッタが定電流源I2
を介して接地点GNDに接続され、コレクタが高電位電
源VCCに接続され、ベースが第1のインバータを構成す
るトランジスタQ1 のコレクタに接続されている。
【0005】さらに、第2のインバータは、バイポーラ
トランジスタQ4 ,Q5 のエミッタが相互に接続され、
その相互接続点が定電流源I3 を介して接地点GNDに
接続されている。そして、バイポーラトランジスタQ4
のコレクタが抵抗R3 を介して高電位電源VCCに接続さ
れ、バイポーラトランジスタQ5 のコレクタが抵抗R4
を介して高電位電源VCCに接続されている。また、バイ
ポーラトランジスタQ5 のベースがエミッタホロワ回路
を構成するバイポーラトランジスタQ3 のエミッタに接
続され、バイポーラトランジスタQ5 のベースに基準電
圧源VB2の正極が接続され、さらに、この基準電圧源V
B2の負極が接地点GNDに接続されている。
【0006】上記のように構成された電圧レベル変換回
路にあっては、バイポーラトランジスタQ1 のベース
に、高電位電源VCCと接地点GNDとの間で変動する電
圧信号I、すなわち、CMOSレベルの電圧信号が印加
される。このとき、抵抗R1 ,R2 として抵抗値の等し
いものが用いられ、バイポーラトランジスタQ1 ,Q2
も同一定格のものが用いられる。また、基準電圧源VB1
としては高電位電源VCCの約 1/2の電圧を持つものが使
用される。
【0007】従って、電圧信号Iのレベルが高電位電源
CCと接地点GNDとの間で変動すれば、バイポーラト
ランジスタQ1 及び抵抗R1 の相互接続点、すなわち、
A点の電圧と、バイポーラトランジスタQ2 及び抵抗R
2 の相互接続点、すなわち、B点の電圧とはそれぞれ図
3の実線A及びBに示したように変化すると考えられ
る。本来、A点の電圧とB点の電圧とがこのとおりに変
化すれば、基準電圧源VB1の値を境にして、A点及びB
点から高、低二つの電圧レベル信号、すなわち、ECL
(Emitter Coupled Logic )レベルの電圧レベル信号が
得られる。
【0008】しかるに、バイポーラトランジスタQ1
ベースとエミッタとの間に漂遊容量Cg が存在するた
め、電圧信号Iのレベル変化が速い場合にはA点の電圧
は図3中の破線A′で示したように変化する。このこと
は、破線A′と実線Bとの交点に近い電圧に対してA
点、B点の両方とも「H」レベルとなり、図示省略の次
段の回路の誤動作を招く恐れがある。
【0009】そこで、バイポーラトランジスタQ3 及び
定電流源I2 でなるエミッタホロワ回路を設け、A点の
電圧に対応する増幅電流をバイポーラトランジスタQ4
のベースに供給し、バイポーラトランジスタQ4 と抵抗
3 の相互接続点を正論理の出力端子Oとし、バイポー
ラトランジスタQ5 と抵抗R4 の相互接続点を負論理の
出力端子/Oとして、上述したように、両者が「H」に
なるという事態を防いでいる。
【0010】
【発明が解決しようとする課題】従来の電圧レベル変換
回路にあっては、第1及び第2のインバータと、エミッ
タホロワ回路とで構成されているため、構成素子数が多
くなり、しかも、定電流源を三つも用いるので消費電流
も大きくなるという問題があった。
【0011】この発明は上記の問題点を解決するために
なされたもので、高速動作に対応できると共に、構成素
子数及び消費電流を抑えることのできる電圧レベル変換
回路を得ることを目的とする。
【0012】
【課題を解決するための手段】本発明は、所定の範囲で
変動する電圧信号を入力し、電圧信号の対称的な二つの
状態に対応させて高、低二つの電圧レベル信号を出力す
る電圧レベル変換回路において、抵抗器、バイポーラト
ランジスタ及びMOSトランジスタを順に直列接続した
第1の回路に、これらとそれぞれ定格の等しい抵抗器、
バイポーラトランジスタ及びMOSトランジスタを順に
直列接続した第2の回路が並列接続され、かつ、バイポ
ーラトランジスタのベースが抵抗器の相互接続端に共通
接続されてなる抵抗・トランジスタ回路と、この抵抗・
トランジスタ回路と直列にして高電位電源及び低電位電
源間に接続された定電流源と、各MOSトランジスタに
並列接続され、互いに定格の等しいダイオードと、入力
端が一方のMOSトランジスタのゲートに、出力端が他
方のMOSトランジスタのゲートにそれぞれ接続された
インバータとを備え、一方のMOSトランジスタのゲー
トに電圧信号を入力し、抵抗器及びバイポーラトランジ
スタの相互接続点から電圧レベル信号を出力するように
している。
【0013】
【作用】この発明においては、第1の回路を構成するバ
イポーラトランジスタのベースと、第2の回路を構成す
るバイポーラトランジスタのベースとを共通電源に接続
して固定したので、第1及び第2の回路におけるバイポ
ーラトランジスタとMOSトランジスタとの相互接続点
の電位がそれぞれ一定に保持され、さらに、MOSトラ
ンジスタにそれぞれダイオードが並列接続されているた
め、このMOSトランジスタのドレイン・ソース間の電
圧も一定に保持される。従って、漂遊容量に対する充
電、放電電流を軽減できると共に、高速動作に対応で
き、かつ、少ない構成要素にて誤動作を生じ難いECL
レベルの信号が得られる。
【0014】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図1はこの発明の一実施例の構成を示す
回路図である。同図において、抵抗R1 、NPN型のバ
イポーラトランジスタQ1 及びPMOSトランジスタM
1 が順に直列接続された第1の回路と、これらと全く同
一定格の抵抗R2 、NPN型のバイポーラトランジスタ
2 及びPMOSトランジスタM2 が順に直列接続され
た第2の回路とが並列接続されて抵抗・トランジスタ回
路を構成している。この抵抗・トランジスタ回路の一端
が高電位電源VCCに接続され、また、バイポーラトラン
ジスタQ1 ,Q2 の各ベースも高電位電源VCCに接続さ
れており、さらに、この抵抗・トランジスタ回路の他端
が、定電流源I1 を介して、接地点GNDに接続されて
いる。また、PMOSトランジスタM1 ,M2 には定格
の等しいダイオードD1 ,D2 がそれぞれ並列接続さ
れ、さらに、PMOSトランジスタM1 のゲートにCM
OSトランジスタでなるインバータGの入力端が接続さ
れ、このインバータGの出力端がPMOSトランジスタ
2 のゲートに接続されている。そして、インバータG
の入力端子にCMOSレベルの電圧信号Iを印加し、バ
イポーラトランジスタQ1 及びQ2 の各コレクタがEC
Lレベルの電圧レベル信号出力端子O,/Oになってい
る。
【0015】上記のように構成された本実施例の動作を
以下に説明する。バイポーラトランジスタQ1 ,Q2
いずれも高電位電源VCCに接続されているので、これら
のトランジスタのコレクタ電流はエミッタの電圧によっ
て決まる。一方、PMOSトランジスタM1 のゲート
に、例えば、高電圧が印加された場合には、インバータ
Gの作用により、MOSトランジスタM2 のゲートに低
電圧が印加される。これとは逆に、PMOSトランジス
タM1 のゲートに低電圧が印加された場合には、MOS
トランジスタM2 のゲートには低電圧が印加される。
【0016】いま、入力される電圧信号Iが接地点GN
Dと高電位電源VCCとの間で変動するものとして、接地
点電位に近い低電圧であったとすれば、PMOSトラン
ジスタM1 はオン状態に、PMOSトランジスタM2
オフ状態になる。このとき、定電流源I1 の電流を
1 、PMOSトランジスタM1 のソース・ドレインを
通して流れる電流をISD(M1)、バイポーラトランジスタ
1 のコレクタ・エミッタを通して流れる電流をI
CE(Q1)とすると、これら間に次式の関係が成立する。
【0017】 I1 =ISD(M1)=(約)ICE(Q1) … (1) 従って、抵抗R1 の電圧降下によって出力端子Oは
「L」レベルに、出力端子/Oは「H」レベルになる。
【0018】次に、入力される電圧信号Iが接地点GN
Dに近い電圧から高電位電源VCCに近い電圧に近付く途
中にて、PMOSトランジスタM1 のオン状態の抵抗値
ON (M1)と、PMOSトランジスタM2 のオン状態の抵
抗値RON(M2)との間で次式 RON(M1)>RON(M2) … (2) の関係が成立すれば、PMOSトランジスタM1 のソー
ス・ドレインを通して流れる電流ISD(M1)と、PMOS
トランジスタM2 のソース・ドレインを通して流れる電
流ISD(M2)との間に次式 ISD(M1)<ISD(M2) … (3) の関係が得られ、出力端子Oは「H」に、出力端子/O
は「L」にそれぞれ反転する。
【0019】この場合、ベース接地型のバイポーラトラ
ンジスタQ1 ,Q2 を設け、さらに、PMOSトランジ
スタM1 ,M2 にそれぞれ定格の等しいダイオード
1 ,D2 を順方向に並列接続したので、PMOSトラ
ンジスタM1 ,M2 の各ドレイン電圧及びソース電圧を
略一定にすることができる。このため、PMOSトラン
ジスタのゲート・ドレイン間に漂遊容量Cg が存在した
としても、この漂遊容量Cg に対する充電時間及び放電
時間を短縮することができると共に、伝達遅延時間tPD
を2.0 ns(VCC=5.0 V,25℃)以下にすることがで
き、これによって高速動作に対応させ得る。
【0020】また、この実施例においては、従来の回路
と比較して回路段数が少なく、従って、構成素子数を格
段に低減させ得ると同時に、定電流源も1個で済むため
消費電流をも抑制することができる。
【0021】なお、上記実施例で用いたNPN型のバイ
ポーラトランジスタの代わりにPNP型のバイポーラト
ランジスタを、PMOSトランジスタの代わりにNMO
Sトランジスタをそれぞれ用いても、電流のバイアス極
性を変更することにより上述したと同様な動作を行わせ
得ることは言うまでもない。
【0022】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、高速動作に対応できると共に、構成素子
数及び消費電流を抑えることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す回路図。
【図2】従来の電圧レベル変換回路の構成を示す回路
図。
【図3】従来の電圧レベル変換回路の動作を説明するた
めに、入力電圧と出力電圧との関係を示す線図。
【符号の説明】
1 ,Q2 バイポーラトランジスタ P1 ,P2 PMOSトランジスタ R1 ,R2 抵抗器 I1 定電流源 G インバータ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の範囲で変動する電圧信号を入力し、
    前記電圧信号の対称的な二つの状態に対応させて高、低
    二つの電圧レベル信号を出力する電圧レベル変換回路に
    おいて、抵抗器、バイポーラトランジスタ及びMOSト
    ランジスタを順に直列接続した第1の回路に、これらと
    それぞれ定格の等しい抵抗器、バイポーラトランジスタ
    及びMOSトランジスタを順に直列接続した第2の回路
    が並列接続され、かつ、前記バイポーラトランジスタの
    ベースが前記抵抗器の相互接続端に共通接続されてなる
    抵抗・トランジスタ回路と、この抵抗・トランジスタ回
    路と直列にして高電位電源及び低電位電源間に接続され
    た定電流源と、前記各MOSトランジスタに並列接続さ
    れ、互いに定格の等しいダイオードと、入力端が一方の
    前記MOSトランジスタのゲートに、出力端が他方の前
    記MOSトランジスタのゲートにそれぞれ接続されたイ
    ンバータとを備え、一方の前記MOSトランジスタのゲ
    ートに前記電圧信号を入力し、前記抵抗器及びバイポー
    ラトランジスタの相互接続点から前記電圧レベル信号を
    出力することを特徴とする電圧レベル変換回路。
JP00398793A 1993-01-13 1993-01-13 電圧レベル変換回路 Expired - Fee Related JP3233473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00398793A JP3233473B2 (ja) 1993-01-13 1993-01-13 電圧レベル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00398793A JP3233473B2 (ja) 1993-01-13 1993-01-13 電圧レベル変換回路

Publications (2)

Publication Number Publication Date
JPH06216744A JPH06216744A (ja) 1994-08-05
JP3233473B2 true JP3233473B2 (ja) 2001-11-26

Family

ID=11572379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00398793A Expired - Fee Related JP3233473B2 (ja) 1993-01-13 1993-01-13 電圧レベル変換回路

Country Status (1)

Country Link
JP (1) JP3233473B2 (ja)

Also Published As

Publication number Publication date
JPH06216744A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
US4783604A (en) Buffer circuit for outputting signals of different polarities
US5146118A (en) Bi-cmos logic gate circuits for low-voltage semiconductor integrated circuits
US4948990A (en) BiCMOS inverter circuit
JPH0287819A (ja) BiCMOS論理回路
US4250407A (en) Multi function patch pin circuit
JP3530582B2 (ja) シングルエンド入力論理ゲートを有する集積論理回路
JPH04329712A (ja) 高速論理回路
JPH02228813A (ja) バイポーラ・mos論理回路および半導体集積回路
JP2728013B2 (ja) BiCMOS論理ゲート回路
US5331225A (en) BiCMOS logic circuit with bipolar transistor and MOS transistor formed on the same semiconductor substrate
US5066874A (en) Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit
JP3233473B2 (ja) 電圧レベル変換回路
JPH0677804A (ja) 出力回路
JP3082336B2 (ja) Ecl−cmosレベル変換回路
JPH0795045A (ja) 半導体集積回路
JPH0738580B2 (ja) エミッタ結合論理回路
JP2570492B2 (ja) 半導体回路
US5229658A (en) Switching circuit
JP2540928B2 (ja) 論理回路
JP2783108B2 (ja) 半導体集積回路
US4682056A (en) Switching circuit having low speed/power product
JP3111651B2 (ja) 半導体集積回路装置
JPH0661436A (ja) Ttl−cmos出力段
JP3327938B2 (ja) 半導体集積回路
JP3171518B2 (ja) Bimos回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees