CN101315746B - 显示面板驱动装置的控制信号产生方法与装置 - Google Patents

Abstract

一种显示面板驱动装置的控制信号产生方法。显示面板驱动装置需要接收一预定数量的一组输入信号，以输出一组控制信号。本方法包括进行一重置步骤。之后，通过显示面板驱动装置的多个输入端点，接收该组输入信号的一第一部份信号。取所述输入端点的其中一个端点做为一次输入端点，再输入一启动输入信号。所述启动输入信号启动内部的一控制信号产生器，以产生该组输入信号的一第二部份信号，与该第一部份信号达到完整的该组输入信号。当所述输入信号的一连串数据，无法达到完全符合预先定义的格式时，重新回复到该重置步骤。

Description

显示面板驱动装置的控制信号产生方法与装置

技术领域

本发明涉及一种显示装置的驱动电路，且特别是涉及一种显示面板驱动装置的控制信号产生方法与装置。

背景技术

在传统的薄膜晶体管液晶显示模块中的系统结构中，为了达到更高图像品质的需求或满足更有效率及更弹性的系统设计应用目的，其需通过增加控制器与源/栅驱动器(Source/Gate Driver)之间的控制接线以及源/栅驱动器本身对应需要所增加芯片接垫(chip pads)来实现一些新的驱动控制功能及功能选项控制。这造成功能扩充没有弹性以及成本不符效益的增加。

图1示出了传统薄膜晶体管液晶显示模块的结构示意图。参阅图1，薄膜晶体管液晶显示模块100的组成例如有液晶显示面板102、X-PCB 104、Y-PCB106、控制器108、源极驱动器SD1-SD8、栅极驱动器GD1-GD3、源极驱动器薄膜110、栅极驱动器薄膜112。数字的显示数据经由控制器处理转换成适当的数据格式(Data Format)及控制信号，配合做为数据同步接收参考的时钟信号CLK及GCLK，依序将数据与控制信号传送到源极驱动器SD1-SD8与门极驱动器GD1-GD3。

图2示出了传统源极驱动器的控制信号时序图。参阅图2为了使整体系统能达到更省电的目的，一般采用传统的串联连接结构，搭配控制信号来做为驱动器运作启动的开与关的控制。对于源极驱动器而言，最基本的控制信号除了开始脉冲(Start Pulse)SPI/SPO外，尚须锁存信号STB及极性信号(Polarity Signal，POL)。不过、为了能满足更高图像品质的需求，一些新的驱动控制功能陆续的被开发出。为因应这些新增功能的控制，一般需要增加控制器与源极驱动器之间的控制接线，例如已广泛应用的Horizontal2Dot Inversion功能，则需增加H-2DOT及POLC两条控制接线。此外、为了因应更有效率及更弹性的系统设计应用，源极驱动器还包含了很多的功能选项控制，例如多频道(multi-channel)选项，低功率模式(Low power mode)选项，电共享(Charge Sha ring)选项等等，以供不同系统应用的发展需求。这些增加的功能选项控制则需增加额外的芯片接垫(Chip pad))来实现选项的控制。

图3示出了传统源极驱动器的功能块示意图。参阅图3，一般的传统源极驱动器300包括移位寄存器(Shift Register)302、数据锁存器(DataLatch)304、电平移位器306、数字/模拟转换器(DAC)308、输出电路310、时钟输入比较器312、数据接收器314、数据寄存器316等等。此源极驱动器300因应不同的功能，需要设置输入端点，以接收多种输入信号例如HDOT、POLC、STB、POL...等，以及对应输出控制信号以驱动像素的数据显示。

换句话说，传统驱动器所使用输入端点，就需要配置一芯片接垫，因此可能造成增加芯片的大小，且造成成本的提高。随着市场开拓的需求及低成本化的趋势，如何能同时增加产品功能控制的多样化，但能简化功能选项的控制接垫，已成为产品开发必然的追求目标.

发明内容

本发明提供一种显示面板驱动装置的控制信号产生方法，使一些输入端点，依照输入信号的特性允许输入不同定义的信号，以内部地产生原预定所要的输入信号，以减少输入端点的数量。

本发明提供一种控制信号产生器，配合输入信号的不同，而产生对应内定的输出信号。

本发明提供一种显示面板驱动装置的控制信号产生装置，通过一些输入端点，依照输入信号的特性允许输入不同定义的信号，以内部地产生原预定所要的输入信号，以减少输入端点的数量。

本发明提出一种显示面板驱动装置的控制信号产生方法。对于显示面板驱动装置，其需要接收一预定数量的一组输入信号，以输出一组控制信号。本方法包括先进行一重置步骤之后，通过显示面板驱动装置的多个输入端点，接收该组输入信号的一第一部份信号。取所述输入端点的其中至少二个端点做为多个次输入端点，分别再输入不同定义的至少二个启动输入信号。所述启动输入信号启动内部的一控制信号产生器，以产生该组输入信号的一第二部份信号，与该第一部份信号达到完整的该组输入信号。当所述输入信号的一连串数据，无法达到完全符合预先定义的格式时，重新回复到该重置步骤。

依照本发明的较佳实施例所述的控制信号产生方法，例如上述次输入端点包括一极性信号输入端点以及一锁存信号输入端点。

依照本发明的较佳实施例所述的控制信号产生方法，例如上述次输入端点包括一XON输入端点以及一XOE输入端点。

依照本发明的较佳实施例所述的控制信号产生方法，例如上述至少二个启动输入信号被确认后启动产生该组输入信号的该第二部份信号。

依照本发明的较佳实施例所述的控制信号产生方法，例如上述第二部份信号包括对应所述次输入端点所定义的多个内部取代信号。

依照本发明的较佳实施例所述的控制信号产生方法，例如上述该显示面板驱动装置的所述输入端点数量比该组输入信号的该预定数量少。

本发明又提出一种控制信号产生器，包括至少一第一输入端点与一第二输入端点。一移位寄存器，接收该第一输入端点与该第二输入端点的多个输入信号，且输出一第一信号与一第二信号。一串行数据检查控制器，接收该第二输入端点的该输入信号以及该移位寄存器输出的该第一信号，输出一确认信号。又、一控制信号产生单元，接收该移位寄存器的该第二信号以及该确认信号，根据该第一输入端点与该第二输入端点的该输入信号，产生预先定义的一组控制信号。

本发明又提出一种显示面板驱动装置的控制信号产生装置，其中，一显示面板驱动装置需要接收一预定数量的一组输入信号，以输出所要的一组控制信号。该装置包括一主电路单元，通过多个输入端点，接收该组输入信号的一第一部份信号。这些输入端点的其中至少二个端点，设定为多个次输入端点，允许分别再输入不同定义的至少二个启动输入信号。一控制信号产生器，接收所述启动输入信号以产生该组输入信号的一第二部份信号，与该第一部份信号达到完整的该组输出信号，且输出该组控制信号。其中当所述输入信号的一连串数据，无法达到完全符合预先定义的格式时，启动重置动作。

本发明因通过控制信号产生器，以允许相同的端点接收不同定义的信号，以产生内部产生与原所应接收的输入信号的一部份，达到内部输入的操作，因此减少输入端点的数量。

本发明还提出一种显示器驱动系统控制信号的产生方法，其中一显示器控制装置需要接收预定数量的一组输入信号，以输出一组控制信号，该方法包括：通过该显示器控制装置多个输入接点，接收该组输入信号的一第一部分；取该多个输入接点的一第一接点所接收的一控制指令码与一预设的信号进行比对；当该控制指令码与该预设信号比对正确后，由该第一接点接收一启动指令码；以及将该启动指令码对应为多个第一控制信号，其中该多个第一控制信号为该组控制信号的子集合。

本发明还提出一种显示器驱动系统控制信号的产生装置，其中一显示器控制装置需要接收预定数量的一组输入信号，以输出一组控制信号，该装置包括：一主电路单元，通过该显示器控制装置的该多个输入接点，接收该组输入信号的一第一部分；以及一控制信号产生器，取该多个输入接点的一第一接点所接收的一控制指令码与一预设的信号进行比对，当该控制指令码与该预设信号比对正确后，由该第一接点接收一启动指令码，将该启动指令码对应为多个第一控制信号，其中该多个第一控制信号为该组控制信号的子集合。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1示出了传统薄膜晶体管液晶显示模块的结构示意图。

图2示出了传统源极驱动器的控制信号时序图。

图3示出了传统源极驱动器的功能块示意图。

图4示出了依据本发明实施例，源极驱动器的功能块示意图。

图5示出了依照本发明实施例，控制信号产生器的块示意图。

图6示出了依据本发明实施例，控制信号产生方法的机制流程示意图。

图7示出了依据本发明实施例，输入信号的时序示意图。

图8示出了依据本发明另一实施例，源极驱动器的功能块示意图。

图9示出了依据本发明另一实施例，输入信号的时序示意图。

图10示出了依据本发明实施例，一栅极驱动装置的内埋式控制信号产生器的信号时序图。

图11示出了依据本发明另一实施例，对应图10的控制信号产生器的电路块示意图。

图12示出了依据本发明另一实施例，源极驱动器的功能块示意图。

附图符号说明

100：薄膜晶体管液晶显示模块

102：液晶显示面板

104：X-PCB

106：Y-PCB

108：控制器

110：源极驱动器薄膜

112：栅极驱动器薄膜

300：源极驱动器

302：移位寄存器

304：数据锁存器

306：电平移位器

308：数字/模拟转换器

310：输出电路

312：时钟输入比较器

314：数据接收器

316：数据寄存器

400、800：源极驱动器

402、802：移位寄存器

404、804：数据锁存器

406、806：电平移位器

408、808：DAC

410、810：输出电路

412、812：时钟输入比较器

414、814：数据接收器

416、816：数据寄存器

418：控制信号产生器

420：信号

502：重置单元

504：串行数据检查控制器

506：多位移位寄存块

508：控制信号产生块

600-634：步骤

1100：控制信号产生器

1112：移位寄存器

1114：逻辑控制器

1116：控制信号产生块

1118：电平移位器&输出缓冲器栅极驱动器

1200：源极驱动器

1202：移位寄存器

1204：SPI_ctl_R

1206：SPI_ctl_L

1208：数据锁存器

1210：电平移位器

1212：DAC

1214：输出电路

1216：时钟输入比较器

1218：数据接收器

1220：数据寄存器

1222：控制信号产生器

1224：Vref_2

1226：识别装置。

具体实施方式

本发明提出了通过显示面板的源/栅驱动器中最基本的控制资源，例如CLK、POL、XOE、XON等控制线，在源/栅驱动器内部实现一个内埋式的控制信号产生器(Embedded on Source-Control Signal Generator，EoS_CSG；Embedded on Gate-Control Signal Generator EoG_CSG)，来整合控制器与源/栅驱动器之间所需额外增加的传输接口控制信号，以及源/栅驱动器其它功能选项信号所需额外增加的芯片接垫，达成更具功能扩充弹性且兼具简洁低成本及高性能的系统设计需求。

以下举一些实施例做为本发明的描述，但是本发明不受限于所举实施例。

图4示出了依据本发明实施例，源极驱动器的功能块示意图。参阅图4，例如，本发明的源极驱动器400包括移位寄存器402、数据锁存器404、电平移位器406、数字/模拟转换器(DAC)408、输出电路410、时钟输入比较器412、数据接收器414、数据寄存器416，以及控制信号产生器(Control SignalGenerator，CSG)418。此源极驱动器400因应不同的功能，需要设置一些基本的输入端点，以接收基本的输入信号例如CLKP、CLKN、DxxP、DxxN、STB、POL...等。

在此要注意的是，本实施例的结构中设置内埋的控制信号产生器418，至少有二个输入，例如接收对应的POL信号端点以及由时钟输入比较器412输出的信号420。通过此二信号端点，可以接收不同定义的输入信号，通过控制信号产生器418内部的判断，产生内部的信号，对应驱动器所应输入的信号，例如H-2DOT、int_POL、...、ctl_sig_n-1、ctl_sig_n等。由于控制信号产生器418也使用原预定的POL信号端点，因此int_POL可以取代原预定的POL信号。

在此选择POL信号端点做为控制信号产生器418的输入端点的理由，可以从图2看出。再参阅图2，对于POL的信号，其长时间维持在电平状态不产生动作，因此可以考虑利用POL信号来做有效利用，而不会影响到其它的控制动作。由图2的源极驱动器所对应的信号时序图可清楚知道，POL控制信号只在STB控制信号由低电平转高电平时才真正的有实质功能存在。除此之外的其它时间，对运作系统并无任何的影响。因此很适合运用此POL信号再搭配CLK信号来做为本发明提议的控制信号产生器的输入信号。请先同时参阅图5，由POL做为一输入端din1来传送预先定义的特定数据序列串，搭配由CLK做为另一输入端din2来当作控制信号产生器的内部时钟信号，而将输入端din1输入的数据存储于数据寄存器中。此外、din2输入也将用来结构出系统控制所需的各种控制机制与数据比对是否正确所需的控制信号。运用源极驱动器内部本身的基本控制信号资源，将此控制信号产生器418内埋于源极驱动器中，来产生所需的功能控制信号。如此可轻易且无负担的建构起为增进系统各应用功能的机制。

换句话说，本发明利用控制信号产生器418，在驱动器内部产生所应输入的输入信号的一部分，因此至少可以减少芯片接垫的数量。也就是说，芯片接垫的数量会比驱动器所应接受的输入信号的数量少，以节省芯片接垫数量。

图5示出了依照本发明实施例，控制信号产生器的块示意图。参阅图5，控制信号产生器418的内部结构可包括一重置单元(rst_CSG)502，以回到初始状态的控制信号。其它主要的功能块包括一串行数据检查控制器504、多位移位寄存块506做为数据寄存器、以及控制信号产生(CSG)块508。例如以二个输入端点din1、din2为例，移位寄存块506同时接收二个输入端点din1、din2的输入信号，另外，串行数据检查控制器504接收输入端点din2的信号以及由移位寄存块506输出的信号其一。控制信号产生块508可以依照输入信号的内容，输出对应的控制信号ctl_Signal_1...ctl_Signal_n等，做为驱动器的输入信号。以下再继续描述控制信号产生器的操作机制。

移位寄存块506用以存储输入信号所传送的数据。串行数据检查控制器504有控制与比对机制，内含预先定义的特定数据序列串信息，以提供控制器504在正确的比对时间里来执行，以及输入数据的比对工作，并判断比对结果是否如预定值。如果比对错误，则视为非正确的控制指令输入。控制机制将回复重置初始状态，等待下一次输入数据的重新比对，而控制信号输出不受任何的改变。若比对正确，则视为是正确的控制指令输入，系统依设计进行下一个输入数据的存储，直到数据寄存器再次的被填满。这表示输入数据完成，然后再与预先定义的另一特定数据序列串来做比对。比对机制的数据长度与比对次数是依不同设计需求而定。当控制比对机制全部稳合时，代表确实是由控制器所发出的控制指令码，因此将接着执行控制信号启动指令的输入与比对动作。功能控制信号产生块508会依功能需求而预先定义几个功能控制信号。每一功能控制信号都有一独有的启动指令码。当认可的功能控制信号启动指令码被正确的比对后，控制信号产生块508会输出对应的控制信号。

以下描述操作机制流程。图6示出了依据本发明实施例，控制信号产生方法的机制流程示意图。参阅图6，在步骤600，重置动作启动。在步骤602，将输入端din1与din2的数据传送到寄存器(reg)506以及控制器(ctl)504。接着于步骤606-622，进行比对检查，在步骤624-634，根据输入的数据生对应的控制信号632-1、632-2、...632-n。

换句话说，控制信号产生器是依循一连串预先定义的数据串来控制其运作。通过一连串序列数据的输入与比对运作的执行，可确保控制信号产生器(CSG)机制运作的可靠性。在此实施例说明中，假设控制机制需依序通过D1，D2，D3及Fx(F1-Fn)等数据串的输入，才能正确的控制与产生所对应的期望的控制信号输出。在一个功能控制信号被输出后，可依同样的方式来控制其它的功能控制信号的输出。当输入的一连串数据无法完全符合预先定义的特定数据时，此控制机制将回复到重置初始状态。而控制信号输出不受任何的改变。图6中的系统运作控制，假设此控制机制执行三次m-bit的“控制指令码”的比对，以及一次“启动指令码”的比对。假设m-bits为8-bit的数据寄存器，此三次的“控制指令码”依序例如分别为E6、5A及A5。最后的“启动指令码”假设有5组，以B1-B5码来代表，分别相对应到一个依系统控制需求的预先设定的功能控制信号输出。如此、控制比对必需在E6数据输入并比对执行正确后，接着输入5A数据输入及比对执行。在正确后接着再输入A5数据输入及比对执行，正确后接着再输入“启动指令码”B1-B5其中一个来指定那一个功能控制信号将被输出。

可以了解地，上述图6的机制是可能的一种方式，但不是唯一的方式。本发明在于选取不常改变动作的信号端来进行双重定义的信号，通过控制信号产生器来内部产生驱动器所需的输入信号。

图7示出了依据本发明实施例，输入信号的时序示意图。参阅图7，在此实施例中，本发明利用STB及POL两控制信号来做为本发明提议的控制信号产生器(CSG)的输入信号。由POL(或STB)做为din1输入来传送预先定义的特定数据序列串，由STB(或POL)作为din2输入来当作CSG系统的内部时钟信号。在此，int_POL对应时间点700的产生，是取代原应有的POL信号，而实际的POL输入端点可以在不作用的期间内输入其它定义的信号，以促使产生一部份由内埋的CSG所产生的输入信号。

图8示出了依据本发明另一实施例，源极驱动器的功能块示意图。依照上述相同原则，图8与图4类似，但是以图7的机制作为基础，即是使用POL与STB的输入端点来运作。换句话说，CSG 418是接收输入端POL、STB的输入信号，而在不动作的期间，则产生对应驱动器所需要的输入信号。本发明的源极驱动器800另外包括移位寄存器802、数据锁存器804、电平移位器806、数字/模拟转换器(DAC)808、输出电路810、时钟输入比较器812、数据接收器814、数据寄存器816，以及CSG 418。CSG 418的一输入端与POL输入端连接，而另一输入端与STB输入端连接。

图9示出了依据本发明另一实施例，输入信号的时序示意图。参阅图9，相较于图7，信号STB与信号POL在对应时间上也同时产生内部的对应信号int_STB、int_POL。在此实施例中，信号STB及POL两控制信号用来做为控制信号产生器(CSG)的输入信号。由POL与STB其一做为din1输入来传送预先定义的特定数据序列串，由STB与POL另其一做为din2输入，当作CSG系统的内部时钟信号。

又、依相同的应用概念，即可实现栅极驱动装置的内埋式功能控制信号产生装置。图10示出了依据本发明实施例，一栅极驱动装置的内埋式控制信号产生器的信号时序图。参阅图10，由栅极驱动器所对应的信号时序图来看，本实施例利用XOE及XON两控制信号来做为本发明提议的控制信号产生器(CSG)的输入信号。由XON(或XOE)做为din1输入来传送预先定义的特定数据序列串，由XOE(或XON)做为din2输入来当作CSG系统的内部时钟信号。依相同的应用概念，即可实现栅极驱动装置的内埋式功能控制信号产生装置。

图11示出了依据本发明另一实施例，对应图10的控制信号产生器的电路块示意图。参阅图11，内埋在栅极驱动器内的控制信号产生器1100，例如取信号XON与XOE做为控制信号产生器1100中的控制信号产生器(CSG)1116的输入信号。依照前述针对源极驱动器的机制，在栅极驱动器内的控制信号产生块(CSG)1116与接收信号XON与XOE的输入端连接，依照控制状态产生其它所需要的输入信号ctl_sig_n，另外也例如产生内部的取代信号int_XON、int_XOE。一般、栅极驱动器例如包括移位寄存器1112、逻辑控制器1114、控制信号产生块(CSG)1116、以及电平移位器&输出缓冲器1118等。输入信号XON与XOE通过控制信号产生块(CSG)1116来接收。

在上述的实施例中，如果控制信号为预设且固定的信号输出的话，如图4，其例如只需一组控制信号启动指令码来控制。如果控制信号可依应用需求来控制信号输出，如图8与图11，则对某一功能控制信号例如需要至少二组的控制信号启动指令码来做为控制应用。然而，这是相同原则下的不同因应变化。

图12示出了依据本发明另一实施例，源极驱动器的功能块示意图。参阅图12，依不同的应用需求，配合其它可运用的信号可以实现出一个更复杂的功能控制机制及更广的应用。参阅图12，源极驱动器1200包括移位寄存器1202、数据锁存器1208、电平移位器1210、数字/模拟转换器(DAC)1212、输出电路1214、时钟输入比较器1216、数据接收器1218、数据寄存器1220，以及控制信号产生器1222。另外，源极驱动器1200更包括SPI_ctl_R1204、SPI_ct1_L 1206、Vref_21224以及识别装置(S-D ID-reg)1226。本实施例增加运用SPI控制信号的资源，可让控制信号产生器(CSG)的控制机制实现更广的应用。如在源极驱动器内实现可各别定义的识别装置(S-DID-reg)1226，或对源极驱动器的输出控制做更进阶的输出控制等。如此的一些控制机制的建立与设计，端看系统应用。对于在源极驱动器内实现可各别定义的识别机制1226的应用，提供了不必然得再依原串联连接结构的数据传送模式。外部控制器透过此装置的控制应用，可以弹性的依需求来启动任一种控制器要把数据传送到的对应驱动装置。

现今普遍应用的TFT LCD模块的系统结构中，采用串联连接结构的数据传送模式，首先，控制器需传送出开始脉冲(Start Pulse)信号到第一个驱动装置，并将数据传送到对应驱动装置，以启动此装置来接收数据。等此驱动装置完成数据的接收后，会发出开始脉冲输出(Start Pulse Out)信号到下一级的驱动装置，以启动此下一级驱动装置接续接收来自控制器的数据。如此一级接续一级循序的来接收来自Controller的数据，最后一起启动所有驱动装置的输出级，输出对应电压电平。在此结构下，当面临需要更高操作频率需求的系统应用时，由于无法避免遭遇时钟延迟(Clock Skew)与线路板路径延迟(PCB path delay)等问题，使得开始脉冲信号便会遇上所可能隐潜着的可靠度问题或甚至成为限制了系统最高操作频率的主要瓶颈。解决此问题的方法便是打破此串联连接结构，使控制器可独自启动驱动装置来完全数据传送工作。在此实施例中，源极驱动器内的识别机制(S-D ID-reg)可由一慢频率时钟依原串联连接结构的数据传送模式，搭配控制信号产生器(CSG)逐一对各驱动装置的识别装置(S-D ID-reg)输入识别码。待完成所有的驱动装置的识别装置的识别码输入，系统便可进入高频操作模式运作。

也就是说，上述的后续的应用是结构在本发的控制信号产生器，允许至少二种不同定义的信号输入，因此不会影响驱动器的正常运作，且减少芯片接垫的数量的条件下，本发明仍可以增加更多功能的提升。

综上所述，在本发明提出利用驱动器允许的一些信号输入端，进行多重定义的输入，通过控制信号产生器，对应产生所需的输入信号外，更可以弹性增加其它额外的功能，使得无需更换驱动器就可以有更新增加操作应用的功能。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (17)

1.一种显示面板驱动装置的控制信号产生方法，其中，一显示面板驱动装置需要接收一预定数量的一组输入信号，以输出一组控制信号，该方法包括：

进行一重置步骤；

通过该显示面板驱动装置的多个输入端点，接收该组输入信号的一第一部份信号；

取所述输入端点的其中至少二个端点做为多个次输入端点，分别再输入不同定义的至少二个启动输入信号，所述启动输入信号启动内部的一控制信号产生器，以产生该组输入信号的一第二部份信号，与该第一部份信号达到完整的该组输入信号；以及

当所述输入信号的一连串数据，无法达到完全符合预先定义的格式时，重新回复到该重置步骤。

2.如权利要求1所述的显示面板驱动装置的控制信号产生方法，其中，所述次输入端点包括一极性信号输入端点以及一锁存信号输入端点。

3.如权利要求1所述的显示面板驱动装置的控制信号产生方法，其中，所述次输入端点包括一XON输入端点以及一XOE输入端点。

4.如权利要求1所述的显示面板驱动装置的控制信号产生方法，该启动输入信号被确认后启动产生该组输入信号的该第二部份信号。

5.如权利要求1所述的显示面板驱动装置的控制信号产生方法，其中，该第二部份信号包括对应所述次输入端点所定义的多个内部取代信号。

6.如权利要求1所述的显示面板驱动装置的控制信号产生方法，其中，该显示面板驱动装置的该输入端点数量比该组输入信号的该预定数量少。

7.一种控制信号产生器，包括：

至少一第一输入端点与一第二输入端点；

一移位寄存器，接收该第一输入端点与该第二输入端点的多个输入信号，且输出一第一信号与一第二信号；

一串行数据检查控制器，接收该第二输入端点的该输入信号以及该移位寄存器输出的该第一信号，输出一确认信号；以及

一控制信号产生单元，接收该移位寄存器的该第二信号以及该确认信号，根据该第一输入端点与该第二输入端点的该输入信号，产生预先定义的一组控制信号。

8.如权利要求7所述的控制信号产生器，更包括一重置单元，以重置该控制信号产生器。

9.如权利要求7所述的控制信号产生器，其中，该第一输入端点与该第二输入端点接收一第一种定义信号或是一第二种定义信号，该第二种定义信号产生该组控制信号。

10.如权利要求7所述的控制信号产生器，其中，该组控制信号包括对应该第一种定义信号的第一组信号，以及增加的第二组信号。

11.一种显示面板驱动装置的控制信号产生装置，其中，一显示面板驱动装置需要接收一预定数量的一组输入信号，以输出所要的一组控制信号，该装置包括：

一主电路单元，通过多个输入端点，接收该组输入信号的一第一部份信号；

所述输入端点的其中至少二个端点，设定为多个次输入端点，允许分别再输入不同定义的至少二个启动输入信号；以及

一控制信号产生器，接收所述启动输入信号以产生该组输入信号的一第二部份信号，与该第一部份信号达到完整的该组输出信号，且输出该组控制信号；

其中，当所述输入信号的一连串数据，无法达到完全符合预先定义的格式时，启动重置动作。

12.如权利要求11所述的显示面板驱动装置的控制信号产生装置，其中，该控制信号产生器包括：

至少一第一输入端点与一第二输入端点，分别做为所述第一次输入端点与所述第二次输入端点；

一移位寄存器，接收该第一输入端点与该第二输入端点的多个输入信号，且输出一第一信号与一第二信号；

一串行数据检查控制器，接收该第二输入端点的该输入信号以及该移位寄存器输出的该第一信号，输出一确认信号；以及

一控制信号产生单元，接收该移位寄存器的该第二信号以及该确认信号，根据该第一输入端点与该第二输入端点的该输入信号，产生预先定义的一组控制信号。

13.如权利要求11所述的显示面板驱动装置的控制信号产生装置，更包括一重置单元，以重置该控制信号产生器。

14.如权利要求12所述的显示面板驱动装置的控制信号产生装置，其中，该第一输入端点与该第二输入端点接收一第一种定义信号或是一第二种定义信号，该第二种定义信号产生该组控制信号。

15.如权利要求14所述的显示面板驱动装置的控制信号产生装置，其中，该组控制信号包括对应该第一种定义信号的第一组信号，以及增加的第二组信号。

16.如权利要求11所述的显示面板驱动装置的控制信号产生装置，其中，该控制信号产生器是内埋于该主电路单元的一源极驱动器中。

17.如权利要求11所述的显示面板驱动装置的控制信号产生装置，其中，该控制信号产生器内埋于该主电路单元的一栅极驱动器中。

Images