TWI412015B - 用於一液晶顯示器之閘極驅動器及驅動方法 - Google Patents

Description

用於一液晶顯示器之閘極驅動器及驅動方法

本發明係關於一種用於一液晶顯示器之閘極驅動器及其驅動方法，尤指一種可降低高壓電路區塊面積之閘極驅動器及驅動方法。

液晶顯示器(Liquid Crystal Display)具有外型輕薄、省電以及無輻射污染等特性，因此，已被廣泛地應用在平面電視、電腦系統、行動電話、個人數位助理等電子產品上。液晶顯示器的工作原理係藉由改變液晶分子的排列狀態，來控制液晶層的透光率，以產生不同強度的輸出光線，再搭配背光模組來達到顯示影像的效果。典型的液晶顯示器包含有液晶面板及驅動電路。其中，液晶面板包含有複數個畫素單元，用來顯示影像。驅動電路包含有時序控制器、閘極驅動器及源極驅動器等。閘極驅動器用來驅動液晶面板上各畫素單元的開關，以控制源極驅動器的資料寫入操作。源極驅動器用來提供需儲存在各畫素單元的電壓，以呈現所欲顯示的影像。時序控制器則提供相對應之控制訊號及資料訊號至閘極驅動器與源極驅動器，以控制整體影像顯示的流程。

一般來說，閘極驅動器主要係根據時序控制器所提供之控制訊號，產生相對應之閘極驅動訊號，進而控制液晶面板上各畫素單元的開關。舉例來說，請參考第1圖，第1圖為習知一閘極驅動器10之示意圖。閘極驅動器10包含一移位暫存器102、一邏輯控制單元104、一電位轉換器106及一輸出級108。移位暫存器102根據一同步起始訊號STV以及一時脈訊號CLK，依序產生掃描訊號Q1～Qn。邏輯控制單元104耦接於移位暫存器102，用來根據一輸出致能訊號OE及一全開指示訊號XON，產生邏輯控制訊號X1～Xn。其中，同步起始訊號STV、時脈訊號CLK、全開指示訊號XON以及輸出致能訊號OE係由一時序控制器所提供。全開指示訊號XON可用來消除影像殘影，其原理係於系統電源開啟或關閉時透過將每一掃瞄線上之電晶體導通，來解決殘影問題。此外，輸出致能訊號OE主要係用來在特定期間使閘極驅動器停止輸出訊號，以避免在正常應用時會同時有兩條掃描線輸出重疊的問題(導因於電阻電容效應所產生的傳遞延遲)，而在實際應用上可能會同時使用多組輸出致能訊號來進行調整處理。簡言之，在邏輯控制單元104中，可以根據相對應之控制訊號(例如輸出致能訊號OE、全開指示訊號XON)，來對顯示影像進行相關處理，以解決相關的影像顯示問題。電位轉換器106耦接於邏輯控制單元104，用來根據邏輯控制訊號X1～Xn、一閘極高電壓VGH及一閘極低電壓VGL，產生閘極驅動訊號G1’～Gn’，其中，閘極高電壓VGH及閘極低電壓VGL係由時序控制器所提供，而電位轉換器106之操作原理為熟悉此技術領域者所熟知，在此不另贅述。輸出級108耦接於電位轉換器106與掃描線S1～Sn(未繪於第1圖中)，用來輸出閘極驅動訊號G1～Gn至掃描線S1～Sn，以驅動相對應掃描線上之畫素單元。

為便於說明，假設閘極驅動器10之的輸出通道數為240，即n=240，則閘極驅動器10之相關訊號之時序圖即如第2圖所示。在此情況下，閘極驅動器10可提供相對應之閘極驅動訊號G1～G240，來控制耦接於掃描線S1～S240之畫素單元，而移位暫存器102則包含有移位暫存單元R1～R240。此外，假設在本例中，移位暫存器102採用單脈波(Single Start Pulse)驅動方式驅動，且採用時脈正緣觸發(Clock Rising Trigger)。因此，當移位暫存器102之第一級移位暫存單元R1接收到同步起始訊號STV後，移位暫存單元R1會於時脈訊號CLK的正緣處被觸發，而產生一掃描訊號Q1，並將所產生之掃描訊號Q1輸出至邏輯控制單元104。如此一來，透過邏輯控制單元104、電位轉換器106及輸出級108的處理，掃描訊號Q1(低壓訊號)將被轉換成足以驅動畫素單元的閘極驅動訊號G1(高壓訊號)，來驅動掃描線S1上之畫素單元。除此之外，於第一級移位暫存單元R1將掃描訊號Q1輸出至邏輯控制單元104的同時，亦會將掃描訊號Q1同步傳遞至下一級移位暫存單元R2。同理，當移位暫存單元R2接收到掃描訊號Q1後，會於時脈訊號CLK之正緣觸發產生一掃描訊號Q2，並將掃描訊號Q2輸出至邏輯控制單元104，使閘極驅動器10據以產生閘極驅動訊號G2。當然，掃描訊號Q2亦會傳遞至下一級移位暫存單元R3。依此類推，閘極驅動器10可依序產生閘極驅動訊號G1～G240。

閘極驅動器10屬於一對一的架構，也就是說，針對每一組的閘極驅動訊號，在移位暫存器102、邏輯控制單元104、電位轉換器106及輸出級108中皆有一組相對應的電路區塊來進行處理。在此情況下，閘極驅動器10亦適用於採用長脈波(Long Start Pulse)驅動方式或是採用雙脈波(Dual Start Pulse)驅動方式來驅動移位暫存器102的應用中。前述之雙脈波驅動方式係指同步起始訊號STV於一固定數量之時脈週期內連續觸發兩次脈波訊號。長脈波驅動係指同步起始訊號STV之脈波長度大於一固定數量之時脈週期，且閘極驅動器於每一固定數量之時脈週期內有連續兩個以上的通道輸出。請參考第3圖及第4圖，第3圖及第4圖分別為在閘極驅動器10中使用長脈波驅動方式及使用雙脈波驅動方式時相關訊號之時序圖。如第3圖所示，當液晶顯示器欲對所顯示之影像畫面進行畫面調整，例如畫面拉近(Zoom In)或拉遠(Zoom Out)之處理時，通常會利用長脈波驅動移位暫存器102的方式搭配多組輸出致能訊號(例如輸出致能訊號OE1～OE3)，來實現畫面調整功能。如第4圖所示，採用雙脈波驅動移位暫存器102的方式搭配多組(例如3組)輸出致能訊號的應用，可實現對畫素單元之薄膜電晶體預先充電的效果。換言之，如第1圖中之一對一架構的閘極驅動器10可全面支援採用單脈波、長脈波以及雙脈波驅動的方式進行相關訊號處理的應用。

然而，若採用如第1圖所示之閘極驅動器10的架構，在實際電路實現上雖不會遭遇過高的困難度。但是，囿於一對一的閘極驅動器架構，在每一組的輸出通道(掃描線)上，必須搭配一組低壓電路區塊(移位暫存器102與邏輯控制單元104)與一組高壓電路區塊(電位轉換器106及輸出級108)來產生相對應之閘極驅動訊號。換句話說，若以具有240個輸出通道之閘極驅動器10來看，即需要240組低壓電路區塊和相對應之240組高壓電路區塊。但是，在積體電路設計上，高壓電路元件所佔的電路面積遠大於低壓電路元件，因此，對於多輸出通道的閘極驅動器來說。閘極驅動器所需的電路面積將會完全為高壓電路區塊所限制，當然，若使用閘極驅動器10的架構，將無法避免大量高壓電路元件(例如電位轉換器106)的使用。因此，閘極驅動器10之面積通常都會非常大，且很難降低，如此一來將耗費極高的製造成本。

請參考第5圖，第5圖為一習知閘極驅動器50之示意圖。閘極驅動器50包含有一計數器502、一解碼器504、電位轉換器506A及506B、邏輯處理單元508、一輸出級510。計數器502根據一同步起始訊號STV以及一時脈訊號CLK，產生一計數值C，並傳送至解碼器504。解碼器504耦接於計數器502，用來根據計數值C、一輸出致能訊號OE以及一全開指示訊號XON，產生一高位元解碼訊號MSB及一低位元解碼訊號LSB。詳細來說，於計數器502同步起始訊號STV接收到後，計數器502根據時脈訊號CLK之致能而開始計數，並產生計數值C。在解碼器504中係將接收之計數值C分成M位元的高有效位元(Most Significant Bits)計數值C_M 以及L位元的低有效位元(Least Significant Bits)計數值C_L 。如此一來，解碼器504可據以產生相對應之高位元解碼訊號MSB及低位元解碼訊號LSB，並將之傳送至電位轉換器506A及506B進行電位轉換。電位轉換器506A及506B則分別耦接於解碼器504，並根據高位元解碼訊號MSB、低位元解碼訊號LSB、閘極高電壓VGH及閘極低電壓VGL，產生高位元驅動訊號MSB’及低位元驅動訊號LSB’。邏輯處理單元508耦接於電位轉換器506A及506B，用來對高位元驅動訊號MSB’及低位元驅動訊號LSB’進行邏輯運算，以產生閘極驅動訊號G1’～Gn’。輸出級510耦接於電位轉換器506A、506B與掃描線S1～Sn(未繪於第4圖中)，用來依序輸出閘極驅動訊號G1～Gn至掃描線S1～Sn，以驅動相對應掃描線上之畫素單元。

請參考第6圖，第6圖為第5圖之驅動閘極驅動器50相關訊號之時序圖。如第6圖所示，以具有240個輸出通道(n=240)之閘極驅動器50為例來說明，同時假設在此例中亦採用單脈波驅動方式驅動，並採用時脈正緣觸發。計數器402於接收同步起始訊號STV並於時脈訊號CLK之正緣被觸發，而開始計數，並根據時脈訊號CLK，產生8位元之計數值C至解碼器504。解碼器504根據計數值C，將其分成各4位元的高位元解碼訊號MSB及低位元解碼訊號LSB(M=4，L=4)，並分別經由電位轉換器506A與506B進行準位轉換而轉換成相對應之高壓訊號(高位元解碼訊號MSB’與低位元解碼訊號LSB’)，最後經由邏輯處理單元508與輸出級510，即可依序產生閘極驅動訊號G1～Gn至掃描線S1～Sn，以驅動相對應掃描線上之畫素單元。

相較於第1圖中之閘極驅動器10，以同具有240個輸出通道之情況而言，在低壓電路區塊方面，閘極驅動器50僅需一組8位元的計數器與解碼器，而不需使用240組移位暫存器，而在高壓電路區塊方面，則僅需31組的電位轉換器以及一組邏輯處理單元，雖多了邏輯處理單元電路區塊，整體上仍可減少三分之一的電路佈局面積，但是缺點是閘極驅動器50之架構若欲支援長脈波以及雙脈波驅動的應用，則必須於前端加入更複雜的邏輯控制機制。然而，如此一來，同樣會增加電路的面積且也會增加晶片設計錯誤的風險。

由上可知，上述之閘極驅動電路10雖架構簡單且可以廣為應用於各種顯示影像的調整處理程序，但是隨著目前液晶顯示器的尺寸日趨增大，所需輸出通道(掃描線)的數量也愈來愈多。在此情形下，使用閘極驅動電路10架構將顯得相當浪費電路面積及生產成本。閘極驅動電路50之架構雖可降低所需的面積，但是卻又無法支援其他應用來進行影像顯示的調整。簡言之，面對輸出通道數量的日益龐大，影像顯示要求的日益精良，元件體積更是趨於小型化，習知技術已經無法滿足目前液晶顯示器業界的需求。

本發明提供一種用於一液晶顯示器之閘極驅動器及驅動方法。

本發明揭露一種用於一液晶顯示器之閘極驅動器，包含有一第一移位暫存器，用來根據一同步起始訊號以及一時脈訊號，依序產生複數個第一掃描訊號；一致能控制單元，耦接於該第一移位暫存器，用來根據該複數個第一掃描訊號，產生一致能訊號；一第二移位暫存器，耦接於該致能控制單元，用來根據該同步起始訊號、該時脈訊號及該致能訊號，依序產生複數個第二掃描訊號；一電位轉換器，耦接於該邏輯控制單元，用來轉換該複數個第一掃描訊號以及該複數個第二掃描訊號之電壓準位，以產生複數個第一輸出訊號以及複數個第二輸出訊號；一邏輯處理單元，耦接於該電位轉換器，用來選擇性地對該複數個第一輸出訊號以及該複數個第二輸出訊號進行一邏輯運算程序，以產生複數個閘極驅動訊號；以及一輸出級，耦接於該邏輯處理單元與複數條掃描線，用來輸出該複數個閘極驅動訊號至相對應之該複數條掃描線。

本發明另揭露一種驅動方法，用於一液晶顯示器之閘極驅動器，包含有提供一同步起始訊號以及一時脈訊號；根據該同步起始訊號以及該時脈訊號，依序產生複數個第一掃描訊號；根據該複數個第一掃描訊號，產生一致能訊號；根據該同步起始訊號、該時脈訊號及該致能訊號，依序產生複數個第二掃描訊號；轉換該複數個第一掃描訊號以及該複數個第二掃描訊號之電壓準位，以產生複數個第一輸出訊號以及該複數個第二輸出訊號；選擇性地對複數個第一輸出訊號以及該複數個第二輸出訊號進行一邏輯運算程序，以產生複數個閘極驅動訊號；以及輸出該複數個閘極驅動訊號至相對應之該複數條掃描線。

請參考第7圖，第7圖為本發明實施例之一閘極驅動器70之示意圖。閘極驅動器70係用以驅動一液晶顯示器之液晶面板，其主要係根據一時序控制器所提供之一同步起始訊號STV及一時脈訊號CLK，產生閘極驅動訊號G1～Gn。詳細來說，閘極驅動器70包含有一第一移位暫存器702、一致能控制單元704、一第二移位暫存器706、一邏輯控制單元708、一電位轉換器710、一邏輯處理單元712以及一輸出級714。第一移位暫存器702用來根據同步起始訊號STV以及時脈訊號CLK，依序產生第一掃描訊號QL1～QLp。致能控制單元704耦接於第一移位暫存器702，用來根據第一掃描訊號QL1～QLp，產生一致能訊號EN。第二移位暫存器740耦接於致能控制單元704，用來根據同步起始訊號STV、時脈訊號CLK及致能訊號EN，依序產生第二掃描訊號QM1～QMq。邏輯控制單元708耦接於第一移位暫存器702、第二移位暫存器706，用來根據一輸出致能訊號OE與一全開指示訊號XON，將第一掃描訊號QL1～QLp轉換成第一邏輯控制訊號XL1～XLp以及將第二掃描訊號QM1～QMP轉換成第二邏輯控制訊號XM1～XMq，並傳送至電位轉換器710。電位轉換器710耦接於邏輯控制單元708，用來轉換第一邏輯控制訊號XL1～XLp之電壓準位，以產生第一輸出訊號XL1’～XLp’，並轉換第二邏輯控制訊號XM1～XMq之電壓準位，以產生第二輸出訊號XM1’～XMq’。邏輯處理單元712耦接於電位轉換器710，用來選擇性地對第一輸出訊號X’L1～X’Lp以及第二輸出訊號X’M1～X’Mq進行一邏輯運算程序，以產生閘極驅動訊號G1’～Gn’。輸出級714耦接於邏輯處理單元712與掃描線S1～Sn，用來輸出閘極驅動訊號G1～Gn至相對應之掃描線，以驅動該液晶顯示器之各畫素單元，進而實現影像顯示之目的。

第8圖及第9圖分別為第7圖中之第一移位暫存器702及第二移位暫存器706之示意圖。第一移位暫存器702包含有第一移位暫存單元L1～Lp，第二移位暫存器706包含有第二移位暫存單元M1～Mq。當時序控制器將同步起始訊號STV提供至閘極驅動器70時，會同步將之傳遞至第一移位暫存器702與第二移位暫存器706。因此，當第一移位暫存器702與第二移位暫存器706接收到同步起始訊號STV之後，便各自啟動相關的運作程序。

如第8圖所示，於第一移位暫存器702之第一級移位暫存單元L1接收到同步起始訊號STV後，第一移位暫存單元L1會依據時脈訊號CLK(假設於時脈訊號CLK之一正緣被觸發)，而產生一第一掃描訊號QL1。在此同時，第一移位暫存單元L1會將所產生之第一掃描訊號QL1輸出至邏輯控制單元708，並且亦同步傳遞第一掃描訊號QL1至下一級第一移位暫存單元L2中，以作為致能第一移位暫存單元L2所需之起始訊號。同理，對於第一移位暫存單元L2而言，當接收到第一掃描訊號QL1後，依據時脈訊號CLK而產生一第二掃描訊號QL2，依此類推，第一移位暫存單元L1～Lp依序產生第一掃描訊號QL1～QLp。要注意的是，在第一移位暫存器702中，第一移位暫存器Lp係耦接於移位暫存單元L1。因此，於第一移位暫存單元Lp產生第一掃描訊號QLp後，第一掃描訊號QLp會繼續被傳送至第一移位暫存單元L1，在此情況下，第一移位暫存單元L1依據時脈訊號CLK及第一掃描訊號QLp，而再一次產生第一掃描訊號QL1。換句話說，第一移位暫存器702將重複地產生第一掃描訊號QL1～QLp，以提供後續裝置的處理，而第一移位暫存單元L1在第一次循環週期時係依據同步起始訊號STV，產生第一掃描訊號QL1，於後續的循環週期中係依據第一移位暫存單元Lp所傳遞之第一掃描訊號QLp，產生第一掃描訊號QL1。至於前述第一移位暫存器702之重複產生掃描訊號的循環操作次數，則視閘極驅動器70之輸出通道數量而定。

如第9圖所示，於第二移位暫存器706之第一級移位暫存單元M1接收到同步起始訊號STV後，第二移位暫存單元M1會依據時脈訊號CLK，而產生一第二掃描訊號QM1。在此同時，第二移位暫存單元M1會將所產生之第二掃描訊號QM1輸出至邏輯控制單元708，並且亦同步傳遞第一掃描訊號QL1至下一級第一移位暫存單元M2中。不同於第一移位暫存器702的是，第二移位暫存器706之第一級移位暫存單元M1係於接收到同步起始訊號STV後，依據同步起始訊號STV，而產生第二掃描訊號QM1，而在後續的移位暫存單元M2～Mq中，會於接收到致能控制單元704所提供之致能訊號EN後，才致能下一級的第二移位暫存單元產生相對應之第二掃描訊號。也就是說，第二移位暫存單元M2會於接收到致能訊號EN後，再依據時脈訊號CLK，產生第二掃描訊號QM2。依此方式，依據同步起始訊號STV並透過致能控制單元704之控制，第二移位暫存單元M1～Mq將依序產生第二掃描訊號QM1～QMq。

另一方面，致能控制單元704係根據第一移位暫存器702產生掃描訊號的運作狀況，來產生致能訊號EN。舉例來說，致能控制單元704可以設定於第一移位暫存器702依序產生特定數量之第一掃描訊號時，產生致能訊號EN。例如，第二移位暫存單元M1會於接收到同步起始訊號STV後，據以產生第二掃描訊號QM1。在此之後，當第一移位暫存器702依序產生第一掃描訊號QL1～QL4時，致能控制單元704會產生致能訊號EN至第二移位暫存器706，以致能下一級之第二移位暫存單元(M2)產生相對應之第二掃描訊號QM2。接著，當第一移位暫存器702依序產生第一掃描訊號QL5～QL8後，致能控制單元704會再產生致能訊號EN至第二移位暫存器706，以致能下一級之第二移位暫存單元(M2)產生相對應之第二掃描訊號QM3。

進一步地，第一移位暫存器702所產生之第一掃描訊號QL1～QLp，於經過邏輯控制單元708之處理後，會繼續透過電位轉換器710的電壓準位轉換程序而被轉換成相對應的高壓訊號(第一輸出訊號XL1’～XLp’)。同理，第二移位暫存器706所產生之第二掃描訊號QM1~QMq亦被轉換成相對應的高壓訊號(第二輸出訊號XM1’~XMq’)。接著，邏輯處理單元712可選擇性地對第一輸出訊號XL1’~XLp’以及第二輸出訊號XM1’~XMq’進行邏輯運算程序，以產生閘極驅動訊號G1’~Gn’。舉例來說，邏輯處理單元712可將每一個第二輸出訊號與特定時脈週期中所產生的第一輸出訊號進行邏輯運算，再依據運算的結果，產生相對應閘極驅動訊號G1’~Gn’。

簡言之，本發明利用移位暫存器的概念，分成第一移位暫存器702與第二移位暫存器704，透過將對應於第一移位暫存器702與第二移位暫存器706所產生之訊號，進行邏輯運算，來產生相對應之閘極驅動訊號。在此情況下，於第一移位暫存器702與第二移位暫存器706中所使用到移位暫存器的數量將會遠小於閘極驅動器所需的輸出通道數量。因此，相較於傳統的閘極驅動器，在本發明之閘極驅動器70，大幅減少了移位暫存器的使用量，相對地，所需要的高壓電路元件數量(亦即電位轉換器710)亦大幅地降低。換言之，本發明能有效地節省電路面積與製造成本，更重要的是，本發明亦能適用於長脈波驅動及雙脈波驅動之應用中。如此一來，透過長脈波或雙脈波驅動方式搭配各種邏輯控制訊號，本發明之閘極驅動器70也可實現各式的影像調整功能。

此外，邏輯控制單元708主要係根據時序控制器所提供之相關控制訊號，例如全開指示訊號XON、輸出致能訊號OE等訊號，對各 移位暫存器所產生之訊號進行處理，以執行相關的影像顯示的調整功能。閘極驅動器70若不需執行相關的功能應用，在閘極驅動器70亦可將邏輯控制單元708省略而不致影整體的運作。

為了更清楚說明本發明之概念，以下假設閘極驅動器70具有240個輸出通道(n=240)，當然，若液晶顯示器所欲顯示之影像的解析度為640(水平解析度)×480(垂直解析度)個像素，則只要串接兩個具240個輸出通道之閘極驅動器70即可實現完成該影像顯示之閘極驅動控制。請參考第10圖至第12圖，第10圖為第7圖之閘極驅動器70之運作狀態示意圖，而第11圖及第12圖為閘極驅動器70使用單脈波驅動且具有240個輸出通道時之相關訊號及其時序之示意圖。假設在本實施例中第一移位暫存器702與第二移位暫存器706採用時脈正緣觸發，且第一移位暫存器702包含第一移位暫存單元L1~L16，第二移位暫存器706包含第二移位暫存單元M1~M30。當第一移位暫存器702之第一級移位暫存單元L1及第二移位暫存器706之第一級移位暫存單元M1接收到同步起始訊號STV之後，當第一移位暫存器702透過同步起始訊號STV觸發第一級移位暫存單元L1產生第一掃描訊號QL1後，便依照前述操作原理循序產生第一掃描訊號QL2~QL16，並重複循環地產生第一掃描訊號QL1~QL16。在第二移位暫存器706中，當第二移位暫存器706之第一級移位暫存單元M1接收到同步起始訊號STV之後，會依據時脈訊號CLK產生第二掃描訊號QM1，並等待致能訊號EN，直到接收到致能訊號EN後，繼續致能下一級的第二移位暫存單元，以產生相對應之第二掃描訊號，依循此方式，第二移位暫存單元M1～M30依序產生第二掃描訊號QM2～QM30。接著，邏輯控制單元708根據輸出致能訊號OE及全開指示訊號，分別將第一掃描訊號QL1～QL16及第二掃描訊號QM1～QM30轉換成第一邏輯控制訊號XL1～XL16及第二邏輯控制訊號XM1～XM30。經由電位轉換器710之電壓準位轉換程序，第一邏輯控制訊號XL1～XL16會被轉換成第一輸出訊號XL1’～XL16’，而第二邏輯控制訊號XM1～XM30則轉換成第二輸出訊號XM1’～XM30’。接著，邏輯處理單元712選擇性地對第一輸出訊號XL1’～X’L16’以及第二輸出訊號XM1’～XM30’進行邏輯運算，而產生相對應之閘極驅動訊號G1’～G240’。最後，經過輸出級714輸出閘極驅動訊號G1～G240來驅動液晶顯示器之各畫素單元，實現影像顯示之目的。

在第11圖與第12圖中係採用單脈波驅動方式驅動，並假設致能控制單元704於第一移位暫存器702每產生8個掃描訊號之後，會產生致能訊號EN，來致能下一級第二移位暫存單元產生相對應之第二掃描訊號。在第11圖中，L[1：16]及M[1：30]表示第一移位暫存器702及第二移位暫存器706所產生的掃描訊號，而表格中之阿拉伯數字則表示相對應之移位暫存器單元所產生的掃描訊號，例如L[1：16]中之數字8表示第一移位暫存單元L8所產生的第一掃描訊號QL8。閘極驅動訊號G表示最後經由輸出級714輸出至各掃掃描線之閘極驅動訊號G1～G240。由於第一輸出訊號XL1’～X’L16’係分別對應於第一掃描訊號QL1～QL16，第二輸出訊號XM1’～XM30’係分別對應於第二掃描訊號QM1～QM30，因此，邏輯處理單元712可以如第11圖所示之對應關係，自第一輸出訊號XL1’～XL16’及第二輸出訊號XM1’～XM30’中選擇出相對應之訊號進行邏輯運算，以產生閘極驅動訊號G1’～Gn’。舉例來說，如第11圖所示，閘極驅動訊號G1～G8對應於M[1]與L[1：8]，因此，在時脈週期T1內，邏輯處理單元712可根據對第二輸出訊號XM1’(對應於第二移位暫存器單元所產生的掃描訊號QM1)與第一輸出訊號XL1’～XL8’(對應於第一移位暫存器單元L1～L8所產生的掃描訊號QL1～QL8)進行邏輯運算之結果，產生閘極驅動訊號G1’～G8’。閘極驅動訊號G9～G16對應於M[2]與L[9：16]，因此，在時脈週期T2內，邏輯處理單元712可根據對第二輸出訊號XM2’(對應於第二移位暫存器單元所產生的掃描訊號QM1)與第一輸出訊號XL9’～XL16’(對應於第一移位暫存器單元L9～L16所產生的掃描訊號QL9～QL16)進行邏輯運算之結果，產生閘極驅動訊號G9’～G16’。依此類推，依序產生閘極驅動訊號G1’～G240’。此外，由第12圖可知，第一移位暫存器702會循環地產生第一掃描訊號QL1～QL16，且致能控制單元704會於每產生8個第一掃描訊號之後，產生致能訊號EN來致能下一級第二移位暫存單元，以產生下一個第二掃描訊號。當然，在第11圖與第12圖中係以使用16個第一移位暫存單元L1～L16及30個第二移位暫存單元M1～M30的情況下，安排邏輯處理單元712處理訊號時的對應方式之一，然此非為本發明之限制條件，在其他實施例中，亦可以用其他對應方式實現。此外，第一移位暫存器702之第一移位暫存單元與第二移位暫存器706之第二移位暫存單元的使用數量不拘，只要經過邏輯處理單元712之處理後，能產生符合所需之閘極驅動訊號數量即可。

由上述的說明可以了解到同為提供240個輸出通道的情況下，本發明之閘極驅動電路70在低壓電路區塊所佔的電路面積非常少(只需46組的移位暫存單元)，在高壓電路區塊所佔的電路面積也非常少(只需46組的電位轉換器電路區塊)，遠小於閘極驅動電路10中所需的數量。整體來說，相較於習知技術中的閘極驅動電路10，本發明的閘極驅動電路70大幅地降低所需要的高壓電路元件，例如電位轉換器電路區塊之數量從240組降低到46組，而能節省30%～40%的電路面積。相較於習知技術中的閘極驅動電路50，本發明的閘極驅動電路70所能縮小的電路面積的能力與其相近，但是閘極驅動電路70更可支援長脈波以及雙脈波驅動的應用，換言之，本發明的閘極驅動電路70更能適用於需具備影像顯示調整功能之應用中。

除此之外，本發明亦可應用於使用雙脈衝或長脈衝驅動方式之閘極驅動器。請參考第13圖至第16圖，第13圖及第14圖為閘極驅動器70使用長脈波驅動且具有240個輸出通道時相關訊號及其時序之示意圖，而第15圖及第16圖為閘極驅動器70使用雙脈波驅動且具有240個輸出通道時之相關訊號及其時序之示意圖。相較於第11圖與第12圖，在第13圖至第16圖中，主要僅有暫存器之驅動方式不同而其他的操作原理皆同，在此則不另詳述其操作過程。

要注意的是，閘極驅動器70係為本發明之一實施例，本領域具通常知識者當可據以做不同之變化。舉例來說，在本實施例中，移位暫存器係依據時脈訊號CLK的正緣而被觸發，然而，在其他實施例中，亦可以用其他方式實現，例如使用時脈訊號CLK的負緣(Falling Edge)或其他方式來觸發，此並非為本發明的限制。而前述第一移位暫存器702重複產生掃描訊號之循環操作的次數不拘於任何特定數量，只要邏輯處理單元712具備足夠之資訊來產生相對應之閘極驅動訊號提供至全部輸出通道即可。此外，前述邏輯處理單元712所運作之邏輯運算程序可以是一NAND邏輯運算、一NOR邏輯運算或其他之布林邏輯運算程序。

閘極驅動器70之運作方式可進一步歸納為一流程1700，如第17圖所示。請注意，以閘極驅動器70來實現驅動流程1700僅係一實施例，本發明之流程1700並不受限於閘極驅動器70。同時，若可達到相同的結果，不需限制於第17圖所示之流程1700中的步驟順序來進行，且亦可增加其他步驟或減少部分步驟。流程1700包含有下列步驟：

步驟1702：開始。

步驟1704：提供同步起始訊號STV以及時脈訊號CLK。

步驟1706：根據同步起始訊號STV以及時脈訊號CLK，循序產生第一掃描訊號QL1～QLp。

步驟1708：根據第一掃描訊號QL1～QLp，產生致能訊號EN。

步驟1710：根據同步起始訊號STV、時脈訊號CLK及致能訊號EN，循序產生第二掃描訊號QM1～QMq。

步驟1712：根據一控制訊號，將第一掃描訊號QL1～QLp轉換成第一邏輯控制訊號XL1～XLp以及將第二掃描訊號QM1～QMP轉換成第二邏輯控制訊號XM1～XMq。

步驟1714：轉換第一邏輯控制訊號XL1～XLp之電壓準位，以產生第一輸出訊號XL1’～XLp’，並轉換第二邏輯控制訊號XM1～XMq之電壓準位，以產生第二輸出訊號XM1’～XMq’。

步驟1716：選擇性地對第一輸出訊號XL1’～XLp’以及第二輸出訊號XM1’～XMq’進行一邏輯運算程序，以產生閘極驅動訊號G1’～Gn’。

步驟1718：輸出閘極驅動訊號G1～Gn至相對應之掃描線。

步驟1720：結束。

流程1700之詳細說明及相關變化等可參考前述說明，在此不再贅述。

綜上所述，本發明利用多階移位暫存器的概念，分成第一移位暫存器與第二移位暫存器，再透過相對之邏輯運算程序來產生相對應之閘極驅動訊號。在此情況下，本發明可大幅減少所需要的高壓電路元件數量，而能有效地節省電路面積與製造成本。更重要的是，本發明可全面支援採用單脈波、長脈波以及雙脈波驅動方式的情況，而能適用於更多需具備影像顯示調整功能之應用中。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、50、70．．．閘極驅動器

102．．．移位暫存器

104、708．．．邏輯控制單元

106、506A、506B、710．．．電位轉換器

108、510、714．．．輸出級

502．．．計數器

504．．．解碼器

508、712．．．邏輯處理單元

702．．．第一移位暫存器

704．．．致能控制單元

706．．．第二移位暫存器

C．．．計數值

CLK．．．時脈訊號

EN．．．致能訊號

G1’～Gn’、G1～Gn．．．閘極驅動訊號

L1～Lp．．．第一移位暫存單元

LSB．．．低位元解碼訊號

LSB’．．．低位元驅動訊號

M1～Mq．．．第二移位暫存單元

MSB．．．高位元解碼訊號

MSB’．．．高位元驅動訊號

OE、OE1～OE3．．．輸出致能訊號

Q1～Qn．．．掃描訊號

QL1～QLp．．．第一掃描訊號

QM1～QMq．．．第二掃描訊號

R1～R240．．．移位暫存單元

STV．．．同步起始訊號

T1～T30．．．時脈週期

VGH．．．閘極高電壓

VGL．．．閘極低電壓

X1～Xn．．．邏輯控制訊號

XL1～XLp．．．第一邏輯控制訊號

XL1’～XLp’．．．第一輸出訊號

XM1～XMq．．．第二邏輯控制訊號

XM1’～XMq’．．．第二輸出訊號

XON．．．全開指示訊號

第1圖為習知一閘極驅動器之示意圖。

第2圖為第1圖中之閘極驅動器之相關訊號之時序圖。

第3圖為於第1圖中之閘極驅動器使用長脈波驅動方式時之相關訊號之時序圖。

第4圖為於第1圖中之閘極驅動器使用雙脈波驅動方式時之相關訊號之時序圖。

第5圖為習知一閘極驅動器之另一示意圖。

第6圖為第5圖中之閘極驅動器之相關訊號之時序圖。

第7圖為本發明實施例之一閘極驅動器之示意圖。

第8圖為第7圖中之第一移位暫存器之示意圖。

第9圖第7圖中之及第二移位暫存器之示意圖。

第10圖為第7圖中之閘極驅動器之運作狀態示意圖。

第11圖及第12圖分別為第7圖中之閘極驅動器使用單脈波驅動且具有240個輸出通道時之相關訊號及其時序示意圖。

第13圖及第14圖分別為第7圖中之閘極驅動器使用長脈波驅動且具有240個輸出通道時之相關訊號及其時序示意圖。

第15圖及第16圖分別為第7圖中之閘極驅動器使用雙脈波驅動且具有240個輸出通道時之相關訊號及其時序示意圖。

第17圖為本發明實施例一流程之示意圖。

70．．．閘極驅動器

702．．．第一移位暫存器

704．．．致能控制單元

706．．．第二移位暫存器

708．．．邏輯控制單元

710．．．電位轉換器

712．．．邏輯處理單元

714．．．輸出級

CLK．．．時脈訊號

EN．．．致能訊號

G1～Gn、G1’～Gn’．．．閘極驅動訊號

OE．．．輸出致能訊號

QL1～QLp．．．第一掃描訊號

QM1～QMq．．．第二掃描訊號

STV．．．同步起始訊號

VGH．．．閘極高電壓

VGL．．．閘極低電壓

XL1～XLp．．．第一邏輯控制訊號

XL1’～XLp’．．．第一輸出訊號

XM1～XMq．．．第二邏輯控制訊號

XM1’～XMq’．．．第二輸出訊號

XON．．．全開指示訊號

Claims (18)

1. 一種用於一液晶顯示器之閘極驅動器，包含有：一第一移位暫存器，用來根據一同步起始訊號以及一時脈訊號，循序產生複數個第一掃描訊號；一致能控制單元，耦接於該第一移位暫存器，用來根據該複數個第一掃描訊號，產生一致能訊號；一第二移位暫存器，耦接於該致能控制單元，用來根據該同步起始訊號、該時脈訊號及該致能訊號，循序產生複數個第二掃描訊號；一電位轉換器，耦接於該邏輯控制單元，用來轉換該複數個第一掃描訊號以及該複數個第二掃描訊號之電壓準位，以產生複數個第一輸出訊號與複數個第二輸出訊號；一邏輯處理單元，耦接於該電位轉換器，用來選擇性地對該複數個第一輸出訊號以及該複數個第二輸出訊號進行一邏輯運算程序，以產生複數個閘極驅動訊號；以及一輸出級，耦接於該邏輯處理單元與複數條掃描線，用來輸出該複數個閘極驅動訊號至相對應之複數條掃描線。
2. 如請求項1所述之閘極驅動器，其中該第一移位暫存器包含有複數個第一移位暫存單元，且該第一移位暫存器中之最後級的第一移位暫存單元係耦接於第一級之第一移位暫存單元。
3. 如請求項2所述之閘極驅動器，其中於該第一移位暫存器中之最後級之第一移位暫存單元產生相對應之第一掃描訊號後，該相對應之第一掃描訊號會傳送至該第一級之第一移位暫存單元，以重新開始產生該複數個第一掃描訊號。
4. 如請求項1所述之閘極驅動器，其中該第二移位暫存器包含有複數個第二移位暫存單元，且第一級之第二移位暫存單元係根據該同步起始訊號及該時脈訊號，產生相對應之第二掃描訊號。
5. 如請求項4所述之閘極驅動器，其中該致能控制單元係於該第一移位暫存器產生一第一數量個第一掃描訊號時，產生該致能訊號至該第二移位暫存器，以致能下一級之第二移位暫存單元產生相對應之第二掃描訊號。
6. 如請求項1所述之閘極驅動器，其中該同步起始訊號以及該時脈訊號係由一時序控制器所提供。
7. 如請求項1所述之閘極驅動器，其中該複數個閘極驅動訊號係用來驅動該液晶顯示器之各掃描線上之畫素單元，以顯示影像資料。
8. 如請求項1所述之閘極驅動器，其另包含有：一邏輯控制單元，耦接於該第一移位暫存器、該第二移位暫存器與該電位轉換器之間，用來根據一控制訊號，將該複數個第一掃描訊號轉換成複數個第一邏輯控制訊號以及將該複數個第二掃描訊號轉換成複數個第二邏輯控制訊號，並傳送至該電位轉換器，使該電位轉換器轉換該複數個第一邏輯控制訊號以及該複數個第二邏輯控制訊號之電壓準位，以產生該複數個第一輸出訊號以及該複數個第二輸出訊號。
9. 如請求項8所述之閘極驅動器，其中該控制訊號包含有一輸出致能訊號或一全開指示訊號。
10. 如請求項8所述之閘極驅動器，其中該輸出致能訊號以及該全開指示訊號係由一時序控制器所提供。
11. 一種驅動方法，用於一液晶顯示器之閘極驅動器，包含有：提供一同步起始訊號以及一時脈訊號；根據該同步起始訊號以及該時脈訊號，循序產生複數個第一掃描訊號；根據該複數個第一掃描訊號，產生一致能訊號；根據該同步起始訊號、該時脈訊號及該致能訊號，循序產生複數個第二掃描訊號；轉換該複數個第一掃描訊號以及該複數個第二掃描訊號之電壓準位，以產生複數個第一輸出訊號以及該複數個第二輸出訊號；選擇性地對複數個第一輸出訊號以及該複數個第二輸出訊號進行一邏輯運算程序，以產生複數個閘極驅動訊號；以及輸出該複數個閘極驅動訊號至相對應之該複數條掃描線。
12. 如請求項11所述之驅動方法，其中根據該同步起始訊號以及該時脈訊號，依序產生該複數個第一掃描訊號之步驟另包含有於產生該複數個第一掃描訊號之後，再重新開始產生該複數個第一掃描訊號。
13. 如請求項11所述之驅動方法，其中根據該複數個第一掃描訊號，產生該致能訊號之步驟係於一第一數量個第一掃描訊號被產生時，產生該致能訊號。
14. 如請求項11所述之驅動方法，其中根據該同步起始訊號、該時脈訊號及該致能訊號，依序產生該複數個第二掃描訊號之步驟包含有：於接收到該同步起始訊號、該時脈訊號後，根據該同步起始訊號、該時脈訊號，產生一第二掃描訊號；以及於接收到致能訊號後，根據該時脈訊號及該致能訊號，依序產生其餘相對應之第二掃描訊號。
15. 如請求項11所述之驅動方法，其中該同步起始訊號以及該時脈訊號係由一時序控制器所提供。
16. 如請求項11所述之驅動方法，其另包含有：根據一控制訊號，將該複數個第一掃描訊號轉換成複數個第一邏輯控制訊號以及將該複數個第二掃描訊號轉換成複數個第二邏輯控制訊號；以及轉換該複數個第一邏輯控制訊號以及該複數個第二邏輯控制訊號之電壓準位，以產生該複數個第一輸出訊號以及該複數個第二輸出訊號。
17. 如請求項16所述之驅動方法，其中該控制訊號包含有一輸出致能訊號或一全開指示訊號。
18. 如請求項16所述之驅動方法，其中該輸出致能訊號以及該全開指示訊號係由一時序控制器所提供。