JP4213127B2

JP4213127B2 - ソースドライバ、ソースドライバアレー、ソースドライバアレーを備えたドライバ、およびドライバを備えた表示装置

Info

Publication number: JP4213127B2
Application number: JP2005043957A
Authority: JP
Inventors: 俊義周; 永佳 ▲登▼
Original assignee: 聯詠科技股▲ふん▼有限公司
Priority date: 2004-05-27
Filing date: 2005-02-21
Publication date: 2009-01-21
Anticipated expiration: 2025-02-21
Also published as: TW200539097A; JP2005338765A; KR100603736B1; US20050264546A1; TWI259432B; US7538752B2; KR20050113109A

Description

本発明は表示装置とその駆動回路に関し、より詳細には、本発明はソースドライバ、ソースドライバアレー、およびソースドライバアレーを備えた駆動回路と表示装置に関する。

液晶表示（ＬＣＤ）装置には軽量、薄型、コンパクト、低放射線、低消費電力などの特徴がある。これらの特徴のゆえにオフィスや家庭ではスペースが節約でき、また長時間見ていても目の疲れが少ないなどの利点がある。したがって、平面表示装置としては、ＬＣＤは従来のＣＲＴに取って替わり得る性能を有している。しかし、より高い解像度の画像が要求されるにしたがい、画像フレームあたりのデータサイズは必然的に増大する。したがって、平面表示装置を駆動するドライバの作動周波数もまた、増加することになる。

図１については、従来のＡＭＴＦＴ（アクティブマトリクス（ＡＭ）薄膜トランジスタ（ＴＦＴ））液晶表示装置（ＬＣＤ）１００の構成を概略的に示すブロック図である。このＬＣＤ１００はＴＦＴＬＣＤパネル１０１、複数のソースドライバよりなるソースドライバアレー１０２、複数のゲートドライバよりなるゲートドライバアレー１０３、電源部１０４、およびタイミングコントローラ１０５を備えている。タイミングコントローラ１０５はソースドライバアレー１０２の複数のソースドライバ、およびゲートドライバアレー１０３の複数のゲートドライバに作動クロック信号ＣＬＫ（図１参照）を供給する。同時に、タイミングコントローラ１０５はゲートドライバアレー１０３に垂直同期信号を出力し、ソースドライバアレー１０２およびゲートドライバアレー１０３に水平同期信号を出力する。以下の記述において、ソースドライバアレー１０２およびゲートドライバアレー１０３に対する制御信号はそれぞれ、図１のとおり、ソース制御信号、ゲート制御信号と呼ぶこととする。ＴＦＴＬＣＤパネル１０１に表示されるべき表示データはまずタイミングコントローラ１０５に入力され、このタイミングコントローラ１０５を経由して次にソースドライバアレー１０２に送信される。ソースドライバアレー１０２の複数のソースドライバはこの表示データを受信し、ここで表示データはデジタル／アナログコンバータにより、タイミングコントローラ１０５が出力する水平同期信号にしたがって変換される。その後、複数のソースドライバは画像表示のためグレーレベル電圧をＴＦＴＬＣＤパネル１０１にエクスポートする。

図２については、従来のアクティブマトリクスＴＦＴＬＣＤにおけるタイミングコントローラ２１０とソースドライバアレー２２０間の接続方法を概略的に示すブロック図である。このソースドライバアレー２２０はｎ個のソースドライバ（２２０１〜２２０ｎ）で構成されている。タイミングコントローラ２１０はソースドライバ２２０１〜２２０ｎのそれぞれと接続され、図２のとおり、スタートパルス信号ＤＩＯ１、作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤを各ソースドライバ２２０１〜２２０ｎにそれぞれ供給する。作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤは同一のバスにて送信され、各ソースドライバ２２０１〜２２０ｎはこれらの信号を受信すべく前記バスに接続されている。次いでスタートパルス信号ＤＩＯ１は１対１方式で接続され、作動クロック信号ＣＬＫにしたがってラッチされて、データ信号ＤＡＴＡを順次配信する際の制御信号として機能する。データラッチ部においてラインバッファが一杯の場合は、ソースドライバはスタートパルス信号ＤＩＯ２を出力し、作動中の次のソースドライバに供給する。この方式によるデータを直列シーケンスで使用することにより、画像の拡大が可能となる。

図３はアクティブマトリクスＴＦＴＬＣＤの従来のソースドライバアレーの構成を概略的に示すブロック図である。このソースドライバ３００はシフトレジスタ３１０、データラッチ部３３０に接続されたサンプリングレジスタ３２０、ホールドレジスタ３４０、レベルシフト３５０、デジタル／アナログコンバータ（ＤＡＣ）３６０および出力バッファ３７０を備えている。ＤＡＣ３６０はガンマ電圧発生回路３８０に接続されている。

シフトレジスタ３１０は外部から入力されたスタートパルス信号ＤＩＯ１を受信する。スタートパルス信号ＤＩＯ１はラッチされて、データを順次配信するための制御信号として働く。表示データ信号ＤＡＴＡは次いでデータラッチ部３３０とデータバスを介してサンプリングレジスタ３２０へ送信される。ホールドレジスタ３４０もまた、水平ラッチ信号（ＬＤ）を受信する。レベルシフト部３５０が表示データ信号の電圧を調整した後、同信号はＤＡＣ３６０へ送信される。ガンマ電圧発生回路３８０には外部からガンマ電圧が入力され、それに応じてＤＡＣ３６０に出力をエクスポートし、この出力がアナログ信号を調整する基準となる。調整された表示データ信号は出力バッファ３７０を介してＴＦＴＬＣＤパネルへと送信される。

しかしながら、この方法においては、受信端末におけるスタートパルス信号ＤＩＯ１と作動クロック信号ＣＬＫとの経路が異なることが大きな問題である。このためスタートパルス信号のラッチエラーが起こりやすく、したがって最高作動周波数が制限されてしまう。現行の方法ではせいぜい１００ＭＨｚ程度までしか実現できない。

図４については、アクティブマトリクスＴＦＴＬＣＤの従来のソースドライバのタイミングシーケンスを概略的に示したタイミングチャートである。図４のとおり、Ｔ１時点において、ソースドライバは水平ラッチ信号（ＬＤ）を受信する。Ｔ２時点では、ソースドライバはスタートパルス信号ＤＩＯ１を受信し、作動クロック信号ＣＬＫにしたがってラッチをおこない、データを順次配信する制御信号とする。データラッチ部のラインバッファが一杯になると、ソースドライバは例えばＴ３時点において、次のソースドライバが使用するべくスタートパルス信号ＤＩＯ２を送信する。このような逐次的送信はひとつの水平ラインの表示データが完全にラッチされるまで続けられる。このとき、タイミングコントローラはラインバッファのデータをデジタルからアナログに変換するため水平ラッチ信号ＬＤを出力し、次いでグレーレベル電圧がＴＦＴＬＣＤパネルにエクスポートされる。

本発明は、スタートパルス信号が改良されたソースドライバ、ソースドライバアレー、前記ソースドライバアレーを備えた駆動回路、および前記駆動回路を備えた表示装置を提供することを目的とする。これにより、スタートパルス信号に起因する、パネル表示ドライバの最高作動周波数が制限されるというこれまでの問題が解決される。また、例えばバスを二つ備えた構成とするなど、従来の方式のまま作動周波数を上げるのに要する余分なコストが削減できる。

上記の目的のため、本発明は、表示装置の表示パネルの駆動に好適に使用されるソースドライバを提供する。このソースドライバは、タイミングコントローラからの表示タイミング情報を受信するものである。ソースドライバは、ポジションコード信号を受信するのに使用するスタートパルス生成回路を有し、ポジションコード信号に基づいてスタートパルス信号を生成し、これを表示タイミング情報中の表示データ信号のデータ配信を制御する信号として機能させる。

このようなソースドライバにおいて、ある実施の形態では、ソースドライバが受信したポジションコード信号が表示タイミング情報中の表示データ信号のデータ配信を制御する信号として使用される場合、ソースドライバ符号化信号（ＰＯＳ）が生成され、表示タイミング情報の受信を開始する際にこれが表示データ信号の基準として使用される。

このようなソースドライバにおいて、ある実施の形態では、ソースドライバ符号化信号（ＰＯＳ）がソースドライバアレー中のｘ番目のソースドライバに対するものである場合、このソースドライバ符号化信号（ＰＯＳ）は（ｘ−１）＊ｋの値を持つ。そして、カウントした値がソースドライバ符号化信号（ＰＯＳ）と同じとなった後、表示タイミングデータ中の表示データ信号の受信を開始する。また、ｋはソースドライバがラッチすべきデータの数として定義される。ソースドライバがラッチすべきデータの数とは、ソースドライバの出力チャネルの数を指す。

このようなソースドライバにおいて、ある実施の形態では、表示タイミングデータ中の表示データ信号の水平ラインデータがすべてラッチされた後、タイミングコントローラは水平ラッチ信号ＬＤを出力し、それにより水平ラインデータをデジタルからアナログに変換し、そのデータを表示装置の表示パネルにエクスポートする。

このようなソースドライバにおいて、ある実施の形態では、スタートパルス生成回路はスタートコード検出回路、同期カウンタ、復号回路、およびデジタルコンパレータを備えている。スタートコード検出回路はタイミングコントローラから送信される表示タイミングデータを受信し、その表示タイミングデータに水平ラッチ信号が含まれているか否かを検出するのに使用される。水平ラッチ信号が検出されると、さらに、表示タイミングデータの表示データ信号にスタートコードが含まれているか否かを検出し、その結果に応じて許可信号を生成する。同期カウンタはスタートコード検出回路に接続されており、許可信号、水平ラッチ信号、および作動クロック信号を受信するが、このうち水平ラッチ信号は同期カウンタを０にリセットし、同期カウンタは許可信号にしたがってカウントを再開する。復号回路はポジションコード信号の受信に用いられ、それにしたがってソースドライバ符号化信号（ＰＯＳ）を生成する。デジタルコンパレータは同期カウンタと復号回路とに接続されており、ソースドライバ符号化信号（ＰＯＳ）の値と同期カウンタの値とを比較する。カウントの値が同一であれば、表示タイミングデータの表示データ信号の受信が開始される。

本発明は、表示装置の表示パネルに好適に使用されるソースドライバアレーを提供する。このソースドライバアレーは複数のソースドライバで構成されており、複数のソースドライバのそれぞれはタイミングコントローラに接続されていて表示タイミングデータを受信するようになっている。複数のソースドライバはそれぞれ対応するポジションコード信号を受信するが、このとき個々のソースドライバに対応するポジションコード信号は、ソースドライバアレーの複数のソースドライバの駆動シーケンスにしたがって決定される。このポジションコード信号にしたがい、表示タイミングデータ中の表示データ信号のデータ配信を制御するための信号が表示パネルに送信される。

本発明は、タイミングコントローラとソースドライバアレーを有する、表示装置の表示パネルに好適に使用される駆動回路を提供する。ソースドライバアレーは複数のソースドライバで構成されている。タイミングコントローラは複数のソースドライバのそれぞれに接続されていて、表示タイミングデータを個々のソースドライバに供給する。ソースドライバはそれぞれ対応するポジションコード信号を受信する。個々のソースドライバに対応するポジションコード信号は、ソースドライバアレーの複数のソースドライバの駆動シーケンスにしたがって決定される。このポジションコード信号にしたがい、表示タイミングデータ中の表示データ信号のデータ配信を制御するための信号が表示パネルに送信される。

上記のソースドライバアレーにおいて、スタートパルス生成回路を有する個々のソースドライバは、ポジションコード信号を受信し、それにしたがいスタートパルス信号を生成するのに用いられ、これは表示タイミングデータ中の表示データ信号のデータ配信を制御するための信号として使用される。

本発明は、表示パネルと駆動回路を有する表示装置を提供する。この駆動回路はタイミングコントローラとソースドライバアレーを備えている。ソースドライバアレーは複数のソースドライバで構成されている。タイミングコントローラは複数のソースドライバのそれぞれに接続されていて、表示タイミング情報を個々のソースドライバに供給する。ソースドライバはそれぞれ対応するポジションコード信号を受信する。個々のソースドライバに対応するポジションコード信号は、ソースドライバアレーの複数のソースドライバの駆動シーケンスにしたがって決定される。このポジションコード信号にしたがい、表示タイミングデータ中の表示データ信号のデータ配信を制御するための信号が表示パネルに送信される。

上記の表示装置はアクティブドライブ表示装置である。実施の形態においては、表示装置はアモルファスシリコンＴＦＴＬＣＤ装置、低温ポリシリコンＴＦＴＬＣＤ装置、シリコン液晶（ＬｃｏＳ）表示装置、あるいは有機発光ダイオード（ＯＬＥＤ）表示装置であってもよい。

本発明による表示装置の駆動回路は、パネル表示装置の従来の駆動回路にみられる、スタートパルス信号ＤＩＯ１と作動クロック信号ＣＬＫとの経路が異なるために最高作動周波数が制限されるという問題を解決するものである。本発明は、次のような利点を提供する。まず、本発明による表示装置の駆動回路は、従来の駆動回路と比較して相対的に高い作動周波数を実現できる。しかも、本発明の駆動回路は、スタートパルス信号ＤＩＯ１の入力が不要である。それに代わり、データラッチのシーケンスにしたがい、個々のソースドライバに特定のポジションコード信号Ｐが割り当てられる。これによって、より優れた構成のスタートパルス信号が提供され、そのためパネル表示装置においてスタートパルス信号により最高作動周波数が制限されるというこれまでの問題が効果的に解決される。また、従来の方式において作動周波数を上げるために構成を追加するのに要する製造コストも、効果的に削減できる。

本発明は、スタートパルス信号によってパネル表示ドライバの最高作動周波数が制限されるというこれまでの問題を解決するべく、スタートパルス信号の構成を改良するものである。さらには、従来の方式において作動周波数を上げるための構成に要するコストを削減するものである。

記述の明確化のため、ＡＭＴＦＴＬＣＤを例にとって、ＬＣＤ装置について説明する。ただし、本発明が表示装置の駆動回路に関するものであり、したがってアモルファスシリコンＴＦＴＬＣＤ装置、低温ポリシリコンＴＦＴＬＣＤ装置、シリコン液晶（ＬｃｏＳ）表示装置、あるいは有機発光ダイオード（ＯＬＥＤ）表示装置にも応用可能であることは、当業者にとっては明白である。

図５は、本発明の実施の形態による、アクティブマトリクスＴＦＴＬＣＤにおけるタイミングコントローラ５１０とソースドライバアレー５２０間の接続方法を概略的に示すブロック図である。このソースドライバアレー５２０はｎ個のソースドライバ（図中５２０１〜５２０ｎ）で構成されている。タイミングコントローラ５１０はソースドライバ５２０１〜５２０ｎのそれぞれと接続され、作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ（サイズは例えばＰビットとする）、および水平ラッチ信号ＬＤを各ソースドライバ５２０１〜５２０ｎにそれぞれ供給する。作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤは同じバス内にあり、各ソースドライバ５２０１〜５２０ｎはこれらの信号を受信すべくバスと接続されている。ひとつの実施の形態において、作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤは差動電圧信号、あるいはトランジスタ／トランジスタロジック（ＴＴＬ）電圧信号としてもよい。各ソースドライバ５２０１〜５２０ｎは、ＬＣＤパネルにエクスポートする複数の出力チャネルを備えている。

図３の従来の構成に対し、本実施の形態の異なる点として、タイミングコントローラ５１０がソースドライバ５２０１〜５２０ｎのそれぞれに、作動クロック信号ＣＬＫ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤのみをエクスポートし、スタートパルス信号ＤＩＯ１はエクスポートしないことが挙げられる。各ソースドライバ５２０１〜５２０ｎもまた、次のソースドライバが使用するスタートパルス信号ＤＩＯ２をエクスポートする必要はない。加えて、図３の従来の構成に対し本実施の形態の異なる点としてｍビットのポジションコード信号Ｐをさらに入力する点が挙げられる。

ポジションコード信号Ｐのビット数は、ソースドライバ５２０１〜５２０ｎの、定めておくべき実際の番号にしたがって決定される。本実施の形態においては、ソースドライバの必要な数はｎ個であるので、ポジションコード信号Ｐのビット数は、ｎを二進法で表した数以上でなければならない。ソースドライバ５２０１〜５２０ｎのそれぞれが受信するポジションコード信号Ｐは、ソースドライバアレー内に配置されたソースドライバの配列順序により決定され、ｍビットで表される。受信されたポジションコード信号Ｐはソースドライバ５２０１においては、図のとおり十進法の０である。ソースドライバ５２０２においては、受信されたポジションコード信号Ｐは十進法の１である。ソースドライバの配列順序にしたがい、このように左から右に向かって適用される。すなわち、ソースドライバ５２０ｎにおいて、受信されたポジションコード信号Ｐは十進法のｎ−１となる。ただし、上記のポジションコード信号Ｐの方式は本発明の一例に過ぎない。

別の方式では、ソースドライバアレー５２０内で駆動される各ソースドライバ５２０１〜５２０ｎの特定の配列順序にしたがってポジションコード信号Ｐを決定してもよい。このような特徴は、ソースドライバを逐次的に配列し、また前のソースドライバから次のソースドライバへとスタートパルス信号ＤＩＯを送信する従来の方法では実現できなかった利点である。しかしながら本発明で言う、ソースドライバアレー内の例えばｎ個のソースドライバの特定の配列順序では、まず奇数番号のソースドライバばかりを駆動し、次いで偶数番号のソースドライバばかりを駆動するようなことも可能である。これは本実施の形態において可能な方式の一例である。

図６については、本発明の実施の形態による、タイミングコントローラ５１０、ソースドライバアレー５２０およびＬＣＤ表示装置５３０を備えたＡＭＴＦＴＬＣＤ６００の構成を概略的に示すブロック図である。このソースドライバアレー５２０はｎ個のソースドライバ５２０１〜５２０ｎで構成されている。本発明によるソースドライバの実施の形態としては、ソースドライバアレー５２０内のソースドライバ５２０１のみについて説明する。他のソースドライバ５２０２〜５２０ｎも同様の構成とする。

このソースドライバ５２０１はシフトレジスタ６１０、データラッチ部６３０に接続されたサンプリングレジスタ６２０、ホールドレジスタ６４０、レベルシフト６５０、デジタル／アナログコンバータ（ＤＡＣ）６６０、出力バッファ６７０およびスタートパルス生成回路６９０を備えている。ＤＡＣ６６０はガンマ電圧発生回路６８０に接続されている。

シフトレジスタ６１０はスタートパルス生成回路６９０により生成されたスタートパルス信号ＤＩＯを受信し、それによりスタートパルス信号ＤＩＯ１をラッチして、データを順次配信するための制御信号として用いる。表示データ信号ＤＡＴＡはデータラッチ部６３０とデータバスを介してサンプリングレジスタ６２０へ送信され、さらにホールドレジスタ６４０へと送信される。ホールドレジスタ６４０もまた、水平ラッチ信号（ＬＤ）を受信する。レベルシフト部６５０が表示データ信号の電圧を調整した後、同信号はＤＡＣ６６０へ送信される。ガンマ電圧発生回路６８０には外部からガンマ電圧が入力され、その電圧はＤＡＣ６６０に送信されて、アナログ信号を調整する基準となる。その後、調整された表示データ信号は出力バッファ６７０を介してＴＦＴＬＣＤパネル５３０へと送信される。

図７については、本発明の実施の形態による、ソースドライバのスタートパルス生成回路を概略的に示す回路ブロック図である。スタートパルス生成回路７００は、例えば、スタートパルス生成回路はスタートコード検出回路７１０、同期カウンタ７２０、デジタルコンパレータ７３０および復号回路７４０を備えている。スタートコード検出回路７１０はタイミングコントローラ５１０から送信される表示タイミングデータ、表示データ信号ＤＡＴＡ、および水平ラッチ信号ＬＤを受信する。これらの信号に基づいて許可信号ＥＮが生成され、スタートコード検出回路７１０に接続されている同期カウンタ７２０に送信され、これにより同期カウンタはカウントを開始する。同期カウンタ７２０はまた水平ラッチ信号ＬＤおよび作動クロック信号ＣＬＫを受信する。

スタートコード検出回路７１０と同期カウンタ７２０とは、例えば、次のように作動する。スタートの際、スタートコード検出回路７１０は水平ラッチ信号ＬＤを受信した後、表示データ信号ＤＡＴＡ中にスタートコード（Ｓ＿コード）が含まれているか否か検出を開始し、またＬＤ信号も同時に同期カウンタを０にリセットする。スタートコード検出回路７１０は、表示データ信号ＤＡＴＡ中にスタートコード（Ｓ＿コード）が含まれていることを検出すると、それにしたがい許可信号ＥＮを生成し、これによって同期カウンタ７２０はカウントを再開する。本実施の形態においては、同期カウンタ７２０は立ち上がりエッジによって起動させることができる。ただし、立ち下がりエッジに起動させることも可能であることは、当業者には当然理解されるところである。同期カウンタ７２０によるカウントの結果ＣＮＴはデジタルコンパレータ７３０に送信される。

復号回路７４０は複数のビット数、例えばｍビットのポジションコード信号Ｐを受信し、それに応じてソースドライバ符号化信号（ＰＯＳ）を生成し、さらにこれがデジタルコンパレータ７３０に送信される。ソースドライバアレーは、図６のｎ個のソースドライバ５２０１〜５２０ｎを有するソースドライバアレー５２０のように複数のソースドライバを備えているので、ポジションコード信号Ｐはソースドライバアレー中の個々のソースドライバの位置によって決定される。例えば、ソースドライバアレーの第一のソースドライバに対しては、ポジションコード信号Ｐは十進法の０と設定される。ポジションコード信号Ｐはソースドライバの配列順序に応じて、一つ一つのソースドライバに対し定義される。もちろん、別の実施の形態にて述べたとおり、ポジションコード信号Ｐの値は特定の配列順序によって変更可能である。

明確な説明のため第一のソースドライバと、０と定義されたポジションコード信号Ｐとを例に取ると、受信されたポジションコード信号Ｐが０であると、０を伴ったソースドライバ符号化信号（ＰＯＳ）がデジタルコンパレータ７３０に送信される。その後、同期カウンタ７２０によるカウントの結果ＣＮＴが０であると、スタートパルス信号ＤＩＯ１がシフトレジスタに出力される。そして例として第二のソースドライバと、１と定義されたポジションコード信号Ｐ、およびｋであるソースドライバ符号化信号（ＰＯＳ）に関しては、同期カウンタ７２０によるカウントの結果ＣＮＴがｋであると、スタートパルス信号ＤＩＯがシフトレジスタに出力される。同じ原則にしたがい、ｘ番目のソースドライバ、ｘ−１と定義されたポジションコード信号Ｐに対してはソースドライバ符号化信号（ＰＯＳ）は（ｘ−１）＊ｋとなり、これは（ｘ−１）にｋを乗じた値である。同期カウンタ７２０によるカウントの結果ＣＮＴが（ｘ−１）＊ｋであると、スタートパルス信号ＤＩＯがシフトレジスタに出力される。ここで、ｋとはひとつのソースドライバがラッチすべきデータ数であると定義でき、それはまた、各ソースドライバの出力チャネルの数であるとも言うことができる。水平ラインのデータが完全にラッチされると、このときタイミングコントローラ５１０は水平ラッチ信号ＬＤを出力する。例えばラインバッファ中のデータがデジタルからアナログに変換されると、グレーレベル電圧がＬＣＤパネルにエクスポートされる。

図８については、図７のスタートパルス生成回路の信号を概略的に示したタイミングチャートである。作動が開始すると、スタートコード検出回路７１０はＴ０時点において水平ラッチ信号ＬＤを受信し、表示データ信号ＤＡＴＡ中にスタートコード（Ｓ＿コード）が含まれているか否か検出を開始し、またＬＤ信号も同時に同期カウンタを０にリセットする。スタートコード（Ｓ＿コード）は表示装置の特性に応じてさまざまな設定が可能であるが、通常は水平ラッチ信号ＬＤが数クロックサイクル作動した後に出力される。

スタートコード検出回路７１０が図８のとおりＴ１時点にて表示データ信号ＤＡＴＡ中にスタートコード（Ｓ＿コード）を検出すると、スタートコード検出回路７１０はこれにしたがって許可信号ＥＮを生成し、それにより同期カウンタ７２０はカウントを開始し、ここにおいて許可信号ＥＮは低ロジックレベルから高ロジックレベルに移行する。本実施の形態においては、同期カウンタ７２０は立ち上がりエッジによって起動するタイプのものである。しかし、同期カウンタ７２０が立ち下がりエッジによって起動するタイプのものであれば、許可信号ＥＮは、表示データ信号ＤＡＴＡのスタートコード（Ｓ＿コード）が検出された後高ロジックレベルから低ロジックレベルに移行したときに、同期カウンタを起動させることができる。

同期カウンタ７２０によるカウントの結果ＣＮＴはデジタルコンパレータ７３０に送信される。ポジションコード信号Ｐが０と定義された第一のソースドライバを例に取って説明する。ポジションコード信号Ｐが０であるので、０を伴ったソースドライバ符号化信号（ＰＯＳ）がデジタルコンパレータ７３０に送信される。その後、同期カウンタ７２０によるカウントの結果ＣＮＴが０であると、スタートパルス信号ＤＩＯ（１）が第一のソースドライバのシフトレジスタに出力される。そして例としてポジションコード信号Ｐが１と定義された第二のソースドライバに関しては、ソースドライバ符号化信号（ＰＯＳ）はｋとなる。図８のＴ２時点のとおり同期カウンタ７２０によるカウントの結果ＣＮＴがｋであると、スタートパルス信号ＤＩＯ（２）が第二のソースドライバのシフトレジスタに出力される。Ｔ３時点においては、スタートパルス信号ＤＩＯ（３）が第三のソースドライバのシフトレジスタに出力される。同じ原則にしたがい、ｘ番目のソースドライバ、ｘ−１と定義されたポジションコード信号Ｐに対してはソースドライバ符号化信号（ＰＯＳ）は（ｘ−１）＊ｋとなり、これは（ｘ−１）にｋを乗じた値である。同期カウンタ７２０によるカウントの結果ＣＮＴが（ｘ−１）＊ｋであると、スタートパルス信号ＤＩＯがシフトレジスタに出力される。ここで、ｋとはひとつのソースドライバがラッチすべきデータ数であると定義でき、それはまた、各ソースドライバの出力チャネルの数であるとも言うことができる。水平ラインのデータが完全にラッチされると、このときタイミングコントローラ５１０は水平ラッチ信号ＬＤを出力する。例えばラインバッファ中のデータがデジタルからアナログに変換されると、グレーレベル電圧がＬＣＤパネルにエクスポートされる。

本発明を好適な実施の形態を例示的に用いて説明したが、本発明の範囲はこれら開示された実施の形態に限定されるものではない。むしろ、さまざまな修正や類似の構成をも含むものである。したがって、請求項の範囲は、かかる修正や類似の構成を包含するよう、可能な限り広義に解釈されるべきものである。

添付の図面は本発明をより良く理解するためのものであり、本明細書に組み込まれその一部をなすものである。図面は本発明の実施の形態を図示するものであり、その説明とともに本発明の趣旨を明確にするものである。

従来のＡＭＴＦＴ（アクティブマトリクス薄膜トランジスタ）ＬＣＤ装置の構成を概略的に示すブロック図である。従来のアクティブマトリクスＴＦＴＬＣＤにおけるタイミングコントローラとソースドライバアレー間の接続方法を概略的に示すブロック図である。アクティブマトリクス薄膜トランジスタＬＣＤ装置の従来のソースドライバの構成を概略的に示すブロック図である。アクティブマトリクスＴＦＴＬＣＤの従来のソースドライバのタイミングシーケンスを概略的に示したタイミングチャートである。本発明の実施の形態による、アクティブマトリクスＴＦＴＬＣＤにおけるタイミングコントローラとソースドライバアレー間の接続方法を概略的に示すブロック図である。本発明の実施の形態による、タイミングコントローラ、ソースドライバアレーおよびＬＣＤ表示装置を備えたＡＭＴＦＴＬＣＤの構成を概略的に示すブロック図である。本発明の実施の形態による、ソースドライバのスタートパルス生成回路を概略的に示す回路ブロック図である。図７のスタートパルス生成回路の信号を概略的に示したタイミングチャートである。

Claims

タイミングコントローラと、
ソースドライバアレーとを備え、
前記ソースドライバアレーは複数のソースドライバを有し、
前記タイミングコントローラは個々のソースドライバに接続されて表示タイミングデータを個々のソースドライバに供給し、
前記ソースドライバアレーの個々のソースドライバの駆動順序を示す数値として定義されたポジションコード信号を、該駆動順序に対応する個々のソースドライバが受信し、
前記ポジションコード信号は、表示タイミングデータ中の表示データ信号のデータ配信を制御する信号の基準として用いられ、表示パネルに送信されることを特徴とする、表示装置の表示パネルを駆動する駆動回路。
前記表示タイミングデータは作動クロック信号、水平ラッチ信号、および表示データ信号を含むことを特徴とする、請求項１に記載の駆動回路。
前記作動クロック信号、水平ラッチ信号、および表示データ信号は差動電圧信号であることを特徴とする、請求項２に記載の駆動回路。
前記作動クロック信号、水平ラッチ信号、および表示データ信号はトランジスタ／トランジスタロジック（ＴＴＬ）電圧信号であることを特徴とする、請求項２に記載の駆動回路。
前記ポジションコード信号は複数のビット数を有し、前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数により決定されることを特徴とする、請求項１に記載の駆動回路。
前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数を二進法で表したビット数と同一またはそれより大きいことを特徴とする、請求項１に記載の駆動回路。
前記個々のソースドライバは、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられるスタートパルス信号を生成するため、前記ポジションコード信号を基準として受信するためのスタートパルス生成回路を有することを特徴とする、請求項１に記載の駆動回路。
前記スタートパルス生成回路はまた、前記スタートパルス信号を生成するため前記表示タイミングデータを受信することを特徴とする、請求項７に記載の駆動回路。
前記ソースドライバアレーの複数のソースドライバが受信した前記ポジションコード信号が、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられる場合、ソースドライバ符号化信号（ＰＯＳ）が前記表示タイミングデータ中の表示データ信号の受信を開始する基準として生成されることを特徴とする、請求項１に記載の駆動回路。
前記ソースドライバアレーのｘ番目のソースドライバに対する前記ソースドライバ符号化信号（ＰＯＳ）に関し、前記ソースドライバ符号化信号（ＰＯＳ）の値は（ｘ−１）＊ｋであり、かつカウント値による制御、すなわちカウントをおこなうカウント装置の制御によって、
カウント値が前記ソースドライバ符号化信号（ＰＯＳ）の値と同一となった後、対応するソースドライバが前記表示タイミングデータ中の表示データ信号の受信を開始し、ここでｋは個々のソースドライバがラッチすべきデータ数であることを特徴とする、請求項９に記載の駆動回路。
前記表示タイミングデータ中の表示データ信号のひとつの水平ラインのデータが完全にラッチされた後、前記タイミングコントローラは、前記水平ラインのデータがデジタル・アナログ変換されさらに表示パネルへ送信されるよう、水平ラッチ信号を出力することを特徴とする、請求項９に記載の駆動回路。
ソースドライバアレーは複数のソースドライバを有し、
個々のソースドライバは表示タイミングデータを受信するためタイミングコントローラに接続され、
前記ソースドライバアレーの個々のソースドライバの駆動順序を示す数値として定義されたポジションコード信号を、該駆動順序に対応する個々のソースドライバが受信し、
前記ポジションコード信号は、表示タイミングデータ中の表示データ信号のデータ配信を制御する信号の基準として用いられ、表示パネルに送信されることを特徴とする、表示装置の表示パネルを駆動するソースドライバアレー。
前記表示タイミングデータは作動クロック信号、水平ラッチ信号、および表示データ信号を含むことを特徴とする、請求項１２に記載のソースドライバアレー。
前記作動クロック信号、水平ラッチ信号、および表示データ信号は差動電圧信号であることを特徴とする、請求項１３に記載のソースドライバアレー。
前記作動クロック信号、水平ラッチ信号、および表示データ信号はトランジスタ／トランジスタロジック（ＴＴＬ）電圧信号であることを特徴とする、請求項１３に記載のソースドライバアレー。
前記ポジションコード信号は複数のビット数を有し、前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数により決定されることを特徴とする、請求項１２に記載のソースドライバアレー。
前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数を二進法で表したビット数と同一またはそれより大きいことを特徴とする、請求項１２に記載のソースドライバアレー。
前記個々のソースドライバは、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられるスタートパルス信号を生成するため、前記ポジションコード信号を基準として受信するためのスタートパルス生成回路を有することを特徴とする、請求項１２に記載のソースドライバアレー。
前記スタートパルス生成回路はまた、前記スタートパルス信号を生成するため前記表示タイミングデータを受信することを特徴とする、請求項１８に記載のソースドライバアレー。
前記ソースドライバアレーの複数のソースドライバが受信した前記ポジションコード信号が、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられる場合、ソースドライバ符号化信号（ＰＯＳ）が前記表示タイミングデータ中の表示データ信号の受信を開始する基準として生成されることを特徴とする、請求項１２に記載のソースドライバアレー。
前記ソースドライバアレーのｘ番目のソースドライバに関する前記ソースドライバ符号化信号（ＰＯＳ）に対して、前記ソースドライバ符号化信号（ＰＯＳ）の値は（ｘ−１）＊ｋであり、かつカウント値による制御、すなわちカウントをおこなうカウント装置の制御によって、
カウント値が前記ソースドライバ符号化信号（ＰＯＳ）の値と同一となった後、対応するソースドライバが前記表示タイミングデータ中の表示データ信号の受信を開始し、ここでｋは個々のソースドライバがラッチすべきデータ数であることを特徴とする、請求項２０に記載のソースドライバアレー。
前記表示タイミングデータ中の表示データ信号のひとつの水平ラインのデータが完全にラッチされた後、前記タイミングコントローラは、前記水平ラインのデータがデジタル・アナログ変換されさらに表示パネルへ送信されるよう、水平ラッチ信号を出力することを特徴とする、請求項２０に記載のソースドライバアレー。
ソースドライバアレーの個々のソースドライバの駆動順序を示す数値として定義されたポジションコード信号を受信し、表示タイミングデータ中の表示データ信号のデータ配信を開始する信号として用いられるスタートパルス信号を前記ポジションコード信号にしたがって生成するためのスタートパルス生成回路を有することを特徴とする、タイミングコントローラから供給される前記表示タイミングデータを受信するための、表示装置の表示パネルを駆動するソースドライバ。
ソースドライバで受信された前記ポジションコード信号が、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられる場合、ソースドライバ符号化信号（ＰＯＳ）が前記表示タイミングデータ中の表示データ信号の受信を開始する基準として生成されることを特徴とする、請求項２３に記載のソースドライバ。
ｘ番目のソースドライバに関する前記ソースドライバ符号化信号（ＰＯＳ）に対して、前記ソースドライバ符号化信号（ＰＯＳ）の値は（ｘ−１）＊ｋであり、かつカウント値による制御、すなわちカウントをおこなうカウント装置の制御によって、
カウント値が前記ソースドライバ符号化信号（ＰＯＳ）の値と同一となった後、対応するソースドライバが前記表示タイミングデータ中の表示データ信号の受信を開始し、ここでｋは個々のソースドライバがラッチすべきデータ数であることを特徴とする、請求項２４に記載のソースドライバ。
ソースドライバのラッチできるデータ数がその出力チャネル数に等しいことを特徴とする、請求項２５に記載のソースドライバ。
前記表示タイミングデータ中の表示データ信号のひとつの水平ラインのデータが完全にラッチされた後、前記タイミングコントローラは、前記水平ラインのデータがデジタル・アナログ変換されさらに表示パネルへ送信されるよう、水平ラッチ信号を出力することを特徴とする、請求項２３に記載のソースドライバ。
前記スタートパルス生成回路は、
前記タイミングコントローラから送信される前記表示タイミングデータを受信し前記表示タイミングデータ中に水平ラッチ信号が含まれているか否かを検出し、前記水平ラッチ信号を検出した後続けて前記表示タイミングデータ中の表示データ信号にスタートコードが含まれているか否かを検出してそれにより許可信号を生成するスタートコード検出回路と、
前記許可信号、水平ラッチ信号および作動クロック信号を受信するため前記スタートコード検出回路に接続され、前記水平ラッチ信号により０にリセットされ、前記許可信号にしたがってカウントを再開する同期カウンタと、
前記ポジションコード信号を受信し、それにしたがい前記ソースドライバ符号化信号（ＰＯＳ）を生成する復号回路と、
前記ソースドライバ符号化信号（ＰＯＳ）と前記同期カウンタのカウント値を比較するため前記同期カウンタと前記復号回路に接続され、前記ソースドライバ符号化信号（ＰＯＳ）と前記同期カウンタのカウント値が同一の場合、前記表示タイミングデータ中の表示データ信号の受信が開始されるデジタルコンパレータとを備えることを特徴とする、請求項２３に記載のソースドライバ。
前記デジタルコンパレータが前記ソースドライバ符号化信号（ＰＯＳ）を前記同期カウンタのカウント値と比較した後、前記ソースドライバ符号化信号（ＰＯＳ）と前記同期カウンタのカウント値が同一であった場合、ソースドライバが前記表示タイミングデータ中の表示データ信号の受信を開始できるよう前記スタートパルス信号がエクスポートされることを特徴とする、請求項２８に記載のソースドライバ。
前記同期カウンタは立ち上がりエッジにより起動するものであって、前記許可信号が低ロジック電圧レベルから高ロジック電圧レベルに移行したときにカウントを開始することを特徴とする、請求項２８に記載のソースドライバ。
前記同期カウンタは立ち下がりエッジにより起動するものであって、前記許可信号が高ロジック電圧レベルから低ロジック電圧レベルに移行したときにカウントを開始することを特徴とする、請求項２８に記載のソースドライバ。
表示パネルと、
駆動回路とを有し、
前記駆動回路はタイミングコントローラとソースドライバアレーとを備え、
前記ソースドライバアレーは複数のソースドライバを有し、
前記タイミングコントローラは個々のソースドライバに接続されて表示タイミングデータを個々のソースドライバに供給し、
前記ソースドライバアレーの個々のソースドライバの駆動順序を示す数値として定義されたポジションコード信号を、該駆動順序に対応する個々のソースドライバが受信し、
前記ポジションコード信号は、表示タイミングデータ中の表示データ信号のデータ配信を制御する信号の基準として用いられ、表示パネルに送信されることを特徴とする表示装置。
前記表示タイミングデータは作動クロック信号、水平ラッチ信号、および表示データ信号を含むことを特徴とする、請求項３２に記載の表示装置。
前記作動クロック信号、水平ラッチ信号、および表示データ信号は差動電圧信号であることを特徴とする、請求項３３に記載の表示装置。
前記作動クロック信号、水平ラッチ信号、および表示データ信号はトランジスタ／トランジスタロジック（ＴＴＬ）電圧信号であることを特徴とする、請求項３３に記載の表示装置。
前記ポジションコード信号は複数のビット数を有し、前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数により決定されることを特徴とする、請求項３３に記載の表示装置。
前記ポジションコード信号の前記ビット数は前記複数のソースドライバの数を二進法で表したビット数と同一またはそれより大きいことを特徴とする、請求項３３に記載の表示装置。
前記個々のソースドライバは、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられるスタートパルス信号を生成するため、前記ポジションコード信号を基準として受信するためのスタートパルス生成回路を有することを特徴とする、請求項３３に記載の表示装置。
前記スタートパルス生成回路はまた、前記スタートパルス信号を生成するため前記表示タイミングデータを受信することを特徴とする、請求項３８に記載の表示装置。
前記ソースドライバアレーの複数のソースドライバが受信した前記ポジションコード信号が、前記表示タイミングデータ中の表示データ信号のデータ配信を制御する信号として用いられる場合、ソースドライバ符号化信号（ＰＯＳ）が前記表示タイミングデータ中の表示データ信号の受信を開始する基準として生成されることを特徴とする、請求項３３に記載の表示装置。
前記ソースドライバアレーのｘ番目のソースドライバに関する前記ソースドライバ符号化信号（ＰＯＳ）に対して、前記ソースドライバ符号化信号（ＰＯＳ）の値は（ｘ−１）＊ｋであり、
値をカウントするカウント装置の制御によって、カウントした値が前記ソースドライバ符号化信号（ＰＯＳ）の値と同じとなった後、対応するソースドライバが前記表示タイミングデータ中の表示データ信号の受信を開始し、
ｋは個々のソースドライバがラッチすべきデータ数であることを特徴とする、請求項４０に記載の表示装置。
前記表示タイミングデータ中の表示データ信号のひとつの水平ラインのデータが完全にラッチされた後、前記タイミングコントローラは、前記水平ラインのデータがデジタル・アナログ変換されさらに表示パネルへ送信されるよう、水平ラッチ信号を出力することを特徴とする、請求項４０に記載の表示装置。
表示装置がアクティブドライブ方式の表示装置であることを特徴とする、請求項３３に記載の表示装置。
表示装置がアモルファスシリコン薄膜トランジスタ液晶表示装置であることを特徴とする、請求項３３に記載の表示装置。
表示装置が低温ポリシリコン薄膜トランジスタ液晶表示装置であることを特徴とする、請求項３３に記載の表示装置。
表示装置がシリコン液晶（ＬｃｏＳ）表示装置であることを特徴とする、請求項３３に記載の表示装置。
表示装置が有機発光ダイオード（ＯＬＥＤ）表示装置であることを特徴とする、請求項３３に記載の表示装置。