WO2017126600A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2017126600A1
WO2017126600A1 PCT/JP2017/001723 JP2017001723W WO2017126600A1 WO 2017126600 A1 WO2017126600 A1 WO 2017126600A1 JP 2017001723 W JP2017001723 W JP 2017001723W WO 2017126600 A1 WO2017126600 A1 WO 2017126600A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
supply line
ttl
display device
display
Prior art date
Application number
PCT/JP2017/001723
Other languages
English (en)
French (fr)
Inventor
政博 上岡
Original Assignee
株式会社オルタステクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オルタステクノロジー filed Critical 株式会社オルタステクノロジー
Priority to JP2017562881A priority Critical patent/JP6569743B2/ja
Priority to CN201780003740.2A priority patent/CN108352153B/zh
Publication of WO2017126600A1 publication Critical patent/WO2017126600A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • Embodiments of the present invention relate to a display device.
  • An active matrix display device includes a display panel including a display region including a plurality of display pixels arranged in a matrix, and a circuit board electrically connected to the display panel via a flexible substrate, for example. .
  • a driver circuit and the like for driving a plurality of display pixels are mounted around the display area of the display panel and on the circuit board.
  • a display device having a plurality of source drivers for example, when an LVDS (Low-Voltage Differential Signaling) interface and a driver for driving a display device corresponding to a multichip are employed, communication is performed by LVDS.
  • a wiring for transmitting a signal (LVDS signal) can have a multi-drop (single termination) configuration.
  • the wiring for transmitting the LVDS signal has a multi-drop configuration
  • in order to make the LVDS signal less susceptible to crosstalk from wiring extending to, for example, a TTL (Transistor-Transistor-Logic) circuit or a charge pump booster circuit in order to make the stub length as short as possible and to arrange the terminating resistor arranged in the final driver as close as possible to the receiver.
  • TTL Transistor-Transistor-Logic
  • wiring for supplying a driving signal such as an LVDS signal or power to the display panel is routed through a flexible substrate.
  • the flexible substrate is bent to the back side of the display panel.
  • the portion of the flexible substrate that is bent is desirably designed so that no parts or through holes are arranged in order to prevent cracks in the wiring pattern, and the arrangement of the wiring and parts is often limited.
  • the stub length to the receiver becomes long, and there are cases where restrictions such as the termination resistor cannot be placed near the receiver.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a display device having stable display quality.
  • a display device includes a display region including a plurality of display pixels arranged in a matrix, a plurality of scanning lines extending in the first direction of the display region, and the first direction.
  • a plurality of signal lines extending along the second direction, a gate driver arranged around the display region, for driving the plurality of scanning lines, and a plurality of source drivers for driving the plurality of signal lines,
  • a circuit board that is electrically connected to one end of the display panel via a flexible substrate and supplies a drive signal to the display panel, wherein the plurality of source drivers are the drive signals.
  • a master driver that includes a receiver that receives the TTL signal and a buffer in which the TTL signal is written, and a plurality of slave drivers that receive the TTL signal. And a driver.
  • a display device with stable display quality can be provided.
  • FIG. 1 is a diagram schematically illustrating a configuration example of a display device according to the present embodiment.
  • FIG. 2 is a diagram schematically showing a configuration example of a source driver, a circuit board, and a flexible board of the display device shown in FIG.
  • FIG. 3 is a diagram schematically illustrating a configuration example of a source driver, a circuit board, and a flexible board in a display device of a comparative example.
  • FIG. 1 is a diagram schematically illustrating a configuration example of a display device according to the present embodiment.
  • the display device of this embodiment includes a liquid crystal display panel PNL, a circuit board 10, and a flexible board 20.
  • the liquid crystal display panel PNL includes a pair of substrates (not shown) arranged opposite to each other, a liquid crystal layer (not shown) held between the pair of substrates, and a plurality of display pixels arranged in a matrix.
  • a display area DYP, a gate driver GD, a source driver, and SD1 to SDn are provided.
  • the display region DYP includes a plurality of scanning lines GL extending along a row (first direction) of a plurality of display pixels arranged in a matrix and a plurality of display pixels arranged in a matrix (second direction). And a plurality of signal lines SL extending along a switching element (not shown) disposed in the vicinity of a position where the scanning line GL and the signal line SL intersect.
  • the switching element arranged in each display pixel is, for example, a thin film transistor (TFT: Thin Film Transistor), and its gate electrode is electrically connected (or formed integrally) with the corresponding scanning line GL, and the source electrode Are electrically connected (or integrally formed) with the corresponding signal line SL, and the drain electrode is electrically connected (or formed integrally) with the corresponding pixel electrode (not shown).
  • TFT Thin Film Transistor
  • One end of the plurality of scanning lines GL is electrically connected to the gate driver GD.
  • One end of the plurality of signal lines SL is electrically connected to any one of the source drivers SD1 to SDn.
  • the gate driver GD and the source drivers SD1 to SDn are arranged on one of the pair of substrates around the display area DYP.
  • the gate driver GD is arranged along one side extending in the column direction of the display area DYP.
  • the source drivers SD1 to SDn are arranged along one side extending in the row direction of the display area DYP.
  • the gate driver GD sequentially drives the plurality of scanning lines GL at a timing based on the vertical synchronization signal and the horizontal synchronization signal.
  • the source drivers SD1 to SDn supply video signals for one line to the plurality of signal lines SL in a period in which each scanning line GL is driven at a timing based on the vertical synchronization signal and the horizontal synchronization signal.
  • Video signals, power supply signals, and the like are supplied to the source drivers SD1 to SDn via the circuit board 10 and the flexible board 20.
  • the video signal is supplied in the form of an LVDS signal from a transceiver TR provided outside the circuit board 10.
  • the video signal in the LVDS signal format is a signal obtained by synthesizing a video signal and a synchronization signal such as a horizontal synchronization signal and a vertical synchronization signal.
  • the circuit board 10 is electrically connected to one end of the liquid crystal display panel PNL via the flexible board 20, and supplies an LVDS signal as a drive signal to the display panel PNL.
  • the circuit board 10 is electrically connected to one end of the liquid crystal display panel PNL in the vicinity of the region where the plurality of source drivers SD1 to SDn are arranged via the flexible board 20.
  • the drive signal supplied from the circuit board 10 to the display panel PNL via the flexible board 20 is, for example, a signal based on the MIDI DSI (Mobile Industry Processor Interface Display Serial Interface) standard, a signal based on the DisplayPort standard, or eDP (embedded). Either a signal based on the Display (Port) standard or a signal based on the High-Definition Multimedia Interface (HDMI) (registered trademark) standard may be used.
  • the technique disclosed in the present application can be applied even to a signal based on a standard other than the above applied to signal transmission of the display device.
  • the source drivers SD1 to SDn and the gate driver GD include an interface and a multichip applied to the system and standard of the signal supplied from the circuit board 10.
  • FIG. 2 is a diagram schematically showing a configuration example of a source driver, a circuit board, and a flexible board of the display device shown in FIG.
  • the configuration for the source drivers SD1 to SDn to share video signals with each other is mainly described, and the other configurations are not shown.
  • the source drivers SD1 to SDn include a master driver and a slave driver.
  • the source driver SD1 is a master driver
  • the source drivers SD2 to SDn are slave drivers.
  • the source driver SD1 includes a power supply charge pump circuit 1, a receiver 2, a timing controller 3, a power supply circuit 4, a buffer M, and a communication unit 5.
  • the power supply input terminals of the power supply charge pump circuit 1 and the power supply circuit 4 are respectively arranged at both ends in the direction (first direction) in which the source drivers SD1 to SDn are arranged in the source driver SD1.
  • the video signal input terminal of the receiver 2 and the TTL signal input terminal of the timing controller 3 are arranged between the power supply input terminal of the power supply charge pump circuit 1 and the power supply input terminal of the power supply circuit 4.
  • the power supply charge pump circuit 1 is supplied with power from the circuit board 10.
  • the power supply charge pump circuit 1 is a circuit that steps up or down a supplied power supply voltage and outputs a voltage necessary for driving.
  • the timing controller 3 is a TTL circuit, for example, and generates synchronization signals of the source drivers SD1 to SDn based on the timing signals supplied from the circuit board 10 and outputs them to the communication unit 5.
  • the timing controller 3 can also generate a timing signal internally.
  • a TTL signal is supplied from the circuit board 10 to the timing controller 3.
  • the TTL signal supplied to the timing controller 3 is mainly a signal to a 3-wire (or 4-wire) serial interface (SPI) for register setting of the LCD driver, and MODE terminals (resolution and transfer) of the source driver and the gate driver. This is a signal to a MODE terminal for selecting a direction, an inversion driving method, and the like.
  • the power supply circuit 4 is a circuit that generates power supply voltages for the gate driver GD and the source driver SD by using the power supplied from the circuit board 10 and the power generated by the power supply charge pump circuit 1.
  • the receiver 2 includes conversion means for receiving an LVDS signal and converting it into a TTL signal.
  • the receiver 2 includes a conversion unit that receives a video signal that is an LVDS signal and a synchronization signal, and converts the received signal into, for example, a video signal (TTL signal) as a 24-bit gradation signal.
  • the receiver 2 writes the converted video signal data for one line into the buffer M.
  • the receiver 2 may be configured to write one line of the video signal, which is an LVDS signal, to the buffer M.
  • the communication unit 5 is a circuit that transmits and receives signals between the source drivers SD1 to SDn.
  • the video signal read from the buffer M, the vertical synchronization signal, the horizontal synchronization signal, and the clock signal supplied from the timing controller 3 are input to the communication unit 5.
  • the buffer M is a RAM (Random Access Memory), for example, and is a line buffer capable of storing at least 24-bit video signal data for one line.
  • TTL signal Random Access Memory
  • the wiring extending between the communication units 5 of the source drivers SD1 to SDn is formed by metal wiring or ITO wiring formed on the panel where the source drivers SD1 to SDn are formed.
  • the source drivers SD2 to SDn are sequentially arranged in a direction away from the vicinity (upstream side) of the master driver (source driver SD1) (downstream side). That is, the source driver SD2 is disposed closest (upstream) to the source driver SD1, and the source drivers SD3, SD4, SD5,.
  • the source drivers SD2 to SDn have the same configuration.
  • the source drivers SD2 to SDn are different from the above-described source driver SD1 in that they include two communication units 5 and do not include the receiver 2 and the buffer M. That is, in the present embodiment, only the source driver SD1, which is a master driver, receives the LVDS signal via the circuit board 10 and the flexible board 20.
  • the source drivers SD2 to SDn receive a video signal which is, for example, a TTL signal via the master driver SD1.
  • One communication unit 5 of the source drivers SD2 to SDn is connected to the communication unit 5 of the adjacent source driver on the upstream side by a communication line.
  • One communication unit 5 receives a 24-bit video signal in accordance with a synchronization signal such as a vertical synchronization signal, a horizontal synchronization signal, and a clock signal received from an upstream source driver.
  • the other communication unit 5 is connected to the communication unit 5 of the adjacent source driver on the downstream side by a communication line.
  • the other communication unit 5 includes a 24-bit video signal and a synchronization signal (for example, a TTL signal, a signal based on the MIDIMIDSI standard, a signal based on the DisplayPort standard, and a signal based on the eDP standard). And a signal based on another communication standard such as a signal based on the HDMI standard).
  • the source driver SDn arranged on the most downstream side receives the video signal, the vertical synchronization signal, the horizontal synchronization signal, and the clock signal by one communication unit 5 and does not output the video signal to the other communication unit 5. It doesn't matter.
  • the circuit board 10 includes a power supply line W1, a TTL signal supply line W2 that supplies a vertical synchronization signal, a horizontal synchronization signal, a clock signal, and the like, and an LVDS signal supply line (drive signal supply line) W3.
  • the wiring is arranged in a state of being insulated from each other.
  • the power supply line W1 and the supply line W2 for register setting signals, MODE signals, etc. are arranged on the circuit board 10 so as to extend in a direction substantially parallel to the horizontal direction (the direction in which the scanning lines GL extend).
  • Wiring extends from the power supply charge pump circuit 1 and the power supply circuit 4 of the source drivers SD1 to SDn to the power supply line W1 through the flexible substrate 20, and is electrically connected thereto.
  • Wiring extends from the timing controller 3 of the source drivers SD1 to SDn and is electrically connected to a TTL signal supply line W2 for register setting signals, MODE signals, and the like.
  • the power supply line W1 and the TTL signal supply line W2 are wirings for supplying signals to the plurality of source drivers SD1 to SDn, and correspond to positions where the plurality of source drivers SD1 to SDn are arranged.
  • the circuit board 10 is disposed so as to extend from one end in the horizontal direction to the other end.
  • one end of the LVDS signal supply line W3 extends substantially parallel to the vertical direction (the direction in which the signal line SL extends), and is electrically connected to the receiver 2 of the source driver SD1 via the flexible substrate 20.
  • a resistor R is inserted on the circuit board 10 into the LVDS signal supply line W3.
  • the other end of the LVDS signal supply line W3 is electrically connected to the transceiver TR, which is a video signal supply source, outside the circuit board 10.
  • the video signal and the synchronization signal which are LVDS signals supplied from the outside are supplied from the circuit board 10 only to the source driver SD1 which is the master driver. Therefore, the LVDS signal supply line W3 can only cross the power supply line W1 at one place on the circuit board 10.
  • FIG. 3 is a diagram schematically illustrating a configuration example of a source driver, a circuit board, and a flexible board in a display device of a comparative example.
  • the same components as those in the above-described embodiment are denoted by the same reference numerals and description thereof is omitted.
  • a multi-drop configuration is adopted in which video signals are supplied from the LVDS signal supply line W3 arranged on the circuit board 10 to each of the plurality of source drivers SD1 to SDn. That is, all the source drivers SD1 to SDn are provided with the receiver 2, and the video signals that are LVDS signals are converted into 24-bit gradation signals in each of the source drivers SD1 to SDn, and they are supported according to the vertical synchronization signal and horizontal synchronization signal.
  • the video signal is output to the signal line SL.
  • the communication unit 5 transmits a control signal including a vertical synchronization signal, a horizontal synchronization signal, and a clock signal supplied from the timing controller 3 from the upstream side to the downstream side.
  • a control signal including a vertical synchronization signal, a horizontal synchronization signal, and a clock signal supplied from the timing controller 3 from the upstream side to the downstream side.
  • the TTL signal supply line W2 is a wiring for supplying a signal to a 3-wire serial interface (SPI) for setting a register of the source driver and the gate driver, and a signal to each MODE terminal of the source driver and the gate driver. It is.
  • SPI 3-wire serial interface
  • the power supply line W1, the TTL signal supply line W2, and the LVDS signal supply line W3 are disposed on the circuit board 10 so as to extend in the horizontal direction.
  • Wiring extends from the power supply charge pump circuit 1 and the power supply circuit 4 of the source drivers SD1 to SDn to the power supply line W1 through the flexible substrate 20, and is electrically connected thereto.
  • Wiring extends from the timing controller 3 of the source drivers SD1 to SDn and is electrically connected to the TTL signal supply line W2.
  • Wiring extends from the receiver 2 of the source drivers SD1 to SDn via the flexible substrate 20 and is electrically connected to the LVDS signal supply line W3.
  • the power supply line W1, the TTL signal supply line W2, and the LVDS signal supply line W3 are wirings for supplying signals to the plurality of source drivers SD1 to SDn, and the plurality of source drivers SD1 to Corresponding to the position where SDn is arranged, the circuit board 10 is arranged extending from one end in the horizontal direction to the other end.
  • the LVDS signal supply line W3 is disposed closer to the flexible substrate 20 than the power supply line W1 and the TTL signal supply line W2.
  • the power supply charge pump circuit 1, the timing controller 3 and the power supply circuit 4 of the plurality of source drivers SD1 to SDn are connected to the power supply line W1 and the TTL signal supply line W2.
  • the extended wiring is arranged to intersect with the LVDS signal supply line W3.
  • the LVDS signal supply line W3 intersects with a wiring for supplying a power supply signal or a TTL signal via an insulating layer at least at 3 (n-1) locations.
  • the display device of the above-described embodiment has a configuration in which only the source driver SD1, which is the master driver, includes the receiver 2 that receives the LVDS signal without using the multi-drop configuration of the LVDS signal supply line. . Accordingly, in the display device of this embodiment, it is not necessary to arrange the LVDS signal supply line W3 in the horizontal direction in the vicinity of the flexible substrate 20 on the circuit board 10, and the LVDS signal supply line W3 and the power supply signal or TTL are not required. It is possible to minimize the location where the wiring for supplying a signal intersects with an insulating layer. As a result, it is possible to avoid the occurrence of noise due to crosstalk or the like in the video signal that is an LVDS signal or the synchronization signal, and the display quality of the video displayed in the display area DYP can be stabilized.
  • the video signal of the TTL signal (24-bit gradation signal) is communicated between the plurality of source drivers SD1 to SDn, but the video signal that is the LVDS signal is communicated between the communication units 5. It may be configured to communicate.
  • the source drivers SD2 to SDn as slave drivers are further provided with conversion means for converting a video signal as an LVDS signal into a video signal as a TTL signal, and the source drivers SD1 to SDn are converted by the conversion means.
  • the corresponding video signal is output to the corresponding signal line SL.
  • the resistor R is inserted in the LVDS signal supply line W3 on the circuit board 10, but the resistor R may be mounted in the source driver SD1.
  • the LVDS signal supply line does not employ the multi-drop type, it is relatively easy to match the impedance even if the termination resistor is arranged at a position away from the receiver.
  • the resistor R is mounted in the source driver SD1, it is possible to arrange a termination resistor in the vicinity of the receiver, but the resistance value may vary depending on the driver chip. Therefore, the mounting position of the resistor R should be appropriately selected according to the design of the display device.
  • the LVDS signal is not limited to the video signal. Even when other signals other than video signals are communicated based on LVDS and other communication standards, the LVDS signal is communicated from the circuit board to one of the multichips via the flexible board as in the above-described embodiment. By sequentially communicating from one chip to a plurality of other chips, it is possible to obtain the same effect as in the above-described embodiment.
  • the present invention is not limited to the embodiment described above, and can be embodied by modifying the constituent elements without departing from the scope of the invention. Further, the above embodiments include inventions at various stages, and are obtained by appropriately combining a plurality of constituent elements disclosed in one embodiment or by appropriately combining constituent elements disclosed in different embodiments. Various inventions can be configured. For example, even if some constituent elements are deleted from all the constituent elements disclosed in the embodiments, the problems to be solved by the invention can be solved and the effects of the invention can be obtained. Embodiments made can be extracted as inventions.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

安定した表示品質の表示装置を提供する。　実施形態による表示装置は、マトリクス状に配置した複数の表示画素を含む表示領域ＰＮＬと、表示領域ＤＹＰにおいて、第１方向に沿って延びた複数の走査線ＧＬと、第１方向と交差した第２方向に沿って延びた複数の信号線ＳＬと、表示領域ＤＹＰの周囲に配置され、複数の走査線ＧＬを駆動するゲートドライバＧＤと、複数の信号線ＳＬを駆動する複数のソースドライバＳＤと、を備えた表示パネルＰＮＬと、表示パネルＰＮＬの一端にフレキシブル基板２０を介して電気的に接続し、ソースドライバＳＤへ駆動信号を供給する回路基板１０と、を備え、複数のソースドライバＳＤ１～ＳＤｎは、駆動信号を受信しＴＴＬ方式の信号に変換するレシーバ２と、ＴＴＬ方式の信号が書き込まれるバッファＭと、を含むマスタードライバＳＤ１と、マスタードライバＳＤ１を介してＴＴＬ方式の信号を受信する複数のスレーブドライバＳＤ２～ＳＤｎとを含む。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　表示装置として、例えば液晶表示装置や有機ＥＬ表示装置等が普及している。アクティブマトリクス型の表示装置は、マトリクス状に配置した複数の表示画素を含む表示領域を備えた表示パネルと、例えばフレキシブル基板を介して表示パネルと電気的に接続した回路基板と、を備えている。表示パネルの表示領域の周囲や回路基板には、複数の表示画素を駆動するドライバ回路等が搭載されている。
　近年では表示装置の高精細化が進み、これに伴い、複数の表示画素を駆動するための信号線の本数も増加している。高精細の表示装置において、複数の信号線を複数のソースドライバで駆動する表示装置が提案されている。
　複数のソースドライバを備えた表示装置において、例えば、ＬＶＤＳ（Low-Voltage Differential Signaling:小振幅作動方式）のインタフェース及びマルチチップに対応した表示装置駆動用のドライバを採用する場合、ＬＶＤＳで通信される信号（ＬＶＤＳ信号）を送信する配線をマルチドロップ(単一終端)構成とすることが可能である。
　ＬＶＤＳ信号を送信する配線をマルチドロップ構成とする場合、ＬＶＤＳ信号が、例えばＴＴＬ（Transistor Transistor Logic）回路やチャージポンプ昇圧回路などへ延びる配線からのクロストークの影響を受け難くする為には、マルチドロップ構成においてスタブ長を極力短くし、かつ、最終端ドライバに配置する終端抵抗はレシーバの極力近くに配置することが望ましい。
　しかしながら、表示パネルへＬＶＤＳ信号などの駆動信号や電源などを供給する配線は、フレキシブル基板を介して引き回される。また、多くの場合、フレキシブル基板は、表示パネルの裏側へ折り曲げられる。フレキシブル基板の折り曲げられる部分は、配線パタンのクラックなどを防止するために、部品やスルーホールを配置しないように設計されることが望ましく、配線や部品などの配置には制約があることが多い。その結果、マルチドロップ構成において、レシーバまでのスタブ長が長くなり、終端抵抗がレシーバの近くに配置できないなどの制約が生じることがあった。
　また、表示パネルにタイミングコントローラや電源昇圧回路が内蔵され、マルチチップ構成を採用すると、ＬＶＤＳ配線がＴＴＬ信号配線や電源配線と交差して、クロストークの影響を回避することが困難であった。ＬＶＤＳ信号がクロストーク等の影響を受けると、表示装置の表示品質が不安定となる。
　本発明は、上記事情を鑑みて成されたものであって、安定した表示品質の表示装置を提供することを目的とする。
　本発明の一態様に係る表示装置は、マトリクス状に配置した複数の表示画素を含む表示領域と、前記表示領域の第１方向に沿って延びた複数の走査線と、前記第１方向と交差した第２方向に沿って延びた複数の信号線と、前記表示領域の周囲に配置され、前記複数の走査線を駆動するゲートドライバと、前記複数の信号線を駆動する複数のソースドライバと、を備えた表示パネルと、前記表示パネルの一端にフレキシブル基板を介して電気的に接続し、前記表示パネルへ駆動信号を供給する回路基板と、を備え、前記複数のソースドライバは、前記駆動信号を受信しＴＴＬ方式の信号に変換するレシーバと、前記ＴＴＬ方式の信号が書き込まれるバッファと、を含むマスタードライバと、前記ＴＴＬ方式の信号を受信する複数のスレーブドライバとを含む。
　本発明によれば、安定した表示品質の表示装置を提供することができる。
図１は、本実施形態の表示装置の一構成例を概略的に示す図である。 図２は、図１に示す表示装置の、ソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。 図３は、比較例の表示装置におけるソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。
実施形態
　以下、本発明の実施形態の表示装置について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。
　図１は、本実施形態の表示装置の一構成例を概略的に示す図である。
　本実施形態の表示装置は、液晶表示パネルＰＮＬと、回路基板１０と、フレキシブル基板２０と、を備えている。
　液晶表示パネルＰＮＬは、対向して配置された一対の基板（図示せず）と、一対の基板間に保持された液晶層（図示せず）と、マトリクス状に配置した複数の表示画素を含む表示領域ＤＹＰと、ゲートドライバＧＤと、ソースドライバとＳＤ１～ＳＤｎと、を備えている。
　表示領域ＤＹＰは、マトリクス状に配置した複数の表示画素の行（第１方向）に沿って延びた複数の走査線ＧＬと、マトリクス状に配置した複数の表示画素の列（第２方向）に沿って延びた複数の信号線ＳＬと、走査線ＧＬと信号線ＳＬとが交差した位置近傍に配置されたスイッチング素子（図示せず）と、を備えている。
　それぞれの表示画素に配置されたスイッチング素子は、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）であって、そのゲート電極は対応する走査線ＧＬと電気的に接続し（あるいは一体に形成され）、ソース電極は対応する信号線ＳＬと電気的に接続し（あるいは一体に形成され）、ドレイン電極は対応する画素電極（図示せず）と電気的に接続し（あるいは一体に形成され）ている。
　複数の走査線ＧＬの一端はゲートドライバＧＤと電気的に接続している。複数の信号線ＳＬの一端は、ソースドライバＳＤ１～ＳＤｎの何れかと電気的に接続している。ゲートドライバＧＤとソースドライバＳＤ１～ＳＤｎとは、表示領域ＤＹＰの周囲において、一対の基板の一方上に配置されている。ゲートドライバＧＤは、表示領域ＤＹＰの列方向に延びた一辺に沿って配置されている。ソースドライバＳＤ１～ＳＤｎは、表示領域ＤＹＰの行方向に延びた一辺に並んで配置されている。
　ゲートドライバＧＤは、垂直同期信号と水平同期信号とに基づくタイミングで、複数の走査線ＧＬを順次駆動する。ソースドライバＳＤ１～ＳＤｎは、垂直同期信号と水平同期信号とに基づくタイミングで、それぞれの走査線ＧＬが駆動されている期間において、１ライン分の映像信号を複数の信号線ＳＬに供給する。
　ソースドライバＳＤ１～ＳＤｎには、回路基板１０およびフレキシブル基板２０を介して、映像信号、電源信号、などが供給されている。映像信号は、回路基板１０の外部に設けられたトランシーバＴＲからＬＶＤＳ信号形式で供給される。なお、ＬＶＤＳ信号形式の映像信号は、映像信号と、水平同期信号および垂直同期信号等の同期信号とが合成された信号である。
　回路基板１０は、液晶表示パネルＰＮＬの一端にフレキシブル基板２０を介して電気的に接続し、表示パネルＰＮＬへ駆動信号としてＬＶＤＳ信号を供給する。本実施形態では、回路基板１０は、複数のソースドライバＳＤ１～ＳＤｎが並んだ領域近傍の液晶表示パネルＰＮＬの一端に、フレキシブル基板２０を介して電気的に接続している。
　なお、回路基板１０からフレキシブル基板２０を介して表示パネルＰＮＬへ供給される駆動信号は、例えば、ＭＩＤＩ ＤＳＩ（Mobile Industry Processor Interface Display Serial Interface）規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ（embedded Display Port）規格に基づく信号、および、ＨＤＭＩ（High-Definition Multimedia Interface）（登録商標）規格に基づく信号のいずれかであってもよい。更に、表示装置の信号伝送に適用される上記以外の規格に基づく信号であっても、本願に開示された技術を適用することが可能である。その場合には、ソースドライバＳＤ１～ＳＤｎおよびゲートドライバＧＤは、回路基板１０から供給される信号の方式および規格に適用されるインタフェース及びマルチチップを含む。
　図２は、図１に示す表示装置の、ソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。なお、図２では、ソースドライバＳＤ１～ＳＤｎが互いに映像信号を共有するための構成について主に説明し、他の構成については図示を省略している。
　本実施形態では、ソースドライバＳＤ１～ＳＤｎはマスタードライバとスレーブドライバとを含む。図２に示す例では、ソースドライバＳＤ１はマスタードライバであって、ソースドライバＳＤ２～ＳＤｎはスレーブドライバである。
　ソースドライバＳＤ１は、電源チャージポンプ回路１と、レシーバ２と、タイミングコントローラ３と、電源回路４と、バッファＭと、通信部５と、を備えている。
　電源チャージポンプ回路１と電源回路４との電源入力端子は、ソースドライバＳＤ１において、複数のソースドライバＳＤ１～ＳＤｎが並んだ方向（第１方向）における両端にそれぞれ配置されている。レシーバ２の映像信号入力端子とタイミングコントローラ３のＴＴＬ信号入力端子とは、電源チャージポンプ回路１の電源入力端子と電源回路４の電源入力端子との間に配置されている。
　電源チャージポンプ回路１には回路基板１０から電源が供給されている。電源チャージポンプ回路１は、供給された電源電圧を昇圧あるいは降圧して、駆動に必要な電圧を出力する回路である。
　タイミングコントローラ３は例えばＴＴＬ回路であって、回路基板１０から供給されたタイミング信号に基づいてソースドライバＳＤ１～ＳＤｎの同期信号を生成して通信部５へ出力する。また、タイミングコントローラ３は、内部でタイミング信号を生成することも可能である。タイミングコントローラ３には、回路基板１０からＴＴＬ信号が供給される。タイミングコントローラ３に供給されるＴＴＬ信号は、主に、ＬＣＤドライバのレジスタ設定を行う３線（または４線）シリアルインターフェース（ＳＰＩ）への信号や、ソースドライバおよびゲートドライバのＭＯＤＥ端子（解像度や転送方向、反転駆動方式などを選択するＭＯＤＥ端子）への信号である。
　電源回路４は、回路基板１０から供給された電源と電源チャージポンプ回路１で生成した電源によりゲートドライバＧＤ及びソースドライバＳＤの電源電圧を生成する回路である。
　レシーバ２はＬＶＤＳ信号を受信し、ＴＴＬ方式の信号に変換する変換手段を備えている。本実施形態では、レシーバ２はＬＶＤＳ信号である映像信号と同期信号とを受信し、例えば２４ビットの階調信号としての映像信号（ＴＴＬ信号）に変換する変換手段を備えている。レシーバ２は、変換した１ライン分の映像信号のデータをバッファＭへ書き込む。なお、レシーバ２は、ＬＶＤＳ信号である映像信号の１ライン分をバッファＭへ書き込むように構成されても構わない。
　通信部５は、ソースドライバＳＤ１～ＳＤｎ間で信号を送受信する回路である。通信部５には、バッファＭから読みだした映像信号と、タイミングコントローラ３から供給された垂直同期信号、水平同期信号と、クロック信号と、が入力される。
　バッファＭは、例えばＲＡＭ（Random Access Memory）であり、少なくとも２４ビットの映像信号データを１ライン分格納することが可能なラインバッファである。上記のように、レシーバ２で変換された映像信号（ＴＴＬ信号）を、バッファＭに格納した後に、通信部５へ送信することにより、複数のソースドライバＳＤ１～ＳＤｎへ映像信号が供給される際に遅延が生じることを回避することができる。
　ソースドライバＳＤ１～ＳＤｎの通信部５間には、例えば、２４ビットの映像信号と、垂直同期信号と、水平同期信号と、クロック信号と、を通信するための２８本の配線が延びている。ソースドライバＳＤ１～ＳＤｎの通信部５間に延びる配線は、ソースドライバＳＤ１～ＳＤｎが形成されたパネル上に形成された金属配線またはＩＴＯ配線により形成されている。
　ソースドライバＳＤ２～ＳＤｎは、マスタードライバ（ソースドライバＳＤ１）の近傍（上流側）から離れる方向（下流側）に向かって、順次並んで配置している。すなわち、ソースドライバＳＤ２がソースドライバＳＤ１の最も近く（上流側）に配置され、ソースドライバＳＤ３、ＳＤ４、ＳＤ５…が下流側に向かって順次並んで配置している。
　ソースドライバＳＤ２～ＳＤｎは、同じ構成である。ソースドライバＳＤ２～ＳＤｎは、通信部５を２つ備え、レシーバ２と、バッファＭとを備えていない点で、上述のソースドライバＳＤ１と構成が異なっている。すなわち、本実施形態では、回路基板１０およびフレキシブル基板２０を介してＬＶＤＳ信号を受信するのは、マスタードライバであるソースドライバＳＤ１のみである。
　ソースドライバＳＤ２～ＳＤｎは、マスタードライバＳＤ１を介して例えばＴＴＬ信号である映像信号を受信する。ソースドライバＳＤ２～ＳＤｎの一方の通信部５は、上流側において隣り合うソースドライバの通信部５と通信ラインにより接続している。一方の通信部５は、上流側のソースドライバから受信した垂直同期信号、水平同期信号およびクロック信号などの同期信号に従って、２４ビットの映像信号を受信する。
　他方の通信部５は下流側において隣り合うソースドライバの通信部５と通信ラインにより接続している。他方の通信部５には、一方の通信部５から２４ビットの映像信号と同期信号（例えばＴＴＬ信号であって、ＬＶＤＳ信号、ＭＩＤＩ ＤＳＩ規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ規格に基づく信号、および、ＨＤＭＩ規格に基づく信号など他の通信規格に基づく信号であってもよい。）とが供給される。また、最も下流側に配置されたソースドライバＳＤｎは、一方の通信部５により映像信号、垂直同期信号、水平同期信号およびクロック信号を受信し、他方の通信部５へ映像信号を出力しなくても構わない。
　回路基板１０には、電源供給ラインＷ１と、垂直同期信号、水平同期信号、およびクロック信号などを供給するＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ライン（駆動信号供給ライン）Ｗ３と、を含む各種配線が互いに絶縁された状態で配置されている。
　電源供給ラインＷ１およびレジスタ設定信号、ＭＯＤＥ信号等の供給ラインＷ２は、回路基板１０上において、水平方向（走査線ＧＬが延びた方向）と略平行な方向に延びて配置されている。電源供給ラインＷ１には、ソースドライバＳＤ１～ＳＤｎの電源チャージポンプ回路１および電源回路４から、フレキシブル基板２０を介して配線が延びて電気的に接続している。レジスタ設定信号、ＭＯＤＥ信号等のＴＴＬ信号供給ラインＷ２には、ソースドライバＳＤ１～ＳＤｎのタイミングコントローラ３から配線が延びて電気的に接続している。
　上記のように、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２は、複数のソースドライバＳＤ１～ＳＤｎへ信号を供給する配線であって、複数のソースドライバＳＤ１～ＳＤｎが並んだ位置に対応して、回路基板１０の水平方向の一端から他端に渡って延びて配置されている。
　また、ＬＶＤＳ信号供給ラインＷ３の一端は、垂直方向（信号線ＳＬが延びた方向）と略平行に延び、フレキシブル基板２０を介して、ソースドライバＳＤ１のレシーバ２と電気的に接続している。また、ＬＶＤＳ信号供給ラインＷ３には、回路基板１０上において、抵抗器Ｒが挿入されている。ＬＶＤＳ信号供給ラインＷ３の他端は、回路基板１０の外部において、映像信号の供給源であるトランシーバＴＲと電気的に接続している。
　上記のように、本実施形態の表示装置では、外部から供給されたＬＶＤＳ信号である映像信号と同期信号とを、回路基板１０からマスタードライバであるソースドライバＳＤ１のみに供給している。したがって、ＬＶＤＳ信号供給ラインＷ３は、回路基板１０上において電源供給ラインＷ１と１ヶ所で交差するのみとすることができる。
　[比較例]　
　以下に、比較例の表示装置をについて図面を参照して説明する。
　図３は、比較例の表示装置におけるソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。なお、以下の説明において、上述の実施形態と同様の構成については、同一の符号を付して説明を省略する。
　この例では、回路基板１０に配置されたＬＶＤＳ信号供給ラインＷ３から、複数のソースドライバＳＤ１～ＳＤｎの夫々に、映像信号が供給されているマルチドロップ構成が採用されている。すなわち、全てのソースドライバＳＤ１～ＳＤｎがレシーバ２を備え、ソースドライバＳＤ１～ＳＤｎの夫々においてＬＶＤＳ信号である映像信号を２４ビットの階調信号に変換して、垂直同期信号水平同期信号に従って、対応する信号線ＳＬへ映像信号を出力している。
　この例では、ソースドライバＳＤ１～ＳＤｎの通信部５間では、映像信号を供給する必要がなくなる。通信部５は、タイミングコントローラ３から供給される垂直同期信号、水平同期信号およびクロック信号を含む制御信号を上流側から下流側へ送信している。このことにより、複数のソースドライバＳＤ１～ＳＤｎは、互いに動作を同期させることができる。
　回路基板１０には、電源供給ラインＷ１と、ＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ラインＷ３と、を含む各種配線が互いに絶縁された状態で配置されている。ＴＴＬ信号供給ラインＷ２は、ソースドライバおよびゲートドライバのレジスタ設定を行う３線 (または４線）シリアルインターフェース（ＳＰＩ）への信号や、ソースドライバおよびゲートドライバの各ＭＯＤＥ端子への信号を供給する配線である。
　電源供給ラインＷ１と、ＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ラインＷ３とは、回路基板１０上において、水平方向に延びて配置されている。電源供給ラインＷ１には、ソースドライバＳＤ１～ＳＤｎの電源チャージポンプ回路１および電源回路４から、フレキシブル基板２０を介して配線が延びて電気的に接続している。ＴＴＬ信号供給ラインＷ２には、ソースドライバＳＤ１～ＳＤｎのタイミングコントローラ３から配線が延びて電気的に接続している。ＬＶＤＳ信号供給ラインＷ３には、ソースドライバＳＤ１～ＳＤｎのレシーバ２から、フレキシブル基板２０を介して配線が延びて電気的に接続している。
　上記のように、この例では、電源供給ラインＷ１、ＴＴＬ信号供給ラインＷ２およびＬＶＤＳ信号供給ラインＷ３は、複数のソースドライバＳＤ１～ＳＤｎへ信号を供給する配線であって、複数のソースドライバＳＤ１～ＳＤｎが並んだ位置に対応して、回路基板１０の水平方向の一端から他端に渡って延びて配置されている。
　なお、ＬＶＤＳ信号を送信する配線をマルチドロップ構成とする場合には、スタブ長を極力短くすることが望ましい。このことから、ＬＶＤＳ信号供給ラインＷ３は、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２よりもフレキシブル基板２０側に配置されることが望ましい。ＬＶＤＳ信号供給ラインＷ３をフレキシブル基板２０の近傍に配置した場合、複数のソースドライバＳＤ１～ＳＤｎの電源チャージポンプ回路１、タイミングコントローラ３および電源回路４から、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２に延びた配線は、ＬＶＤＳ信号供給ラインＷ３と交差して配置されることとなる。図３に示す構成では、ＬＶＤＳ信号供給ラインＷ３は、少なくとも３（ｎ－１）箇所において、電源信号あるいはＴＴＬ信号を供給する配線と絶縁層を介して交差することとなる。
　これに対し、上述の実施形態の表示装置では、ＬＶＤＳ信号供給ラインをマルチドロップ構成とすることなく、マスタードライバであるソースドライバＳＤ１のみがＬＶＤＳ信号を受信するレシーバ２を備えた構成となっている。このことにより、本実施形態の表示装置では、回路基板１０上のフレキシブル基板２０近傍において、ＬＶＤＳ信号供給ラインＷ３を水平方向に渡って配置する必要がなくなり、ＬＶＤＳ信号供給ラインＷ３と電源信号あるいはＴＴＬ信号を供給する配線とが絶縁層を介して交差する箇所を最小限とすることができる。その結果、ＬＶＤＳ信号である映像信号や同期信号にクロストークなどによるノイズが生じることを回避することができ、表示領域ＤＹＰに表示される映像の表示品質を安定させることができる。
　すなわち、本発明の実施形態によれば、安定した表示品質の表示装置を提供することができる。
　なお、上述の実施形態では、複数のソースドライバＳＤ１～ＳＤｎ間で、ＴＴＬ信号（２４ビットの階調信号）の映像信号を通信していたが、通信部５間でＬＶＤＳ信号である映像信号を通信するように構成されても構わない。その場合には、スレーブドライバであるソースドライバＳＤ２～ＳＤｎは、ＬＶＤＳ信号である映像信号をＴＴＬ信号である映像信号に変換する変換手段を更に備え、ソースドライバＳＤ１～ＳＤｎは、変換手段により変換された映像信号を夫々対応する信号線ＳＬへ出力する。
　また、上述の実施形態では、ＬＶＤＳ信号供給ラインＷ３に、回路基板１０上において抵抗器Ｒが挿入されていたが、抵抗器Ｒは、ソースドライバＳＤ１内に搭載されていても構わない。上述の実施形態では、ＬＶＤＳ信号供給ラインはマルチドロップ形式を採用していないため、終端抵抗はレシーバから離れた位置に配置されてもインピーダンスの整合をとることが比較的容易である。一方で、ソースドライバＳＤ１内に抵抗器Ｒを搭載すると、レシーバの近傍に終端抵抗を配置することが可能となるが、ドライバチップにより抵抗値にバラツキが生じることがある。したがって、表示装置の設計に応じて、抵抗器Ｒの搭載位置は適切に選択すべきである。
　また、上述の実施形態では、ＬＶＤＳ信号として映像信号を回路基板から液晶表示パネルＰＮＬへ供給する例について説明したが、ＬＶＤＳ信号は映像信号に限定されるものではない。映像信号以外の他の信号をＬＶＤＳおよび他の通信規格に基づいて通信する際にも、上述の実施形態と同様に、回路基板からマルチチップの１つへフレキシブル基板を介してＬＶＤＳ信号を通信し、１つのチップから他の複数のチップへ順次通信することにより、上述の実施形態と同様の効果を得ることができる。
　本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。

Claims (4)

  1. 　マトリクス状に配置した複数の表示画素を含む表示領域と、前記表示領域において、第１方向に沿って延びた複数の走査線と、前記第１方向と交差した第２方向に沿って延びた複数の信号線と、前記表示領域の周囲に配置され、前記複数の走査線を駆動するゲートドライバと、前記複数の信号線を駆動する複数のソースドライバと、を備えた表示パネルと、
    　前記表示パネルの一端にフレキシブル基板を介して電気的に接続し、前記表示パネルへ駆動信号を供給する回路基板と、を備え、
    　前記複数のソースドライバは、前記駆動信号を受信しＴＴＬ方式の信号に変換するレシーバと、前記ＴＴＬ方式の信号が書き込まれるバッファと、を含むマスタードライバと、前記マスタードライバを介して前記ＴＴＬ方式の信号を受信する複数のスレーブドライバとを含む、表示装置。
  2. 　前記駆動信号は、ＬＶＤＳ信号、ＭＩＤＩ ＤＳＩ規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ規格に基づく信号、および、ＨＤＭＩ（High-Definition Multimedia Interface）規格に基づく信号のいずれかである、請求項１記載の表示装置。
  3. 　前記駆動信号は映像信号を含む、請求項１又は請求項２記載の表示装置。
  4. 　前記マスタードライバは、前記第１方向における両端にそれぞれ配置された電源入力端子と、前記電源入力端子間に配置された、映像信号入力端子およびＴＴＬ信号入力端子を備え、
    　前記回路基板は、前記第１方向に延びた電源供給ラインおよびＴＴＬ信号供給ラインと、駆動信号供給ラインと、を備え、
    　前記電源供給ラインには前記電源入力端子から前記第２方向に延びた配線が電気的に接続し、前記ＴＴＬ信号供給ラインには前記ＴＴＬ信号入力端子から前記第２方向に延びた配線が電気的に接続し、前記駆動信号供給ラインには前記映像信号入力端子から前記第２方向に延びた配線が電気的に接続している、前記駆動信号供給ラインは、前記回路基板上において前記電源供給ラインと１ヶ所で交差している、請求項１乃至請求項３のいずれか１項記載の表示装置。
PCT/JP2017/001723 2016-01-19 2017-01-19 表示装置 WO2017126600A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017562881A JP6569743B2 (ja) 2016-01-19 2017-01-19 表示装置
CN201780003740.2A CN108352153B (zh) 2016-01-19 2017-01-19 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016007836 2016-01-19
JP2016-007836 2016-01-19

Publications (1)

Publication Number Publication Date
WO2017126600A1 true WO2017126600A1 (ja) 2017-07-27

Family

ID=59361751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/001723 WO2017126600A1 (ja) 2016-01-19 2017-01-19 表示装置

Country Status (4)

Country Link
JP (1) JP6569743B2 (ja)
CN (1) CN108352153B (ja)
TW (1) TWI642303B (ja)
WO (1) WO2017126600A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12073768B2 (en) 2022-07-29 2024-08-27 Sapien Semiconductors Inc. Display apparatus and data transmission methods thereof
KR102672652B1 (ko) * 2022-07-29 2024-06-07 주식회사 사피엔반도체 디스플레이 장치 및 그의 데이터 전송 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030949A (ja) * 2004-07-15 2006-02-02 Au Optronics Corp 液晶ディスプレイ装置及び駆動チップ、並びにそのデータ伝送方法
JP2006350341A (ja) * 2005-06-15 2006-12-28 Chi Mei Electronics Corp ディスプレイおよびその駆動方法
JP2008180816A (ja) * 2007-01-23 2008-08-07 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法
US20100277458A1 (en) * 2009-04-30 2010-11-04 Mstar Semiconductor, Inc. Driving Circuit on LCD Panel and Associated Control Method
US20100289839A1 (en) * 2009-05-15 2010-11-18 Woongki Min Liquid crystal display
JP2011223005A (ja) * 2010-04-13 2011-11-04 Silicon Works Co Ltd ドライバー集積回路チップの電源連結構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
TWI259432B (en) * 2004-05-27 2006-08-01 Novatek Microelectronics Corp Source driver, source driver array, and driver with the source driver array and display with the driver
JP4232819B2 (ja) * 2006-11-30 2009-03-04 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
US20130050130A1 (en) * 2011-08-22 2013-02-28 Sharp Kabushiki Kaisha Touch panel and display device with differential data input
KR102192475B1 (ko) * 2013-12-24 2020-12-17 엘지디스플레이 주식회사 디스플레이 장치
JP2015143933A (ja) * 2014-01-31 2015-08-06 株式会社ジャパンディスプレイ 静電容量型センサ付き表示装置及びその駆動方法
TWM493832U (zh) * 2014-08-05 2015-01-11 Evalue Technology Inc 顯示裝置及顯示系統
KR102348701B1 (ko) * 2015-05-31 2022-01-06 엘지디스플레이 주식회사 액정 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030949A (ja) * 2004-07-15 2006-02-02 Au Optronics Corp 液晶ディスプレイ装置及び駆動チップ、並びにそのデータ伝送方法
JP2006350341A (ja) * 2005-06-15 2006-12-28 Chi Mei Electronics Corp ディスプレイおよびその駆動方法
JP2008180816A (ja) * 2007-01-23 2008-08-07 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法
US20100277458A1 (en) * 2009-04-30 2010-11-04 Mstar Semiconductor, Inc. Driving Circuit on LCD Panel and Associated Control Method
US20100289839A1 (en) * 2009-05-15 2010-11-18 Woongki Min Liquid crystal display
JP2011223005A (ja) * 2010-04-13 2011-11-04 Silicon Works Co Ltd ドライバー集積回路チップの電源連結構造

Also Published As

Publication number Publication date
TW201733337A (zh) 2017-09-16
CN108352153A (zh) 2018-07-31
CN108352153B (zh) 2020-10-02
TWI642303B (zh) 2018-11-21
JPWO2017126600A1 (ja) 2018-06-21
JP6569743B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
EP3477626B1 (en) Oled display panel and oled display device
KR102505897B1 (ko) Oled 표시패널
US6903717B2 (en) Display device having driving circuit
KR101862347B1 (ko) 표시장치 및 이를 갖는 표시장치 세트
US7193623B2 (en) Liquid crystal display and driving method thereof
US7106295B2 (en) Liquid crystal display device
US20040239655A1 (en) Display drive control system
KR101451796B1 (ko) 표시장치
WO2017024627A1 (zh) 一种液晶显示驱动系统及驱动方法
KR20090082751A (ko) 액정 표시 장치
JP6569743B2 (ja) 表示装置
KR20150022182A (ko) 표시 장치
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
KR101244773B1 (ko) 표시장치
KR20070121560A (ko) 표시 장치
KR100861269B1 (ko) 액정표시장치
CN114846537B (zh) 一种显示基板、驱动方法及显示面板
US11804167B2 (en) Display drive IC and display device including the same
KR102039675B1 (ko) 액정표시장치
KR102596362B1 (ko) 데이터구동부 및 이를 포함하는 표시장치
KR101010148B1 (ko) 평판 표시장치의 구동회로
KR100933444B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20160077442A (ko) 표시장치
JP2005275430A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17741477

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017562881

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17741477

Country of ref document: EP

Kind code of ref document: A1