JP2006030949A - 液晶ディスプレイ装置及び駆動チップ、並びにそのデータ伝送方法 - Google Patents

Abstract

【課題】 伝送中の画素信号が減衰するのを防止して、伝送クロックレートを増加させることができる液晶ディスプレイ装置を提供する。
【解決手段】 ＬＣＤは、タイミングコントローラと、複数の駆動チップと、ディスプレイパネルとを備える。駆動チップ３０４は、カスケード接続されており、フレームを表示するようにディスプレイパネルを駆動する。駆動チップ３０４は、差動レシーバ４０４と、シングルエンドレシーバ４０６と、シフトレジスタ４０８と、差動トランスミッタ４１０と、シングルエンドトランスミッタ４１２と、画素ドライバ４１６とを含む。駆動チップ３０４は、画素信号を受け取り、その画素信号にしたがってディスプレイパネルを駆動し、画素信号を次段の駆動チップに出力する。
【選択図】 図４

Description

本発明は、一般に、液晶ディスプレイ装置に関し、特に、デュアル伝送モードを有する液晶ディスプレイ装置及びこの液晶ディスプレイ装置の駆動チップ、並びにそのデータ伝送方法に関する。この特許出願は、２００４年７月１５日に出願された台湾特許出願（出願番号０９３１２１２２３）の利益を享受するものであり、その内容は、参照することによってここに組み込まれる。

図１は、従来の液晶ディスプレイ（Liquid Crystal Display；ＬＣＤ）装置を示している。ＬＣＤ１００は、タイミングコントローラ１０２と、カスケード接続されたｎ個の駆動チップ１０４と、ディスプレイパネル１０８と、ＰＣＢ（プリント回路板）１０６と、ガラス基板１１０とを含む。ＰＣＢ１０６上に配設されたタイミングコントローラ１０２は、シングルエンドタイプとされる画素信号を出力するのに用いられる。第１の駆動チップ１０４（１）は、タイミングコントローラ１０２に電気的に接続されている。駆動チップ１０４（１），１０４（２），１０４（３），・・・，１０４（ｎ）は、カスケード接続されている。駆動チップ１０４（１）がタイミングコントローラ１０２から画素信号を受け取ると、その画素信号は、駆動チップ１０４（２）に供給され、さらに、駆動チップ１０４（２）は、順次、この画素信号を次段の駆動チップ１０４（３）に供給する。ＬＣＤ１００においては、画素信号が最後の駆動チップ１０４（ｎ）に供給されるまで、かかる方法が継続される。各駆動チップ１０４は、捕捉された画素信号にしたがってディスプレイパネル１０８を駆動する。各駆動チップ１０４は、ガラス基板１１０上に配設されている。そのようなガラス基板１１０上のレイアウトは、チップオンガラス（Chip On Glass；ＣＯＧ）と称される。例えば、ＣＯＧ技術は、米国特許出願公開第２００３／０００８１３３号明細書に用いられている。

図２は、従来の駆動チップを示している。画素信号は、駆動チップ１０４間をシングルエンドタイプで伝送される。駆動チップ１０４は、シングルエンドレシーバ１１１と、シングルエンドトランスミッタ１１２と、シフトレジスタ１１３と、画素ドライバ１１４とを含む。例えば、シングルエンドレシーバ１１１及びシングルエンドトランスミッタ１１２は、ＣＭＯＳ ＴＴＬ回路から構成される。まず、シングルエンドレシーバ１１１は、画素データを受け取ると、その画素データをシフタレジスタ１１３に供給し、さらに、シフトレジスタ１１３は、次段の駆動チップへの出力のために、順次、この画素データをシングルエンドトランスミッタ１１２に供給する。画素ドライバ１１４は、シフトレジス１１３から当該駆動チップに対応するデータを引き出し、引き出したデータを用いてディスプレイパネル１０８を駆動する。

しかしながら、ガラス基板の導電ワイヤのインピーダンスが大きいことに起因して、駆動チップ間に配設されたガラス基板の導電ワイヤを介して画素信号が伝送される場合には、その画素信号はシビアに減衰する。特に、高解像度ＬＣＤにおいては、信号をより長く伝送する必要があり、この種のレイアウトの応用が困難な問題として残っていることから、必要とされる駆動チップの数がさらに多くなり、また、信号減衰の問題はより厳しくなる。

本発明は、このような実情に鑑みてなされたものであり、伝送中の画素信号が減衰するのを防止して、伝送クロックレートを増加させることができる液晶ディスプレイ装置及びその駆動チップ、並びにそのデータ伝送方法を提供することを目的とする。

本発明は、タイミングコントローラと、カスケード接続された複数の駆動チップと、ディスプレイパネルとを備える液晶ディスプレイ（Liquid Crystal Display；ＬＣＤ）装置を提供することにより、上述した目的を達成する。タイミングコントローラは、複数の駆動チップのうち第１の駆動チップに画素信号を出力する。第１の駆動チップは、プリセット受信モードにしたがって画素信号を受け取り、プリセット出力モードにしたがって画素信号を第２の駆動チップに出力する。画素信号は、最後の駆動チップに到達するまで同様の方法で伝送され続ける。各駆動チップは、画素信号を抽出し、ディスプレイパネルを駆動するために抽出した画素信号を用いる。

また、本発明は、ＬＣＤのデータ伝送方法を提供することにより、上述した目的のうち他の目的を達成する。ＬＣＤは、タイミングコントローラと、カスケード接続された第１の駆動チップ及び第２の駆動チップとを備える。本発明にかかるＬＣＤのデータ伝送方法は、以下の工程を備える。まず、画素信号は、タイミングコントローラから出力される。続いて、第１の駆動チップは、プリセット受信モードにしたがって画素信号を受け取り、その画素信号を引き出す。そして、第１の駆動チップは、プリセット出力モードにしたがって第２の駆動チップに画素信号を伝送する。

本発明は、伝送中の画素信号が減衰するのを防止することができ、伝送クロックレートを増加させることができる。

以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。本発明の他の目的、特徴、及び利点は、望ましいものの限定されることはない具体例についての以下の詳細な記述から明らかとなるであろう。以下の記述は、添付した図面を参照してなされる。

図３は、本発明の望ましい具体例によるＬＣＤの駆動回路を示している。ＬＣＤ３００は、タイミングコントローラ３０２と、カスケード接続されたｎ個の駆動チップ３０４と、プリント回路板（Print Circuit Board；ＰＣＢ）３０６と、ガラス基板３１０とを含む。ＰＣＢ３０６上に配設されたタイミングコントローラ３０２は、差動タイプで画素信号を出力する。第１の駆動チップ３０４（１）は、タイミングコントローラ３０２に電気的に接続されている。駆動チップ３０４（１），３０４（２），３０４（３），・・・，３０４（ｎ）は、シリアルに接続されている。ガラス基板３１０上に配設された駆動チップ３０４（１）は、タイミングコントローラ３０２から出力される画素信号を受け取り、その画素信号を次段の駆動チップ３０４（２）に供給する。駆動チップ３０４（２）は、順次、この画素信号を次段の駆動チップ３０４（３）に供給する。ＬＣＤ３００においては、画素信号が最後の駆動チップ３０４（ｎ）に供給されるまで、かかる方法が継続される。画素信号は、駆動チップ３０４間を、差動モードで、又は差動モードとシングルエンドモードとを交互にして伝送される。各駆動チップ３０４は、ディスプレイパネル３０８を駆動するために引き出された画素信号を用いる。ガラス基板３１０は、駆動チップ３０４の基板である。カスケード接続又は配列された駆動チップを介したそのようなデータ伝送方法は、ＷＯＡ（Wire on Array）と称される。

図４は、本発明の望ましい具体例による駆動チップを示している。各駆動チップ３０４は、入力セレクタ４０２と、差動レシーバ４０４と、シングルエンドレシーバ４０６と、シフトレジスタ４０８と、差動トランスミッタ４１０と、シングルエンドトランスミッタ４１２と、出力セレクタ４１４と、画素ドライバ４１６とを含む。

駆動チップ３０４は、プリセット受信モードとプリセット出力モードとを有する。プリセット受信モードは、差動モード又はシングルエンドモードとされ、プリセット出力モードもまた、差動モード又はシングルエンドモードとされる。駆動チップ３０４は、当該駆動チップ３０４のプリセット受信モードにしたがって画素信号を受け取り、当該駆動チップ３０４のプリセット出力モードにしたがってその画素信号を出力する。入力セレクタ４０２は、画素信号を受け取った後に当該画素信号を出力するためのものである。入力セレクタ４０２のプリセット受信モードが差動モードである場合には、差動レシーバ４０４は、画素信号を受け取るように当該入力セレクタ４０２によってイネーブルとされ、その画素信号を出力前に内部信号に変換する。なお、この具体例における内部信号は、シングルエンドタイプに変換される。一方、入力セレクタ４０２のプリセット受信モードがシングルエンドモードである場合には、シングルエンドレシーバ４０６は、画素信号を受け取るように当該入力セレクタ４０２によってイネーブルとされ、その画素信号を出力前に内部信号に変換する。なお、この具体例における内部信号は、シングルエンドタイプのままである。

シフトレジスタ４０８は、差動レシーバ４０４又はシングルエンドレシーバ４０６から内部信号を受け取り、一時的に格納するためのものである。差動トランスミッタ４１０は、シフタレジスタ４０８によって出力された内部信号を受け取って変換し、差動タイプで画素信号を出力するものである。シングルエンドトランスミッタ４１２は、シフタレジスタ４０８によって出力された内部信号を受け取って変換し、シングルエンドタイプで画素信号を出力するものである。

出力セレクタ４１４は、プリセット出力モードにしたがって、差動トランスミッタ４１０又はシングルエンドトランスミッタ４１２によって出力された画素信号を選択的に出力する。プリセット出力モードが差動モードである場合には、出力セレクタ４１４は、差動トランスミッタ４１０によって出力された画素信号を出力する。プリセット出力モードがシングルエンドモードである場合には、出力セレクタ４１４は、シングルエンドトランスミッタ４１２によって出力された画素信号を出力する。画素ドライバ４１６は、シフトレジスタ４０８から駆動チップに対応するデータを引き出し、そのデータにしたがって画像を表示するようにディスプレイパネル３０８を駆動する。

上述した本発明の具体例によって開示されたＬＣＤは、差動受信モード及びシングルエンド受信モード、並びに差動出力モード及びシングルエンド出力モードを有する駆動チップを備えるものとして説明したが、駆動チップは、ここではさらなる説明を行わないが、差動入出力モードを有するのみでもよい。

本発明の具体例によるＬＣＤは、ＷＯＡを介してデータを伝送するものとしたが、本発明においては、画素信号がシビアに減衰するのを防止するために、画素信号を差動モードで駆動チップ間に伝送することもできる。また、本発明においては、シングルエンド信号の低消費電力と差動信号の高品質化という双方の利点を組み込むために、差動モード又はシングルエンドモードとを交互にして画素信号を伝送することもできる。さらに、本発明においては、信号伝送に差動モードを用いることにより、高解像度ＬＣＤに適用する場合であっても、容易に高解像度を実現することができる。

本発明が、一例を介して、また望ましい具体例として記述されていた一方で、本発明は、これに限定されるものではないことは理解されるべきである。むしろ、様々な変形例並びに同様の配置及び処理を包含するように意図されるべきである。したがって、添付した特許請求の範囲は、そのような変形例並びに同様の配置及び処理を全て包含するために、最も広い解釈として与えられるべきである。

従来の液晶ディスプレイ装置の構成を示すブロック図である。 従来の駆動チップの構成を示すブロック図である。 本発明の望ましい具体例による液晶ディスプレイ装置の駆動回路の構成を示すブロック図である。 本発明の望ましい具体例による駆動チップの構成を示すブロック図である。

符号の説明

３００ ＬＣＤ
３０２ タイミングコントローラ
３０４ 駆動チップ
３０６ ＰＣＢ
３１０ ガラス基板
４０２ 入力セレクタ
４０４ 差動レシーバ
４０６ シングルエンドレシーバ
４０８ シフトレジスタ
４１０ 差動トランスミッタ
４１２ シングルエンドトランスミッタ
４１４ 出力セレクタ
４１６ 画素ドライバ

Claims (13)

1. 第１の画素信号を出力するタイミングコントローラと、
   第１の駆動チップ及び第２の駆動チップと、
   上記第１の駆動チップ及び上記第２の駆動チップに電気的に接続されているディスプレイパネルとを備え、
   上記第１の駆動チップ及び上記第２の駆動チップは、それぞれ、
   差動レシーバと、
   シングルエンドレシーバと、
   差動トランスミッタと、
   シングルエンドトランスミッタとを有し、
   上記第１の駆動チップは、上記タイミングコントローラに電気的に接続されており、当該第１の駆動チップの上記差動レシーバ又は上記シングルエンドレシーバのいずれかを利用して上記第１の画素信号を受け取るとともに、当該第１の駆動チップの上記差動トランスミッタ又は上記シングルエンドトランスミッタのいずれかを利用して第２の画素信号を出力し、
   上記第２の駆動チップは、上記第１の駆動チップに電気的に接続されており、当該第２の駆動チップの上記差動レシーバ又は上記シングルエンドレシーバのいずれかを利用して上記第２の画素信号を受け取るとともに、当該第２の駆動チップの上記差動トランスミッタ又は上記シングルエンドトランスミッタのいずれかを利用して第３の画素信号を出力すること
   を特徴とする液晶ディスプレイ装置。
2. 上記第１の駆動チップには、第１の受信モード、第２の受信モード、第１の出力モード、及び第２の出力モードがあり、
   上記第１の駆動チップは、第１の内部信号を受け取って一時的に格納し、第２の内部信号を出力するシフトレジスタをさらに有すること
   を特徴とする請求項１記載の液晶ディスプレイ装置。
3. 上記第１の内部信号及び上記第２の内部信号は、ともにシングルエンド信号であること
   を特徴とする請求項２記載の液晶ディスプレイ装置。
4. 上記第１の駆動チップは、上記第１の受信モードで当該第１の駆動チップの上記差動レシーバに、又は上記第２の受信モードで当該第１の駆動チップの上記シングルエンドレシーバに、上記第１の画素信号を選択的に供給する入力セレクタをさらに有すること
   を特徴とする請求項２記載の液晶ディスプレイ装置。
5. 上記第１の駆動チップは、上記第１の出力モードで当該第１の駆動チップの上記差動トランスミッタによって生成された上記第２の画素信号、又は上記第２の出力モードで当該第１の駆動チップの上記シングルエンドトランスミッタによって生成された上記第２の画素信号を選択的に出力する出力セレクタをさらに有すること
   を特徴とする請求項２記載の液晶ディスプレイ装置。
6. 上記第１の駆動チップは、上記第１の内部信号又は上記第２の内部信号のいずれかを上記シフトレジスタから引き出して、当該第１の内部信号又は当該第２の内部信号のいずれかにしたがって画像を表示するように上記ディスプレイパネルを駆動する画素ドライバをさらに有すること
   を特徴とする請求項２記載の液晶ディスプレイ装置。
7. 上記第２の駆動チップには、第１の受信モード、第２の受信モード、第１の出力モード、及び第２の出力モードがあり、
   上記第２の駆動チップは、第３の内部信号を受け取って一時的に格納し、第４の内部信号を出力するシフトレジスタをさらに有すること
   を特徴とする請求項１記載の液晶ディスプレイ装置。
8. 上記第３の内部信号及び上記第４の内部信号は、ともにシングルエンド信号であること
   を特徴とする請求項７記載の液晶ディスプレイ装置。
9. 上記第２の駆動チップは、上記第１の受信モードで当該第２の駆動チップの上記差動レシーバに、又は上記第２の受信モードで当該第２の駆動チップの上記シングルエンドレシーバに、上記第２の画素信号を選択的に供給する入力セレクタをさらに有すること
   を特徴とする請求項７記載の液晶ディスプレイ装置。
10. 上記第２の駆動チップは、上記第１の出力モードで当該第２の駆動チップの上記差動トランスミッタによって生成された上記第３の画素信号、又は上記第２の出力モードで当該第２の駆動チップの上記シングルエンドトランスミッタによって生成された上記第３の画素信号を選択的に出力する出力セレクタをさらに有すること
    を特徴とする請求項７記載の液晶ディスプレイ装置。
11. 上記第２の駆動チップは、上記第３の内部信号又は上記第４の内部信号のいずれかを上記シフトレジスタから引き出して、当該第３の内部信号又は当該第４の内部信号のいずれかにしたがって画像を表示するように上記ディスプレイパネルを駆動する画素ドライバをさらに有すること
    を特徴とする請求項７記載の液晶ディスプレイ装置。
12. 液晶ディスプレイ装置上の第１の駆動チップ及び第２の駆動チップにおけるデータ伝送方法であって、
    上記液晶ディスプレイ装置のタイミングコントローラによって第１の画素信号を供給し、
    上記第１の駆動チップに対応する受信モードにしたがって、上記タイミングコントローラから受け取った上記第１の画素信号を当該第１の駆動チップに一時的に格納し、
    上記第１の駆動チップに対応する出力モードにしたがって、当該第１の駆動チップによって第２の画素信号を上記第２の駆動チップに供給し、
    上記第２の駆動チップに対応する受信モードにしたがって、当該第２の駆動チップによって上記第２の画素信号を受け取り、
    上記第２の駆動チップに対応する出力モードにしたがって、当該第２の駆動チップによって第３の画素信号を供給すること
    を特徴とするデータ伝送方法。
13. 第１の画素信号を受け取って第２の画素信号を出力する駆動チップであって、
    第１の受信モードにしたがって上記第１の画素信号を選択的に受け取り、第１の内部信号を出力する差動レシーバと、
    第２の受信モードにしたがって上記第１の画素信号を選択的に受け取り、上記第１の内部信号を出力するシングルエンドレシーバと、
    第１の出力モードにしたがって、上記第１の内部信号を選択的に受け取り、第２の内部信号を上記第２の画素信号として出力する差動トランスミッタと、
    第２の出力モードにしたがって、上記第１の内部信号を選択的に受け取り、上記第２の内部信号を上記第２の画素信号として出力するシングルエンドトランスミッタとを備えること
    を特徴とする駆動チップ。