JP2008147911A - 信号中継装置およびその関連技術 - Google Patents
信号中継装置およびその関連技術 Download PDFInfo
- Publication number
- JP2008147911A JP2008147911A JP2006331646A JP2006331646A JP2008147911A JP 2008147911 A JP2008147911 A JP 2008147911A JP 2006331646 A JP2006331646 A JP 2006331646A JP 2006331646 A JP2006331646 A JP 2006331646A JP 2008147911 A JP2008147911 A JP 2008147911A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- selection
- input terminal
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
- H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】差動信号入力であってもシングルエンド信号入力であっても受信可能で、シングルエンド信号の入力時には正論理信号であっても負論理信号であっても対応でき、しかも端子数を可能な限り少なくすることが可能な信号中継装置を提供する。
【解決手段】差動信号生成部1、第1および第2の選択手段E1,E2を備える。差動信号生成部1は、正極側入力端子I1からの入力信号S1と負極側入力端子I2からの入力信号S2を入力し両者の差動信号ΔSを出力する。第1の選択手段E1は、選択信号入力端子Isからの選択信号S3と入力信号S1および入力信号S2を入力し、入力信号S1と入力信号S2のいずれか一方の論理と選択信号S3の論理とに応じて入力信号S2と入力信号S1とのいずれか一方を選択して出力する。第2の選択手段E2は、選択信号S3の論理に応じて差動信号生成部1の出力と第1の選択手段E1の出力とのいずれか一方を選択する。
【選択図】図1
【解決手段】差動信号生成部1、第1および第2の選択手段E1,E2を備える。差動信号生成部1は、正極側入力端子I1からの入力信号S1と負極側入力端子I2からの入力信号S2を入力し両者の差動信号ΔSを出力する。第1の選択手段E1は、選択信号入力端子Isからの選択信号S3と入力信号S1および入力信号S2を入力し、入力信号S1と入力信号S2のいずれか一方の論理と選択信号S3の論理とに応じて入力信号S2と入力信号S1とのいずれか一方を選択して出力する。第2の選択手段E2は、選択信号S3の論理に応じて差動信号生成部1の出力と第1の選択手段E1の出力とのいずれか一方を選択する。
【選択図】図1
Description
本発明は、差動信号の受信とシングルエンド信号の受信とを切り替え可能な信号中継装置に関する。本発明の信号中継装置は、特に表示装置の分野において有用なものである。
フラットパネルディスプレイなどの表示装置において、表示データに応じた電圧信号を表示素子に印加するための表示駆動装置が並列配置されている。各表示駆動装置には表示データ、基準クロック、制御信号などが供給される。本発明の信号中継装置は、このような表示駆動装置を主な対象とする。
近年、フラットパネルディスプレイはサイズや用途が多様化し、これに伴って、表示駆動装置に供給される信号の種類も多様化している。例えば、シングルエンド信号インターフェース、RSDS(Reduced Swing DifferentialSignaling:商標登録)、LVDS(Low Voltage Differential Signaling:商標登録)など様々である。後二者は差動信号である。このような背景の中で、多様な供給信号に対応できる表示駆動装置の開発が求められている(例えば特許文献1参照)。
特開2005−284217号公報(第6−11頁、第1−11図)
上記のような多様なインターフェースに対応するための技術開発の一環として、差動信号入力にもシングルエンド信号入力にも対応できること、シングルエンド信号の入力の場合には正論理信号でも負論理信号でも対応できること、さらに端子数を可能な限り少なくすることが求められている。
したがって、本発明は、端子数を可能な限り少なくしながら、差動信号でもシングルエンド信号でも受信可能で、シングルエンド信号の場合には正論理信号でも負論理信号でも対応可能な信号中継装置を提供することを目的とする。
また、シングルエンド信号インターフェースの場合、信号配線上で発生するEMI(電子輻射ノイズ)が課題となっている。そこで、シングルエンド信号の入力時にはEMIを低減できるようにすることを目的とする。
本発明による信号中継装置は、
正極側入力端子からの入力信号と負極側入力端子からの入力信号を入力し両者の差動信号を出力する差動信号生成部と、
選択信号入力端子からの選択信号と前記正極側入力端子からの入力信号および前記負極側入力端子からの入力信号を入力し、前記正極側入力端子からの入力信号と前記負極側入力端子からの入力信号のいずれか一方の論理と前記選択信号の論理とに応じて前記負極側入力端子からの入力信号と前記正極側入力端子からの入力信号とのいずれか一方を選択して出力する第1の選択手段と、
前記選択信号入力端子からの前記選択信号の論理に応じて前記差動信号生成部の出力と前記第1の選択手段の出力とのいずれか一方を選択して出力する第2の選択手段とを備えたものである。
正極側入力端子からの入力信号と負極側入力端子からの入力信号を入力し両者の差動信号を出力する差動信号生成部と、
選択信号入力端子からの選択信号と前記正極側入力端子からの入力信号および前記負極側入力端子からの入力信号を入力し、前記正極側入力端子からの入力信号と前記負極側入力端子からの入力信号のいずれか一方の論理と前記選択信号の論理とに応じて前記負極側入力端子からの入力信号と前記正極側入力端子からの入力信号とのいずれか一方を選択して出力する第1の選択手段と、
前記選択信号入力端子からの前記選択信号の論理に応じて前記差動信号生成部の出力と前記第1の選択手段の出力とのいずれか一方を選択して出力する第2の選択手段とを備えたものである。
この構成において、選択信号として第1状態信号(“L”または“H”のいずれか一方)を入力すると、第2の選択手段が差動信号生成部の出力を選択するものとする(差動信号受信モード)。また、選択信号として第2状態信号(“H”または“L”のいずれか一方)を入力すると、第2の選択手段が第1の選択手段の出力を選択するものとする(シングルエンド信号受信モード)。このとき、第1の選択手段は、第2状態信号と正極側入力端子からの論理固定の入力信号との論理の組み合わせにより負極側入力端子からの入力信号を選択し、また、第2状態信号と負極側入力端子からの論理固定の入力信号との論理の組み合わせにより正極側入力端子からの入力信号を選択することとなる。
上記構成の信号中継装置によれば、差動信号の入力端子がシングルエンド信号の入力端子を兼用することが可能となっている。そして、正極側入力端子からの入力信号と負極側入力端子からの入力信号との差動信号を選択する状態と、正極側入力端子からの入力信号を選択する状態と、負極側入力端子からの入力信号を選択する状態との3つの選択可能な状態をもたせることが可能になっている。
以上を要するに、差動信号入力であってもシングルエンド信号入力であっても受信可能で、さらに、シングルエンド信号の入力時には、シングルエンド信号が正論理信号であっても負論理信号であっても、正論理入力か負論理入力かを切り換えるための専用の信号を必要とせずに動作させることが可能となっている。これにより、端子数の増加を極力抑えることが可能となっている。
上記構成の信号中継装置において、前記差動信号生成部は、前記選択信号が前記第1状態信号のときは動作可能状態に制御され、前記選択信号が前記第2状態信号のときは動作停止状態に制御されるという態様がある。このように構成すれば、差動信号入力時には差動信号生成部がアクティブにされるが、シングルエンド信号入力時には差動信号生成部は動作停止とされ、消費電流の削減が可能となる。
また上記構成の信号中継装置において、前記第1の選択手段は、前記選択信号が前記第2状態信号のときは動作可能状態に制御され、前記選択信号が前記第1状態信号のときは動作停止状態に制御にされるという態様がある。このように構成すれば、シングルエンド信号入力時には第1の選択手段はアクティブとされるが、差動信号入力時には第1の選択手段は動作停止とされ、消費電流の削減が可能となる。
また上記構成の信号中継装置において、前記第1の選択手段と前記第2の選択手段との間に、前記選択信号の論理に応じて遅延効果が切り替えられる遅延調整手段が挿入されているという態様がある。差動信号受信モードの場合とシングルエンド信号受信モードの場合とで信号が伝播する経路が異なるため、遅延時間に差が生じる。そこで、差動信号であってもシングルエンド信号であっても遅延時間が同じになるよう、遅延調整手段を第1の選択手段と第2の選択手段との間に挿入している。この構成によれば、差動信号受信モードとシングルエンド信号受信モードとの経路長の差に起因する遅延時間の差異を吸収し、いずれのモードでも信号到達時間を等しくすることが可能となる。
また上記構成の信号中継装置において、前記第1の選択手段は、その構成素子が正極性用と負極性用とで等価に構成され、かつ前記正極側入力端子までの配線抵抗値と前記負極側入力端子までの配線抵抗値とが互いに等しくされているという態様がある。このように構成すれば、正極側入力端子に対する寄生容量と負極側入力端子に対する寄生容量が等しくなり、正論理入力に対しても負論理入力に対してもともにタイミング調整をする必要がなくなる。
また上記構成の信号中継装置において、前記第1の選択手段は、NAND型回路とNOR型回路とで構成されているという態様がある。あるいは、前記第1の選択手段は、NOR型回路のみで構成されているという態様もある。NAND型回路やNOR型回路は、入力の一方を“H”または“L”に固定するとインバータになり、他方の入力を選択して反転した上で出力する。
また、本発明による表示駆動装置は、上記のいずれかの信号中継装置が複数並列配置された表示駆動装置であって、前記正極側入力端子に正論理クロックを入力し前記負極側入力端子に論理固定の制御信号を入力する形態の第1の信号中継装置と、前記負極側入力端子に負論理クロックを入力し前記正極側入力端子に前記論理固定の制御信号を入力する形態の第2の信号中継装置とが、交互に配置されているものである。
表示パネルの辺に沿って複数の信号中継装置を並列配置している表示駆動装置において、コントローラから信号配線を介してクロックを伝送すると、隣接する信号配線に流れるデータ信号に対してクロックがEMI(電子輻射ノイズ)の原因となる可能性がある。このEMIを抑制する。すなわち、第1の信号中継装置と第2の信号中継装置とを交互に配置し、第1の信号中継装置に対して正論理クロックを供給する信号配線と第2の信号中継装置に対して負論理クロックを供給する信号配線を並走することにより、シングルエンド信号受信モードにおいて、正論理クロックの信号配線から発生するEMIと負論理クロックの信号配線から発生するEMIとが電磁的に相殺され、その結果としてEMIを低減させることが可能となる。
また、本発明によるドットマトリックス型表示装置は、上記のいずれかの信号中継装置の複数が並列配置されたデータドライバと、これら複数の信号中継装置に対してクロック、制御信号を供給するコントローラとからなるものである。
本発明によれば、差動信号入力であってもシングルエンド信号入力であっても受信可能で、さらに、シングルエンド信号の入力時には、シングルエンド信号が正論理信号であっても負論理信号であっても、正論理入力か負論理入力かを切り換えるための専用の信号を必要とせずに動作させることができ、端子数の増加を極力抑えることが可能となっている。その結果として、1つの信号中継装置で多様なインターフェースに対応可能となる。
以下、本発明にかかわる信号中継装置の実施の形態を図面を用いて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1における信号中継装置の構成を示す回路図である。図1において、Aは信号中継装置(例えば液晶駆動装置もしくはデータドライバ)、I1は差動信号の正極側入力端子、I2は差動信号の負極側入力端子、Isは選択信号入力端子、1は差動信号生成部、E1は第1の選択手段、E2は第2の選択手段である。
図1は本発明の実施の形態1における信号中継装置の構成を示す回路図である。図1において、Aは信号中継装置(例えば液晶駆動装置もしくはデータドライバ)、I1は差動信号の正極側入力端子、I2は差動信号の負極側入力端子、Isは選択信号入力端子、1は差動信号生成部、E1は第1の選択手段、E2は第2の選択手段である。
この信号中継装置Aは、選択信号入力端子Isからの選択信号S3の論理に応じて、2つの受信モードすなわち差動信号受信モードとシングルエンド信号受信モードとを切り替えるようになっている。つまり、選択信号S3が“L”レベルのときは差動信号受信モードが選択され、選択信号S3が“H”レベルのときはシングルエンド信号受信モードが選択されるようになっている。以下、信号中継装置Aの詳細を説明する。
差動信号生成部1は、正極側入力端子I1からの入力信号S1と負極側入力端子I2からの入力信号S2とを入力とし、両者の差動信号に変換して出力するものである。差動信号生成部1は、選択信号入力端子Isからの選択信号S3が“L”レベルのときに動作し、選択信号S3が“H”レベルのときは動作停止状態となる。
第1の選択手段E1は、選択信号入力端子Isからの選択信号S3が“H”レベルのときに動作し、正極側入力端子I1からの入力信号S1と負極側入力端子I2からの入力信号S2とのいずれか一方を選択して、第2の選択手段E2へ出力するものである。すなわち、入力信号S2を“H”レベルに固定することにより入力信号S1が選択され、入力信号S1を“L”レベルに固定することにより入力信号S2が選択されるようになっている。選択信号S3が“L”レベルのときは、第1の選択手段E1は不動作状態となる。図示例の場合、第1の選択手段E1は、2つのNAND回路と1つのNOR回路から構成されている。
第2の選択手段E2は、選択信号入力端子Isからの選択信号S3が“L”レベルのときは差動信号受信部1から出力される差分信号ΔSを選択して出力し、選択信号S3が“H”レベルのときは第1の選択手段E1から出力される選択結果信号Sを選択して出力するものである。
次に、以上のように構成された本実施の形態の信号中継装置の動作を説明する。
(1)差動信号受信モードの動作
選択信号S3が“L”レベルとされて差動信号受信モードが選択されると、差動信号生成部1はアクティブな状態となる。正極側入力端子I1に入力信号S1が入力され、負極側入力端子I2に入力信号S2が入力され、差動信号生成部1によって両信号の差分がとられた差分信号ΔSが第2の選択手段E2へ出力される。ここで、選択信号S3が“L”レベルであるので、第2の選択手段E2は差動信号生成部1からの差分信号ΔSを選択して出力する。
選択信号S3が“L”レベルとされて差動信号受信モードが選択されると、差動信号生成部1はアクティブな状態となる。正極側入力端子I1に入力信号S1が入力され、負極側入力端子I2に入力信号S2が入力され、差動信号生成部1によって両信号の差分がとられた差分信号ΔSが第2の選択手段E2へ出力される。ここで、選択信号S3が“L”レベルであるので、第2の選択手段E2は差動信号生成部1からの差分信号ΔSを選択して出力する。
なお、第1の選択手段E1においては、選択信号S3が“L”レベルであるので、NAND回路が2つとも閉状態となる。選択結果信号Sは“L”レベル固定となっているが、この選択結果信号Sは第2の選択手段E2では選択されない。
(2)シングルエンド信号受信モードの動作
選択信号S3が“H”レベルとされてシングルエンド信号受信モードが選択されると、第1の選択手段E1のNAND回路は2つとも開状態となる。NAND回路の動作特性は、一方の入力が“H”レベルのときに他の入力にとってのインバータとして動作するというものである。
選択信号S3が“H”レベルとされてシングルエンド信号受信モードが選択されると、第1の選択手段E1のNAND回路は2つとも開状態となる。NAND回路の動作特性は、一方の入力が“H”レベルのときに他の入力にとってのインバータとして動作するというものである。
まず、正極側入力端子I1に正論理入力が入力される場合について説明する。このとき、負極側入力端子I2を“H”レベルに固定する。その結果、第1の選択手段E1において、NAND回路G2の出力は常時“L”、NOR回路G3の入力は常時“L”となり、正極側入力端子I1からの入力信号S1がNAND回路G1およびNOR回路G3を通って選択結果信号Sとなり、第2の選択手段E2に出力される。ここで、選択信号S3が“H”レベルであるので、第2の選択手段E2は第1の選択手段E1からの選択結果信号Sを選択して出力する。選択結果信号Sは、正極側入力端子I1に入力される正論理信号に応じて変化する。
次に、負極側入力端子I2に負論理入力が入力される場合について説明する。このとき、正極側入力端子I1を“L”レベルに固定する。その結果、第1の選択手段E1において、NAND回路G1の出力は常時“H”、NOR回路G3の入力は常時“L”となり、負極側入力端子I2からの入力信号S2がNAND回路G2およびNOR回路G3を通って選択結果信号Sとなり、第2の選択手段E2に出力される。ここで、選択信号S3が“H”レベルであるので、第2の選択手段E2は第1の選択手段E1からの選択結果信号Sを選択して出力する。選択結果信号Sは、負極側入力端子I2に入力される正論理信号に応じて変化する。
一方、差動信号生成部1は、選択信号S3が“H”レベルとされると、動作停止状態となり、消費電流が削減される。
本実施の形態によれば、差動信号入力の端子とシングルエンド信号入力の端子とを端子I1と端子I2とで兼用し、正極側入力端子I1からの入力信号S1と負極側入力端子I2からの入力信号S2との差分信号ΔSを選択する状態と、正極側入力端子I1からの入力信号S1を選択する状態と、負極側入力端子I2からの入力信号S2を選択する状態との3つの選択可能な状態をもたせることが可能になっている。さらに、シングルエンド信号入力時には、シングルエンド信号入力が正論理入力であっても負論理であっても、正論理入力か負論理入力かを切り換えるための専用の信号を必要とせずに動作させることができる。これにより、端子数の増加を極力抑えることが可能となっている。
(実施の形態2)
図2は本発明の実施の形態2における信号中継装置の構成を示す回路図である。図2において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。第1の選択手段E1がNOR回路のみを用いて構成されている。G1′,G2′はNOR回路である。第2の選択手段E2の動作論理は、実施の形態1の場合とは逆になっている。その他の構成については、実施の形態1と同様であるので、説明を省略する。
図2は本発明の実施の形態2における信号中継装置の構成を示す回路図である。図2において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。第1の選択手段E1がNOR回路のみを用いて構成されている。G1′,G2′はNOR回路である。第2の選択手段E2の動作論理は、実施の形態1の場合とは逆になっている。その他の構成については、実施の形態1と同様であるので、説明を省略する。
本実施の形態においては、選択信号入力端子Isからの受信モードの選択信号S3が“L”レベルの場合に、シングルエンド信号受信モードに設定される。正論理入力である入力信号S1が正極側入力端子I1に入力される場合、負極側入力端子I2からの入力信号S2を“H”レベルに固定することで、正極側入力端子I1に入力されたシングルエンド信号としての入力信号S1が選択され、第2の選択手段E2に伝わり、“L”レベルに固定された選択信号S3により“L”選択入力端子がアサートされている第2の選択手段E2において正極側入力端子I1からの入力信号S1が選択され、回路内部に入力される。
一方、負論理入力である入力信号S2が負極側入力端子I2に入力される場合は、正極側入力端子I1からの入力信号S1を“L”レベルに固定することで、負極側入力端子I2に入力されたシングルエンド信号としての入力信号S2が選択され、第2の選択手段E2において負極側入力端子I2からの入力信号S2が選択され、回路内部に入力される。
(実施の形態3)
図3は本発明の実施の形態3における信号中継装置の構成を示す回路図である。遅延調整機能にかかわるものである。図3において、2は遅延調整手段、3は内部回路である。その他の構成については、実施の形態1と同様であるので、説明を省略する。
図3は本発明の実施の形態3における信号中継装置の構成を示す回路図である。遅延調整機能にかかわるものである。図3において、2は遅延調整手段、3は内部回路である。その他の構成については、実施の形態1と同様であるので、説明を省略する。
差動信号受信モードの場合、入力された信号は差動信号生成部1を通り、第2の選択手段E2で選択され、内部回路3に伝達される。一方、シングルエンド信号受信モードの場合は、入力された信号は第1の選択手段E1を通り、第2の選択手段E2で選択され、内部回路3に伝達される。このとき、両モードで信号が通る経路が異なるため、遅延時間に差が生じる。そのため、内部回路3に信号が到達するのに要する時間が、差動信号であってもシングルエンド信号であっても同じになるよう、遅延調整手段2を第1の選択手段E1と第2の選択手段E2との間に挿入している。遅延調整手段2は、2つの遅延効果素子Z1,Z2をスイッチ素子Sw1,Sw2で切り替えるように構成されている。スイッチ素子Sw1,Sw2は選択信号S3によって切り替え制御されるようになっている。遅延効果素子Z1,Z2の遅延効果は、遅延効果素子Z1の方が大きくなっている。
差動信号受信モードの場合、選択信号S3が“L”レベルに設定され、差動信号生成部1からの差分信号ΔSが第2の選択手段E2から出力される。このとき、選択信号S3が“L”レベルであるので、スイッチ素子Sw1,Sw2は遅延効果素子Z1を選択する。したがって、第2の選択手段E2から出力される差分信号ΔSは遅延効果素子Z1を通って内部回路3に入力される。遅延効果素子Z1は遅延効果が大である。
一方、シングルエンド信号受信モードの場合、選択信号S3が“H”レベルに設定され、第1の選択手段E1からの選択結果信号Sが第2の選択手段E2から出力される。このとき、選択信号S3が“H”レベルであるので、スイッチ素子Sw1,Sw2は遅延効果素子Z2を選択する。したがって、第2の選択手段E2から出力される選択結果信号Sは遅延効果素子Z2を通って内部回路3に入力される。遅延効果素子Z2は遅延効果が小である。
以上のように本実施の形態によれば、遅延調整手段2を挿入したので、差動信号受信モードとシングルエンド信号受信モードとの経路長の差に起因する遅延時間の差異を吸収し、いずれのモードでも内部回路3への信号到達時間を等しくすることができる。
(実施の形態4)
本発明の実施の形態4においては、上記で説明した図1または図2または図3の回路構成が踏襲される。
本発明の実施の形態4においては、上記で説明した図1または図2または図3の回路構成が踏襲される。
本実施の形態においては、差動信号の正極側入力端子I1および負極側入力端子I2に寄生する容量が等しくなるよう、正極側入力端子I1、負極側入力端子I2から第1の選択手段E1の入力端子までの配線抵抗値を等しくするとともに、第1の選択手段E1自身もその構成素子が正極性用と負極性用で等価としている。その結果、正論理入力であっても負論理入力であっても、それぞれでタイミング調整をする必要がなくなる。
(実施の形態5)
図4は本発明の実施の形態5における液晶表示装置10の概略構成図である。液晶表示パネル11の上辺に沿って上記の信号中継装置Aが複数並列配置されているとともに、液晶表示パネル11の左辺に沿って上記の信号中継装置Aが複数並列配置されている。ここで、信号中継装置Aとしては、上記の実施の形態1〜4のいずれでもよい。横方向に並ぶ信号中継装置Aは液晶表示素子に表示データに応じた電圧を印加するデータドライバとして構成され、縦方向に並ぶ信号中継装置Aはアクティブなラインを選択する走査ドライバとして構成されている。そして、各信号中継装置Aは信号配線12を介してコントローラBに接続されている。コントローラBは信号中継装置Aに対して、表示データ信号、クロック信号、制御信号等を送信するようになっている。ここで、信号中継装置Aどうしの接続については、カスケード型の接続でもかまわない。
図4は本発明の実施の形態5における液晶表示装置10の概略構成図である。液晶表示パネル11の上辺に沿って上記の信号中継装置Aが複数並列配置されているとともに、液晶表示パネル11の左辺に沿って上記の信号中継装置Aが複数並列配置されている。ここで、信号中継装置Aとしては、上記の実施の形態1〜4のいずれでもよい。横方向に並ぶ信号中継装置Aは液晶表示素子に表示データに応じた電圧を印加するデータドライバとして構成され、縦方向に並ぶ信号中継装置Aはアクティブなラインを選択する走査ドライバとして構成されている。そして、各信号中継装置Aは信号配線12を介してコントローラBに接続されている。コントローラBは信号中継装置Aに対して、表示データ信号、クロック信号、制御信号等を送信するようになっている。ここで、信号中継装置Aどうしの接続については、カスケード型の接続でもかまわない。
(実施の形態6)
図5は本発明の実施の形態6における表示駆動装置(データドライバ)の構成を示す回路図である。本実施の形態は、EMI削減の技術に関するものである。
図5は本発明の実施の形態6における表示駆動装置(データドライバ)の構成を示す回路図である。本実施の形態は、EMI削減の技術に関するものである。
図4のように液晶表示パネル11の上辺に沿って複数の信号中継装置Aを並列配置している表示駆動装置において、コントローラBから信号配線12を介してクロックを伝送すると、隣接する信号配線12に流れるデータ信号に対してクロックがEMI(電子輻射ノイズ)の原因となる可能性がある。このEMIを抑制するのが本実施の形態である。
図5に示すように、並列配置された複数の信号中継装置Aのうち、奇数番目の信号中継装置A1,A3…に対する結線状態と偶数番目の信号中継装置A2,A4…に対する結線とが相違している。複数の信号中継装置Aに対して共通に設けられたコントローラBは、正論理クロックCK1、負論理クロックCK2、選択信号S3および制御信号S4を出力するように構成されている。信号中継装置AおよびコントローラBは半導体集積回路で構成されている。
奇数番目の信号中継装置A1,A3…においては、差動信号生成部1の非反転入力端子(+)に正論理クロックCK1が入力され、反転入力端子(−)に制御信号S4が入力されている。すなわち、正極側入力端子I1からの入力信号S1=正論理クロックCK1、負極側入力端子I2からの入力信号S2=制御信号S4の関係である。奇数番目の信号中継装置A1,A3…は、正論理クロック入力モードの仕様となっている。
一方、偶数番目の信号中継装置A2,A4…においては、差動信号生成部1の非反転入力端子(+)に制御信号S4が入力され、反転入力端子(−)に負論理クロックCK2が入力されている。すなわち、正極側入力端子I1からの入力信号S1=制御信号S4、負極側入力端子I2からの入力信号S2=負論理クロックCK2の関係である。偶数番目の信号中継装置A2,A4…は、負論理クロック入力モードの仕様となっている。
選択信号S3については、奇数番目の信号中継装置A1,A3…と偶数番目の信号中継装置A2,A4…で同じ関係である。
次に、上記のように構成された本実施の形態の信号中継装置の動作を説明する。
選択信号S3が“H”レベルでシングルエンド信号受信モードに設定されている状態で、コントローラBから正論理クロックCK1と負論理クロックCK2の両方が出力されている。
奇数番目の信号中継装置A1,A3…においては、第1の選択手段E1に対して負極側入力端子I2からの入力信号S2すなわち制御信号S4が“H”レベル固定とされ、その結果、正極側入力端子I1からの入力信号S1すなわち正論理クロックCK1が選択される。
一方、偶数番目の信号中継装置A2,A4…においては、第1の選択手段E1に対して正極側入力端子I1からの入力信号S1すなわち制御信号S4が“H”レベル固定とされ、その結果、負極側入力端子I2からの入力信号S2すなわち負論理クロックCK2が選択される。
本実施の形態においては、コントローラBから信号中継装置Aへの正論理クロックCK1の信号配線と負論理クロックCK2の信号配線とを並走させており、それらが互いに逆相の信号であることから、それぞれから発生するEMIを互いに相殺し、EMIを低減させることができる。また、正論理入力か負論理入力かを切り替えるための専用の信号を必要としない。
なお、奇数番目が負論理入力で偶数番目が正論理入力でもよい。
本発明の技術は、差動信号受信モードやシングルエンド信号受信モードなど多様なインターフェースに1つで対応可能な信号中継装置や、それを用いた表示駆動装置、表示信号転送装置等として有用である。
1 差動信号生成部
2 遅延調整手段
3 内部回路
10 液晶表示装置
11 液晶表示パネル
12 信号配線
A 信号中継装置(表示駆動装置、データドライバ)
A1,A3… 奇数番目の信号中継装置
A2,A4… 偶数番目の信号中継装置
B コントローラ
CK1 正論理クロック
CK2 負論理クロック
E1 第1の選択手段
E2 第2の選択手段
G1,G2 NAND回路
G1′,G2′,G3 NOR回路
I1 差動信号の正極側入力端子
I2 差動信号の負極側入力端子
Is 選択信号入力端子
S1 正極側入力端子からの入力信号
S2 負極側入力端子からの入力信号
S3 選択信号
S4 制御信号
ΔS 差分信号
S 選択結果信号
2 遅延調整手段
3 内部回路
10 液晶表示装置
11 液晶表示パネル
12 信号配線
A 信号中継装置(表示駆動装置、データドライバ)
A1,A3… 奇数番目の信号中継装置
A2,A4… 偶数番目の信号中継装置
B コントローラ
CK1 正論理クロック
CK2 負論理クロック
E1 第1の選択手段
E2 第2の選択手段
G1,G2 NAND回路
G1′,G2′,G3 NOR回路
I1 差動信号の正極側入力端子
I2 差動信号の負極側入力端子
Is 選択信号入力端子
S1 正極側入力端子からの入力信号
S2 負極側入力端子からの入力信号
S3 選択信号
S4 制御信号
ΔS 差分信号
S 選択結果信号
Claims (9)
- 正極側入力端子からの入力信号と負極側入力端子からの入力信号を入力し両者の差動信号を出力する差動信号生成部と、
選択信号入力端子からの選択信号と前記正極側入力端子からの入力信号および前記負極側入力端子からの入力信号を入力し、前記正極側入力端子からの入力信号と前記負極側入力端子からの入力信号のいずれか一方の論理と前記選択信号の論理とに応じて前記負極側入力端子からの入力信号と前記正極側入力端子からの入力信号とのいずれか一方を選択して出力する第1の選択手段と、
前記選択信号入力端子からの前記選択信号の論理に応じて前記差動信号生成部の出力と前記第1の選択手段の出力とのいずれか一方を選択して出力する第2の選択手段とを備えた信号中継装置。 - 前記差動信号生成部は、前記選択信号が前記第1状態信号のときは動作可能状態に制御され、前記選択信号が前記第2状態信号のときは動作停止状態に制御される請求項1に記載の信号中継装置。
- 前記第1の選択手段は、前記選択信号が前記第2状態信号のときは動作可能状態に制御され、前記選択信号が前記第1状態信号のときは動作停止状態に制御にされる請求項1または請求項2に記載の信号中継装置。
- 前記第1の選択手段と前記第2の選択手段との間に、前記選択信号の論理に応じて遅延効果が切り替えられる遅延調整手段が挿入されている請求項1から請求項3までのいずれかに記載の信号中継装置。
- 前記第1の選択手段は、その構成素子が正極性用と負極性用とで等価に構成され、かつ前記正極側入力端子までの配線抵抗値と前記負極側入力端子までの配線抵抗値とが互いに等しくされている請求項1から請求項4までのいずれかに記載の信号中継装置。
- 前記第1の選択手段は、NAND型回路とNOR型回路とで構成されている請求項5に記載の信号中継装置。
- 前記第1の選択手段は、NOR型回路のみで構成されている請求項5に記載の信号中継装置。
- 請求項1から請求項7までのいずれかに記載の信号中継装置が複数並列配置された表示駆動装置であって、
前記正極側入力端子に正論理クロックを入力し前記負極側入力端子に論理固定の制御信号を入力する形態の第1の信号中継装置と、前記負極側入力端子に負論理クロックを入力し前記正極側入力端子に前記論理固定の制御信号を入力する形態の第2の信号中継装置とが、交互に配置されている表示駆動装置。 - 請求項1から請求項7までのいずれかに記載の信号中継装置の複数が並列配置されたデータドライバと、これら複数の信号中継装置に対してクロック、制御信号を供給するコントローラとからなるドットマトリックス型表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331646A JP2008147911A (ja) | 2006-12-08 | 2006-12-08 | 信号中継装置およびその関連技術 |
US11/952,576 US20080158206A1 (en) | 2006-12-08 | 2007-12-07 | Signal transfer apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331646A JP2008147911A (ja) | 2006-12-08 | 2006-12-08 | 信号中継装置およびその関連技術 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147911A true JP2008147911A (ja) | 2008-06-26 |
Family
ID=39583215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331646A Withdrawn JP2008147911A (ja) | 2006-12-08 | 2006-12-08 | 信号中継装置およびその関連技術 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080158206A1 (ja) |
JP (1) | JP2008147911A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010252297A (ja) * | 2009-02-09 | 2010-11-04 | Rohm Co Ltd | 入力セレクタ、信号処理回路およびそれを用いたオーディオシステム、オーディオ信号処理回路およびそれを用いたトーンコントロール回路 |
WO2011058715A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | インターフェース回路、及びインターフェースシステム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059492A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 表示装置のソースドライバ及びその制御方法 |
TWI518653B (zh) | 2010-12-17 | 2016-01-21 | 聯詠科技股份有限公司 | 時序控制器、源極驅動裝置、面板驅動裝置、顯示器裝置及驅動方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553070A (en) * | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
US6703866B1 (en) * | 2000-12-19 | 2004-03-09 | International Business Machines Corporation | Selectable interface for interfacing integrated circuit modules |
US6566911B1 (en) * | 2001-05-18 | 2003-05-20 | Pixelworks, Inc. | Multiple-mode CMOS I/O cell |
US6683472B2 (en) * | 2002-02-19 | 2004-01-27 | Rambus Inc. | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time |
TWI230337B (en) * | 2003-10-14 | 2005-04-01 | Toppoly Optoelectronics Corp | Data transmission method of reversing data by differential data signal |
JP4567356B2 (ja) * | 2004-03-31 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | データ転送方法および電子装置 |
TWI240110B (en) * | 2004-07-15 | 2005-09-21 | Au Optronics Corp | A liquid crystal display and method thereof |
US7260494B2 (en) * | 2005-02-11 | 2007-08-21 | International Business Machines Corporation | Eclipz wiretest for differential clock/oscillator signals |
-
2006
- 2006-12-08 JP JP2006331646A patent/JP2008147911A/ja not_active Withdrawn
-
2007
- 2007-12-07 US US11/952,576 patent/US20080158206A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010252297A (ja) * | 2009-02-09 | 2010-11-04 | Rohm Co Ltd | 入力セレクタ、信号処理回路およびそれを用いたオーディオシステム、オーディオ信号処理回路およびそれを用いたトーンコントロール回路 |
WO2011058715A1 (ja) * | 2009-11-13 | 2011-05-19 | パナソニック株式会社 | インターフェース回路、及びインターフェースシステム |
US8713231B2 (en) | 2009-11-13 | 2014-04-29 | Panasonic Corporation | Interface circuit and interface system |
Also Published As
Publication number | Publication date |
---|---|
US20080158206A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
TWI390499B (zh) | 移位暫存裝置 | |
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
US9734757B2 (en) | Gate driver integrated circuit, and image display apparatus including the same | |
TWI415052B (zh) | 開關裝置與應用該開關裝置之移位暫存器電路 | |
TWI781134B (zh) | 電路裝置、電子機器及束線器 | |
US9905182B2 (en) | GOA driving circuits, TFT display panels and display devices | |
US20080165112A1 (en) | Gate driver | |
TWI493522B (zh) | 移位暫存器電路 | |
US7495474B2 (en) | Integrated circuit device and electronic instrument | |
US20050179635A1 (en) | Display apparatus and driver circuit of display apparatus | |
KR100751441B1 (ko) | 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버 | |
JP2007199203A (ja) | 駆動装置およびその駆動方法 | |
US8884681B2 (en) | Gate driving devices capable of providing bi-directional scan functionality | |
JP2006251772A (ja) | 液晶ディスプレイの駆動回路 | |
US20110102416A1 (en) | Gate Driving Circuit and Related LCD Device | |
US20180025696A1 (en) | Display device and data driver | |
US20150161958A1 (en) | Gate driver | |
WO2019100822A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
TWI681380B (zh) | 閘極驅動器及具有閘極驅動器的顯示裝置 | |
US20110007068A1 (en) | Display panel driver, display apparatus, and display panel driving method | |
JP2008147911A (ja) | 信号中継装置およびその関連技術 | |
JP2006323040A (ja) | 半導体集積回路および液晶表示駆動用半導体集積回路 | |
TW554328B (en) | Drive circuit device for display device, and display device using the same | |
JP2007171592A (ja) | 表示駆動装置、表示信号転送装置、および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091019 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110830 |