TWI810854B - 可同時選擇多個通道的閘極驅動器 - Google Patents

可同時選擇多個通道的閘極驅動器 Download PDF

Info

Publication number
TWI810854B
TWI810854B TW111110389A TW111110389A TWI810854B TW I810854 B TWI810854 B TW I810854B TW 111110389 A TW111110389 A TW 111110389A TW 111110389 A TW111110389 A TW 111110389A TW I810854 B TWI810854 B TW I810854B
Authority
TW
Taiwan
Prior art keywords
signal
gate
nth
switch
coupled
Prior art date
Application number
TW111110389A
Other languages
English (en)
Other versions
TW202338779A (zh
Inventor
蔡水河
王國榮
Original Assignee
大陸商常州欣盛半導體技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商常州欣盛半導體技術股份有限公司 filed Critical 大陸商常州欣盛半導體技術股份有限公司
Priority to TW111110389A priority Critical patent/TWI810854B/zh
Application granted granted Critical
Publication of TWI810854B publication Critical patent/TWI810854B/zh
Publication of TW202338779A publication Critical patent/TW202338779A/zh

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

本發明揭露一種閘極驅動器，包含一通道解碼器、多個閘極驅動單元以及多個位準轉換單元。該通道解碼器用來根據一閂鎖訊號和一通道編號訊號，產生多個導通訊號。該多個閘極驅動單元耦接於該通道解碼器，用來根據該多個導通訊號、一選擇訊號和一輸入訊號，產生多個閘極輸出訊號。該多個位準轉換單元耦接於該多個閘極驅動單元，用來根據該多個閘極輸出訊號，進行電壓轉換。該通道編號訊號指示一主要通道編號，該選擇訊號指示至少一次要通道編號。

Description

可同時選擇多個通道的閘極驅動器
本發明係指一種閘極驅動器，尤指一種可同時選擇多個通道的閘極驅動器。
液晶顯示器(Liquid Crystal Display，LCD)包含時序控制器、閘極驅動器、源極驅動器以及顯示面板，顯示面板包含矩陣排列的多個像素單元。閘極驅動器用來開啟連接於一條閘極通道(Gate Channel)或掃描線(Scanning Line)的多個像素單元，而源極驅動器用來開啟連接於一條源極通道(Source Channel)或資料線(Data Line)的多個像素單元。時序控制器用來控制閘極驅動器和源極驅動器依序開啟閘極通道和源極通道，以對矩陣排列的多個像素單元進行掃描來更新顯示圖像。
液晶顯示器的傳統掃描操作是以列(Row)為單位進行，閘極驅動電路一次開啟一條閘極通道，源極驅動器則提供每一列的像素資料。閘極驅動電路可由上而下或由下而上依序開啟閘極通道，例如依序從顯示面板最上方的第一行、第二行...到顯示面板最下方的最後一行，或從最後一行到第一行依序進行掃描。
然而，未來的新型顯示器著重在可調的更新率(Refresh Rate)、可局部更新畫面以及低功耗等需求，傳統的掃描操作已無法滿足上述需求。因此，如何提供一種有別於傳統一次開啟一條閘極通道的閘極驅動器，已成為本領域的新興課題之一。
本發明之一目的在於提供一種可同時選擇多個通道的閘極驅動器。
本發明揭露一種閘極驅動器，包含一通道解碼器、多個閘極驅動單元以及多個位準轉換單元。該通道解碼器用來根據一閂鎖訊號和一通道編號訊號，產生多個導通訊號。該多個閘極驅動單元耦接於該通道解碼器，用來根據該多個導通訊號、一選擇訊號和一輸入訊號，產生多個閘極輸出訊號。該多個位準轉換單元耦接於該多個閘極驅動單元，用來根據該多個閘極輸出訊號，進行電壓轉換。該通道編號訊號指示一主要通道編號，該選擇訊號指示至少一次要通道編號。
相較於習知技術，本發明的閘極驅動器可隨機開啟任一主要閘極通道和相關的至少一次要閘極通道，以實現顯示器的局部畫面更新(省電)、提升更新率並可相容於現有的顯示器閘極掃描操作。
1:閘極驅動器
10:通道解碼器
11:閘極驅動模組
12:位準轉換模組
30、40、50:或閘
31、32、41、42、43、51、52、53、54:及閘
GD[1]...GD[n]...GD[m]:閘極驅動單元
GD[n]_3A、GD[n]_3B、GD[n+1]_3A、GD[n+1]_3B:閘極驅動單元
GD[n]_4A、GD[n]_4B、GD[n+1]_4A、GD[n+1]_4B:閘極驅動單元
GD[n+2]_4A、GD[n+2]_4B、GD[n]_5A、GD[n]_5B:閘極驅動單元
GD[n+1]_5A、GD[n+1]_5B、GD[n+2]_5A、GD[n+2]_5B:閘極驅動單元
GD[n+3]_5A、GD[n+3]_5B、GD[n]_6:閘極驅動單元
IN:輸入訊號
LAT:閂鎖訊號
LS[1]...LS[n]...LS[m]:位準轉換單元
NUM[10：0]:通道編號訊號
ON[1]...ON[n]...ON[m]、ON[100]、ON[101]、ON[105]:導通訊號
OUT[1]...OUT[n]...OUT[m]、OUT[100]...OUT[107]:閘極輸出訊號
P3[n-3]、P3[n-2]、P3[n-1]、P3[n]、P2[n-2]、P2[n-1]、P2[n]:中繼訊號
P1[n-1]、P1[n]、P[n]:中繼訊號
SEL、SEL[2：1]、SEL[3：1]:選擇訊號
SW1、SW2、SW31、SW41、SW42:開關
SW51、SW52、SW53、SW61...SW6a:開關
[1]...[a]:位元
圖1為根據本發明實施例閘極驅動器的示意圖。
圖2為根據本發明實施例閘極驅動器的訊號時序圖。
圖3為根據本發明第一實施例閘極驅動單元的等效電路示意圖。
圖4為根據本發明第二實施例閘極驅動單元的等效電路示意圖。
圖5為根據本發明第三實施例閘極驅動單元的等效電路示意圖。
圖6為根據本發明第四實施例閘極驅動單元的等效電路示意圖。
圖7為根據本發明第一實施例閘極驅動單元的電路操作示意圖。
圖8為根據本發明第二實施例閘極驅動單元的電路操作示意圖。
圖9為根據本發明第二實施例閘極驅動單元的電路操作示意圖。
圖10為根據本發明第三實施例閘極驅動單元的電路操作示意圖。
圖11為根據本發明第三實施例閘極驅動單元的電路操作示意圖。
圖1為根據本發明實施例閘極驅動器1的示意圖。在結構上，閘極驅動器1包含一通道解碼器10、一閘極驅動模組11以及一位準轉換模組12。通道解碼器10用來根據一閂鎖訊號LAT和一通道編號訊號NUM[10：0]，產生多個導通訊號ON[1]...ON[m]。閘極驅動模組11包含多個閘極驅動單元GD[1]...GD[m]，耦接於通道解碼器10，用來根據多個導通訊號ON[1]...ON[m]、一選擇訊號SEL[3：1]和一輸入訊號IN，產生多個閘極輸出訊號OUT[1]...OUT[m]。位準轉換模組12包含多個位準轉換單元LS[1]...LS[m]，耦接於閘極驅動模組11，用來根據多個閘極輸出訊號OUT[1]...OUT[m]，進行電壓轉換。通道編號訊號NUM[10：0]指示一主要通道編號，選擇訊號SEL[3：1]指示至少一次要通道編號。
閘極驅動器1用於一顯示器，顯示器包含一時序控制器(Timing Controller)以及一位移暫存器(Level Shifter)(未繪於圖1)。時序控制器耦接於閘極驅動器1，用來產生通道編號訊號NUM[10：0]和選擇訊號SEL[3：1]。位移暫 存器耦接於時序控制器和通道解碼器10，用來產生輸入訊號IN和閂鎖訊號LAT。於一實施例中，多個閘極驅動單元GD[1]...GD[m]透過通道解碼器10耦接於時序控制器以及位移暫存器，以間接接收選擇訊號SEL[3：1]和輸入訊號IN。於一實施例中，多個閘極驅動單元GD[1]...GD[m]耦接於時序控制器以及位移暫存器，以直接接收選擇訊號SEL[3：1]和輸入訊號IN。
圖2為根據本發明實施例閘極驅動器1的訊號時序圖。於本實施例中，通道編號訊號NUM[10：0]包含但不限於11個二進制位元，通道解碼器10用來解譯(interpret)通道編號訊號NUM[10：0]對應的十進位數值，於此通道編號訊號NUM[10：0]指示的三個主要通道編號分別以11d’100、11d’101和11d’105表示。
在本實施例中，選擇訊號SEL[3：1]包含a個位元，而「至少一」次要通道編號包含a個次要通道編號，a個位元分別對應於a個次要通道編號，且a為大於零的正整數。a個次要通道編號分別為主要通道編號與1...a的總和。於本實施例中，a例如但不限於是整數3，3個位元分別對應於3個次要通道編號，且3個次要通道編號分別為主要通道編號與整數1、2和3的總和。當選擇訊號SEL[3：1]中的一第b個位元為一第一邏輯狀態(例如邏輯“1”)時，對應於第b個位元的一第b個次要通道為導通狀態；以及當選擇訊號SEL[3：1]中的第b個位元為一第二邏輯狀態(例如邏輯“0”)時，對應於第b個位元的第b個次要通道為關閉狀態；其中1≦b≦a。
在操作上，當通道解碼器10偵測到閂鎖訊號LAT的上升邊緣(Rising Edge)時，根據通道編號訊號NUM[10：0]指示的主要通道編號11d’100，產生具有高電壓位準的導通訊號ON[100]，以導通閘極驅動單元GD[100](未繪於圖2)。閘極驅動單元GD[100]被導通而傳遞輸入訊號IN，以作為閘極輸出訊號 OUT[100]。於此同時，選擇訊號SEL[3：1]以3b’000表示，則主要通道編號11d’100相關的次要通道編號為十進制的101、102和103，且皆為關閉狀態。因此，閘極驅動單元GD[101]、GD[102]和GD[103]被關閉而不傳遞輸入訊號IN，使得閘極輸出訊號OUT[101]、OUT[102]和OUT[103]具有低電壓位準。
於一實施例中，當通道解碼器10再次偵測到閂鎖訊號LAT的上升邊緣時，根據通道編號訊號NUM[10：0]指示的主要通道編號11d’101，產生具有高電壓位準的導通訊號ON[101]，以導通閘極驅動單元GD[101](未繪於圖2)。閘極驅動單元GD[101]被導通而傳遞輸入訊號IN，以作為閘極輸出訊號OUT[101]。於此同時，選擇訊號SEL[3：1]以3b’111表示，則主要通道編號11d’101相關的次要通道編號為11d’102、11d’103和11d’104，且皆為導通狀態。因此，閘極驅動單元GD[102]、GD[103]和GD[104]被導通而傳遞輸入訊號IN，使得閘極輸出訊號OUT[102]、OUT[103]和OUT[104]具有高電壓位準。
於一實施例中，當通道解碼器10再次偵測到閂鎖訊號LAT的上升邊緣時，根據通道編號訊號NUM[10：0]指示的主要通道編號11d’105，產生具有高電壓位準的導通訊號ON[105]，以導通閘極驅動單元GD[105](未繪於圖2)。閘極驅動單元GD[105]被導通而傳遞輸入訊號IN，以作為閘極輸出訊號OUT[105]。於此同時，選擇訊號SEL[3：1]以3b’010表示，則主要通道編號11d’105相關的次要通道編號為11d’106、11d’107和11d’108，次要通道編號為11d’106和11d’108為關閉狀態，且次要通道編號11d’107為導通狀態。因此，故閘極驅動單元GD[106]和GD[108]被關閉而不傳遞輸入訊號IN，閘極驅動單元GD[107]被導通而傳遞輸入訊號IN，使得閘極輸出訊號OUT[106]和OUT[108]具有低電壓位準，且閘極輸出訊號OUT[107]具有高電壓位準。
由圖2的實施例可看出，本發明的閘極驅動器1可根據通道編號訊號NUM[10：0]和選擇訊號SEL[3：1]，隨機開啟任一主要閘極通道和相關的至少一次要閘極通道。值得注意的是，本發明的閘極驅動器1可相容於傳統的顯示器掃描操作；具體而言，當通道編號訊號NUM[10：0]為連序的(consecutive)且選擇訊號SEL[3：1]為3b’000時，沒有任何次要閘極通道被開啟，如此相當於傳統的顯示器掃描操作
再者，本發明的閘極驅動器1可實現顯示器的局部畫面更新；具體而言，當選擇訊號SEL[3：1]為3b’111時，閘極驅動器1可同時開啟4條相鄰的閘極通道，也就是主要閘極通道和3個相鄰的次要閘極通道。於其他實施例中，當選擇訊號SEL[3：1]包含a個位元時，閘極驅動器1最多可同時開啟1+a條相鄰的閘極通道。在實際應用中，當大尺寸顯示器提供的視野(Field of View)超過人類肉眼所聚焦的興趣區(Region of Interest，ROI)時，透過顯示器的局部畫面更新功能，可提高顯示器局部畫面(即興趣區)的流暢度(Smoothness)。除此之外，透過局部畫面更新，相當於其他局部畫面不更新，也可達到省電的功效。
進一步地，本發明的閘極驅動器1可透過同時開啟多條閘極通道，以提高顯示器的更新率；具體而言，當選擇訊號SEL[3：1]為3b’010時，閘極驅動器1可同時開啟兩條奇數或偶數編號的閘極通道，相較於傳統顯示器一次開啟一條閘極通道，本發明的閘極驅動器1可實現兩倍以上的更新率，以提高顯示器整體畫面的動態流暢度。
簡單來說，透過本發明圖1的閘極驅動器1的電路架構，並搭配圖2的操作方式，可隨機開啟任一主要閘極通道和相關的至少一次要閘極通道，以實 現顯示器的局部畫面更新(省電)、提升更新率並可相容於現有的顯示器閘極掃描操作。
圖3為根據本發明第一實施例閘極驅動單元GD[n]_3A和GD[n]_3B的等效電路示意圖。圖1的多個閘極驅動單元GD[1]...GD[m]中的第n個閘極驅動單元GD[n]可由閘極驅動單元GD[n]_3A或GD[n]_3B所實現，可同時開啟最多兩條閘極通道。假設選擇訊號SEL包含一個位元(a=1)，閘極驅動單元GD[n]_3A包含及閘(AND Gate)31、32和一或閘(OR Gate)30。及閘31耦接於通道解碼器10(未繪於圖3)，用來根據多個導通訊號ON[1]...ON[m]的一第n個導通訊號ON[n]以及輸入訊號IN，產生一第n個中繼訊號P[n]。及閘32耦接於及閘31，用來根據選擇訊號SEL，產生一第n個中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1](未繪於圖3)。或閘30耦接於及閘31、a個及閘32和多個位準轉換單元LS[1]...LS[m]中的一第n個位準轉換單元LS[n](未繪於圖3)，用來根據第n個中繼訊號P[n]和第n-1個中繼訊號，產生多個閘極輸出訊號OUT[1]...OUT[m]中的一第n個閘極輸出訊號OUT[n]。
另一方面，閘極驅動單元GD[n]_3B包含開關SW1、SW2和SW31。開關SW1耦接於通道解碼器10和多個位準轉換單元LS[1]...LS[m]中的第n個位準轉換單元LS[n]，用來根據導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]。開關SW2耦接於開關SW1，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個中繼訊號P[n]。開關SW31耦接於開關SW2，用來根據選擇訊號SEL，判斷是否傳遞第n個中繼訊號P[n]到第n+1個極驅動單元GD[n+1]。
圖4為根據本發明第二實施例閘極驅動單元GD[n]_4A和GD[n]_4B的等效電路示意圖。圖1的多個閘極驅動單元GD[1]...GD[m]中的第n個閘極驅動單元GD[n]可由閘極驅動單元GD[n]_4A或GD[n]_4B所實現，可同時開啟最多三條閘極通道。假設選擇訊號SEL[2：1]包含兩個位元(a=2)，閘極驅動單元GD[n]_4A包含及閘41、42、43和一或閘40。及閘41耦接於通道解碼器10(未繪於圖4)，用來根據導通訊號ON[n]以及輸入訊號IN，產生第n個中繼訊號P[n]。及閘42耦接於及閘41，用來根據選擇訊號SEL[2：1]的位元[1]，產生一第n個中繼訊號P1[n]到第n+1個閘極驅動單元GD[n+1](未繪於圖4)。及閘43耦接於及閘41，用來根據選擇訊號SEL[2：1]的位元[2]，產生一第n個中繼訊號P2[n]到第n+2個閘極驅動單元GD[n+2]。或閘40耦接於及閘41、42、43和多個位準轉換單元LS[1]...LS[m]中的一第n個位準轉換單元LS[n](未繪於圖4)，用來根據中繼訊號P[n]、P1[n-1]和P2[n-2]，產生第n個閘極輸出訊號OUT[n]。中繼訊號P2[n-1]傳遞於閘極驅動單元GD[n-1]與GD[n+1]之間。
另一方面，閘極驅動單元GD[n]_4B包含開關SW1、SW2、SW41和SW42。開關SW1耦接於通道解碼器10和多個位準轉換單元LS[1]...LS[m]中的第n個位準轉換單元LS[n]，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]。開關SW2耦接於開關SW1，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個中繼訊號P[n]。開關SW41耦接於開關SW2，用來根據選擇訊號SEL[2：1]的位元[1]，判斷是否傳遞中繼訊號P1[n]到第n+1個極驅動單元GD[n+1]。開關SW42耦接於開關SW2，用來根據選擇訊號SEL[2：1]的位元[2]，判斷是否傳遞中繼訊號P2[n]到第n+2個極驅動單元GD[n+2]。
圖5為根據本發明第三實施例閘極驅動單元GD[n]_5A和GD[n]_5B的等效電路示意圖。圖1的多個閘極驅動單元GD[1]...GD[m]中的第n個閘極驅動單元GD[n]可由閘極驅動單元GD[n]_5A或GD[n]_5B所實現，可同時開啟最多四條閘極通道。假設選擇訊號SEL[3：1]包含三個位元(a=3)，閘極驅動單元GD[n]_5A包含及閘51、52、53、54和一或閘50。及閘51耦接於通道解碼器10(未繪於圖5)，用來根據導通訊號ON[n]以及輸入訊號IN，產生第n個中繼訊號P[n]。及閘52耦接於及閘51，用來根據選擇訊號SEL[3：1]的位元[1]，產生一第n個中繼訊號P1[n]到第n+1個閘極驅動單元GD[n+1](未繪於圖5)。及閘53耦接於及閘51，用來根據選擇訊號SEL[3：1]的位元[2]，產生一第n個中繼訊號P2[n]到第n+1個閘極驅動單元GD[n+1]。及閘54耦接於及閘51，用來根據選擇訊號SEL[3：1]的位元[3]，產生一第n個中繼訊號P3[n]到第n+1個閘極驅動單元GD[n+1]。或閘50耦接於及閘51、52、53、54和多個位準轉換單元LS[1]...LS[m]中的一第n個位準轉換單元LS[n](未繪於圖5)，用來根據中繼訊號P[n]、P1[n-1]、P2[n-2]和P3[n-3]，產生第n個閘極輸出訊號OUT[n]。中繼訊號P2[n-1]傳遞於閘極驅動單元GD[n-1]與GD[n+1]之間，中繼訊號P3[n-1]傳遞於閘極驅動單元GD[n-1]與GD[n+2]之間，且中繼訊號P3[n-2]傳遞於閘極驅動單元GD[n-2]與GD[n+1]之間。
另一方面，閘極驅動單元GD[n]_5B包含開關SW1、SW2、SW51、SW52和SW53。開關SW1耦接於通道解碼器10和多個位準轉換單元LS[1]...LS[m]中的第n個位準轉換單元LS[n]，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]。開關SW2耦接於開關SW1，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個中繼訊號P[n]。開關SW51耦接於開關SW2，用來根據選擇訊號SEL[3：1]的位元[1]，判 斷是否傳遞中繼訊號P1[n]到第n+1個極驅動單元GD[n+1]。開關SW52耦接於開關SW2，用來根據選擇訊號SEL[3：1]的位元[2]，判斷是否傳遞中繼訊號P2[n]到第n+2個極驅動單元GD[n+2]。開關SW53耦接於開關SW2，用來根據選擇訊號SEL的位元[3]，判斷是否傳遞中繼訊號P3[n]到第n+1個極驅動單元GD[n+3]。
圖6為根據本發明第四實施例閘極驅動單元GD[n]_6的等效電路示意圖。圖1的多個閘極驅動單元GD[1]...GD[m]中的第n個閘極驅動單元GD[n]可由閘極驅動單元GD[n]_6所實現，可同時開啟最多a條閘極通道。假設選擇訊號SEL[a：1]包含a個位元，閘極驅動單元GD[n]_6包含開關SW1、SW2和a個開關SW61...SW6a。開關SW1耦接於通道解碼器10和多個位準轉換單元LS[1]...LS[m]中的第n個位準轉換單元LS[n]，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]。開關SW2耦接於開關SW1，用來根據第n個導通訊號ON[n]，判斷是否傳遞輸入訊號IN作為第n個中繼訊號P[n]。a個開關SW61...SW6a耦接於開關SW2，用來根據選擇訊號SEL[a：1]的a個位元，判斷是否傳遞a個中繼訊號P1[n]...Pa[n]到a個極驅動單元GD[n+1]...GD[n+a]。
圖7為根據本發明第一實施例閘極驅動單元GD[n]_3A和GD[n]_3B的電路操作示意圖。於閘極驅動單元GD[n]_3A中，當導通訊號ON[n]為第一邏輯狀態時(例如邏輯“1”)，及閘31傳遞輸入訊號IN以作為中繼訊號P[n]，以及或閘30傳遞中繼訊號P[n]以作為第n個閘極輸出訊號OUT[n]；以及當導通訊號ON[n]為第二邏輯狀態時(例如邏輯“0”)，及閘31不傳遞輸入訊號IN。當選擇訊號SEL為第一邏輯狀態時(例如邏輯“1”)，及閘32傳遞中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]的或閘30以作為第n+1個閘極輸出訊號OUT[n+1]；以及當選擇訊 號SEL為第二邏輯狀態時(例如邏輯“0”)，及閘32不傳遞中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_3A可同時開啟最多兩條閘極通道。
於閘極驅動單元GD[n]_3B中，當第n個導通訊號ON[n]導通開關SW1時，開關SW1傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]；以及當第n個導通訊號ON[n]關閉開關SW1時，開關SW1不傳遞輸入訊號IN。當第n個導通訊號ON[n]導通開關SW2時，開關SW2傳遞輸入訊號IN作為第n個中繼訊號P[n]；以及當第n個導通訊號ON[n]關閉開關SW2時，開關SW2不傳遞輸入訊號IN。當選擇訊號SEL導通開關SW31，開關SW31傳遞第n個中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]；以及選擇訊號SEL關閉開關SW31，開關SW31不傳遞第n個中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_3B可同時開啟最多兩條閘極通道。
圖8為根據本發明第二實施例閘極驅動單元GD[n]_4A的電路操作示意圖。當導通訊號ON[n]為第一邏輯狀態時，及閘41傳遞輸入訊號IN以作為中繼訊號P[n]，以及或閘40傳遞中繼訊號P[n]以作為第n個閘極輸出訊號OUT[n]；以及當導通訊號ON[n]為第二邏輯狀態時，及閘41不傳遞輸入訊號IN。當選擇訊號SEL[2：1]的位元[1]為第一邏輯狀態時，及閘42傳遞中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]_4A的或閘40以作為第n+1個閘極輸出訊號OUT[n+1]；以及當選擇訊號SEL[2：1]的位元[1]為第二邏輯狀態時，及閘42不傳遞中繼訊號P[n]。當選擇訊號SEL[2：1]的位元[2]為第一邏輯狀態時，及閘43傳遞中繼訊號P[n]到第n+2個閘極驅動單元GD[n+2]_4A的或閘40以作為第n+2個閘極輸出訊號OUT[n+2]；以及當選擇訊號SEL[2：1]的位元[2]為第二邏輯狀態時，及閘43不傳 遞中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_4A可同時開啟最多三條閘極通道。
圖9為根據本發明第二實施例閘極驅動單元GD[n]_4B的電路操作示意圖。當第n個導通訊號ON[n]導通開關SW1時，開關SW1傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]；以及當第n個導通訊號ON[n]關閉開關SW1時，開關SW1不傳遞輸入訊號IN。當第n個導通訊號ON[n]導通開關SW2時，開關SW2傳遞輸入訊號IN作為第n個中繼訊號P[n]；以及當第n個導通訊號ON[n]關閉開關SW2時，開關SW2不傳遞輸入訊號IN。當選擇訊號SEL[2：1]的位元[1]導通開關SW41，開關SW41傳遞第n個中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]_4B；以及選擇訊號SEL[2：1]的位元[1]關閉開關SW41，開關SW41不傳遞第n個中繼訊號P[n]。當選擇訊號SEL[2：1]的位元[2]導通開關SW42，開關SW42傳遞第n個中繼訊號P[n]到第n+2個閘極驅動單元GD[n+2]_4B；以及選擇訊號SEL[2：1]的位元[2]關閉開關SW42，開關SW42不傳遞第n個中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_4B可同時開啟最多三條閘極通道。
圖10為根據本發明第三實施例閘極驅動單元GD[n]_5A的電路操作示意圖。當導通訊號ON[n]為第一邏輯狀態時，及閘51傳遞輸入訊號IN以作為中繼訊號P[n]，以及或閘50傳遞中繼訊號P[n]以作為第n個閘極輸出訊號OUT[n]；以及當導通訊號ON[n]為第二邏輯狀態時，及閘51不傳遞輸入訊號IN。當選擇訊號SEL[3：1]的位元[1]為第一邏輯狀態時，及閘52傳遞中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]_5A的或閘50以作為第n+1個閘極輸出訊號OUT[n+1]；以及當選擇訊號SEL[3：1]的位元[1]為第二邏輯狀態時，及閘52不傳遞中繼訊號P[n]。當選擇訊號SEL[3：1]的位元[2]為第一邏輯狀態時，及閘53傳遞中繼訊號P[n]到第 n+2個閘極驅動單元GD[n+2]_5A的或閘50以作為第n+2個閘極輸出訊號OUT[n+2]；以及當選擇訊號SEL[3：1]的位元[2]為第二邏輯狀態時，及閘53不傳遞中繼訊號P[n]。當選擇訊號SEL[3：1]的位元[3]為第一邏輯狀態時，及閘54傳遞中繼訊號P[n]到第n+3個閘極驅動單元GD[n+3]_5A的或閘50以作為第n+3個閘極輸出訊號OUT[n+3]；以及當選擇訊號SEL[3：1]的位元[3]為第二邏輯狀態時，及閘54不傳遞中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_5A可同時開啟最多四條閘極通道。
圖11為根據本發明第三實施例閘極驅動單元GD[n]_5B的電路操作示意圖。當第n個導通訊號ON[n]導通開關SW1時，開關SW1傳遞輸入訊號IN作為第n個閘極輸出訊號OUT[n]；以及當第n個導通訊號ON[n]關閉開關SW1時，開關SW1不傳遞輸入訊號IN。當第n個導通訊號ON[n]導通開關SW2時，開關SW2傳遞輸入訊號IN作為第n個中繼訊號P[n]；以及當第n個導通訊號ON[n]關閉開關SW2時，開關SW2不傳遞輸入訊號IN。當選擇訊號SEL[3：1]的位元[1]導通開關SW51，開關SW51傳遞第n個中繼訊號P[n]到第n+1個閘極驅動單元GD[n+1]_5B；以及選擇訊號SEL[3：1]的位元[1]關閉開關SW51，開關SW51不傳遞第n個中繼訊號P[n]。當選擇訊號SEL[3：1]的位元[2]導通開關SW52，開關SW52傳遞第n個中繼訊號P[n]到第n+2個閘極驅動單元GD[n+2]_5B；以及選擇訊號SEL[3：1]的位元[2]關閉開關SW52，開關SW52不傳遞第n個中繼訊號P[n]。當選擇訊號SEL[3：1]的位元[3]導通開關SW53，開關SW53傳遞第n個中繼訊號P[n]到第n+3個閘極驅動單元GD[n+3]_5B；以及選擇訊號SEL[3：1]的位元[3]關閉開關SW53，開關SW53不傳遞第n個中繼訊號P[n]。透過上述操作，閘極驅動單元GD[n]_4B可同時開啟最多四條閘極通道。
綜上所述，透過本發明實施例的閘極驅動器的電路架構及操作方式，可隨機開啟任一主要閘極通道和相關的至少一次要閘極通道，以實現顯示器的局部畫面更新(省電)、提升更新率並可相容於現有的顯示器閘極掃描操作。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。
1:閘極驅動器
10:通道解碼器
11:閘極驅動模組
12:位準轉換模組
GD[1]...GD[n]...GD[m]:閘極驅動單元
IN:輸入訊號
LAT:閂鎖訊號
LS[1]...LS[n]...LS[m]:位準轉換單元
NUM[10：0]:通道編號訊號
ON[1]...ON[n]...ON[m]:導通訊號
OUT[1]...OUT[n]...OUT[m]:閘極輸出訊號
SEL[3：1]:選擇訊號

Claims (9)

  1. 一種閘極驅動器，包含：一通道解碼器，用來根據一閂鎖訊號和一通道編號訊號，產生多個導通訊號；多個閘極驅動單元，耦接於該通道解碼器，用來根據該多個導通訊號、一選擇訊號和一輸入訊號，產生多個閘極輸出訊號；以及多個位準轉換單元，耦接於該多個閘極驅動單元，用來根據該多個閘極輸出訊號，進行電壓轉換；其中該通道編號訊號指示一主要通道編號，該選擇訊號指示至少一次要通道編號，其中該選擇訊號包含a個位元，該至少一次要通道編號包含a個次要通道編號，該a個位元分別對應於該a個次要通道編號，且a為大於零的正整數。
  2. 如請求項1所述的閘極驅動器，其中該a個次要通道編號分別為該主要通道編號與1至a的總和。
  3. 如請求項1所述的閘極驅動器，其中，當該選擇訊號中的一第b個位元為一第一邏輯狀態時，對應於該第b個位元的一第b個次要通道為導通狀態；以及當該選擇訊號中的該第b個位元為一第二邏輯狀態時，對應於該第b個位元的該第b個次要通道為關閉狀態；其中1≦b≦a。
  4. 如請求項1所述的閘極驅動器，其中該主要通道編號為n，且該多個閘極驅動單元中的第n個閘極驅動單元包含： 一第一及閘，耦接於該通道解碼器，用來根據該多個導通訊號的一第n個導通訊號以及該輸入訊號，產生一第n個中繼訊號；a個第二及閘，耦接於該第一及閘，用來根據該選擇訊號的該a個位元，產生a個該第n個中繼訊號到第n+1個至第n+a個閘極驅動單元；以及一或閘，耦接於該第一及閘、該a個第二及閘和該多個位準轉換單元中的一第n個位準轉換單元，用來根據該第n個中繼訊號以及第n-1個至第n-a個中繼訊號，產生該多個閘極輸出訊號中的一第n個閘極輸出訊號。
  5. 如請求項4所述的閘極驅動器，其中，當該第n個導通訊號為一第一邏輯狀態時，該第一及閘傳遞該輸入訊號以作為該第n個中繼訊號，以及該或閘傳遞該第n個中繼訊號以作為該第n個閘極輸出訊號；以及當該第n個導通訊號為一第二邏輯狀態時，該第一及閘不傳遞該輸入訊號；當該選擇訊號的該a個位元中的至少一者為該第一邏輯狀態時，該a個第二及閘中的至少一者傳遞該第n個中繼訊號到該第n+1個至第n+a個閘極驅動單元中的至少一者的該或閘；以及該選擇訊號的該a個位元中的至少一者為該第二邏輯狀態時，該a個第二及閘不傳遞該第n個中繼訊號。
  6. 如請求項1所述的閘極驅動器，其中該主要通道編號為n，且該多個閘極驅動單元中的第n個閘極驅動單元包含：一第一開關，耦接於該通道解碼器和該多個位準轉換單元中的一第n個位準轉換單元，用來根據該多個導通訊號的一第n個導通訊號，判斷是否傳遞該輸入訊號作為該多個閘極輸出訊號中的一第n個閘極輸出訊號； 一第二開關，耦接於該第一開關，用來根據該第n個導通訊號，判斷是否傳遞該輸入訊號作為一第n個中繼訊號；以及a個第三開關，耦接於該第二開關，用來根據該選擇訊號的該a個位元，判斷是否傳遞該第n個中繼訊號到第n+1個至第n+a個閘極驅動單元。
  7. 如請求項6所述的閘極驅動器，其中，當該第n個導通訊號導通該第一開關時，該第一開關傳遞該輸入訊號作為該第n個閘極輸出訊號；以及當該第n個導通訊號關閉該第一開關時，該第一開關不傳遞該輸入訊號；當該第n個導通訊號導通該第二開關時，該第二開關傳遞該輸入訊號作為該第n個中繼訊號；以及當該第n個關閉訊號導通該第二開關時，該第二開關不傳遞該輸入訊號；當該a個位元導通該a個第三開關，該a個第三開關傳遞該第n個中繼訊號到第n+1個至第n+a個閘極驅動單元；以及當該a個位元關閉該a個第三開關，該a個第三開關不傳遞該第n個中繼訊號。
  8. 如請求項1所述的閘極驅動器，其用於一顯示器，包含：一時序控制器，耦接於該閘極驅動器，用來產生該通道編號訊號和該選擇訊號；以及一位移暫存器，耦接於該時序控制器和該通道解碼器，用來產生該輸入訊號和該閂鎖訊號。
  9. 如請求項8所述的閘極驅動器，其中該多個閘極驅動單元透過該通道解碼器耦接於該時序控制器以及該位移暫存器，以間接接收該選擇訊號 和該輸入訊號；或者，該多個閘極驅動單元耦接於該時序控制器以及該位移暫存器，以直接接收該選擇訊號和該輸入訊號。
TW111110389A 2022-03-21 2022-03-21 可同時選擇多個通道的閘極驅動器 TWI810854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111110389A TWI810854B (zh) 2022-03-21 2022-03-21 可同時選擇多個通道的閘極驅動器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111110389A TWI810854B (zh) 2022-03-21 2022-03-21 可同時選擇多個通道的閘極驅動器

Publications (2)

Publication Number Publication Date
TWI810854B true TWI810854B (zh) 2023-08-01
TW202338779A TW202338779A (zh) 2023-10-01

Family

ID=88585472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110389A TWI810854B (zh) 2022-03-21 2022-03-21 可同時選擇多個通道的閘極驅動器

Country Status (1)

Country Link
TW (1) TWI810854B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947394A (en) * 2008-05-05 2009-11-16 Novatek Microelectronics Corp Scan driver
US20090322737A1 (en) * 2008-06-27 2009-12-31 Hyoung-Rae Kim Gate Driver, Method of Driving the Gate Driver, and Display Panel Driving Apparatus Including the Gate Driver
US20110210955A1 (en) * 2010-03-01 2011-09-01 Chih-Yuan Chang Gate driver and related driving method for liquid crystal display
CN108447436A (zh) * 2018-03-30 2018-08-24 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947394A (en) * 2008-05-05 2009-11-16 Novatek Microelectronics Corp Scan driver
US20090322737A1 (en) * 2008-06-27 2009-12-31 Hyoung-Rae Kim Gate Driver, Method of Driving the Gate Driver, and Display Panel Driving Apparatus Including the Gate Driver
US20110210955A1 (en) * 2010-03-01 2011-09-01 Chih-Yuan Chang Gate driver and related driving method for liquid crystal display
CN108447436A (zh) * 2018-03-30 2018-08-24 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
TW202338779A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
KR100367387B1 (ko) 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버
CN109817138B (zh) 显示屏、显示驱动装置及驱动显示屏上子像素的方法
JP3922736B2 (ja) 液晶表示装置
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US7518588B2 (en) Source driver with charge recycling function and panel displaying device thereof
KR100242443B1 (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
US6518708B2 (en) Data signal line driving circuit and image display device including the same
JP3668394B2 (ja) 液晶表示装置およびその駆動方法
US7961167B2 (en) Display device having first and second vertical drive circuits
US9171517B2 (en) Display device, driving device, and driving method
US20070097056A1 (en) Driving method and data driving circuit of a display
WO2013047363A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
KR20010026326A (ko) 인버젼 방식의 액정패널 구동방법 및 장치
US7522147B2 (en) Source driver and data switching circuit thereof
EP3657493B1 (en) Scanning driver circuit, driving method therefor and display device
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
TWI810854B (zh) 可同時選擇多個通道的閘極驅動器
CN114360470B (zh) 可同时选择多个通道的闸极驱动器
JP3165479B2 (ja) カラー表示装置の駆動方法
JP4061701B2 (ja) 液晶表示装置
JP2003131625A (ja) 表示装置の駆動装置及びそれを用いた表示装置モジュール
EP0794524B1 (en) Matrix display device with aspect ratio conversion
WO2023230887A1 (zh) 显示装置、驱动方法和电子设备
JPH08272339A (ja) 液晶表示装置
JP4147175B2 (ja) 液晶表示装置