CN114360470B - 可同时选择多个通道的闸极驱动器 - Google Patents

可同时选择多个通道的闸极驱动器 Download PDF

Info

Publication number
CN114360470B
CN114360470B CN202210275495.3A CN202210275495A CN114360470B CN 114360470 B CN114360470 B CN 114360470B CN 202210275495 A CN202210275495 A CN 202210275495A CN 114360470 B CN114360470 B CN 114360470B
Authority
CN
China
Prior art keywords
signal
gate
nth
switch
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210275495.3A
Other languages
English (en)
Other versions
CN114360470A (zh
Inventor
蔡水河
王国荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Xinsheng Semiconductor Technology Co ltd
Original Assignee
Changzhou Xinsheng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Xinsheng Semiconductor Technology Co ltd filed Critical Changzhou Xinsheng Semiconductor Technology Co ltd
Priority to CN202210275495.3A priority Critical patent/CN114360470B/zh
Publication of CN114360470A publication Critical patent/CN114360470A/zh
Application granted granted Critical
Publication of CN114360470B publication Critical patent/CN114360470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明属于闸极驱动器技术领域，具体涉及一种可同时选择多个通道的闸极驱动器，包含一通道解码器、多个闸极驱动单元以及多个位准转换单元。该通道解码器用来根据一闩锁讯号和一通道编号讯号，产生多个导通讯号。多个闸极驱动单元耦接于该通道解码器，用来根据多个导通讯号、一选择讯号和一输入讯号，产生多个闸极输出讯号。多个位准转换单元耦接于多个闸极驱动单元，用来根据多个闸极输出讯号，进行电压转换。该通道编号讯号指示一主要通道编号，该选择讯号指示至少一次要通道编号。本发明具有可随机开启任一主要闸极通道和相关的至少一次要闸极通道来省电和提升更新率的优点。

Description

可同时选择多个通道的闸极驱动器
技术领域
本发明属于闸极驱动器技术领域，具体涉及一种可同时选择多个通道的闸极驱动器。
背景技术
液晶显示器（Liquid Crystal Display，LCD）包含时序控制器、闸极驱动器、源极驱动器以及显示面板，显示面板包含矩阵排列的多个像素单元。闸极驱动器用来开启连接于一条闸极通道（Gate Channel）或扫描线（Scanning Line）的多个像素单元，而源极驱动器用来开启连接于一条源极通道（Source Channel）或资料线（Data Line）的多个像素单元。时序控制器用来控制闸极驱动器和源极驱动器依序开启闸极通道和源极通道，以对矩阵排列的多个像素单元进行扫描来更新显示图像。
液晶显示器的传统扫描操作是以列为单位进行，闸极驱动电路一次开启一条闸极通道，源极驱动器则提供每一列的像素资料。闸极驱动电路可由上而下或由下而上依序开启闸极通道，例如依序从显示面板最上方的第一行、第二行…到显示面板最下方的最后一行，或从最后一行到第一行依序进行扫描。
然而，未来的新型显示器着重在可调的更新率（Refresh Rate）、可局部更新画面以及低功耗等需求，传统的扫描操作已无法满足上述需求。因此，如何提供一种有别于传统一次开启一条闸极通道的源极驱动器，已成为本领域的新兴课题之一。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。
为此，本发明提出一种可同时选择多个通道的闸极驱动器，该可同时选择多个通道的闸极驱动器具有可随机开启任一主要闸极通道和相关的至少一次要闸极通道来省电和提升更新率的优点。
根据本发明实施例的可同时选择多个通道的闸极驱动器，包括：一通道解码器，用来根据一闩锁讯号和一通道编号讯号，产生多个导通讯号；多个闸极驱动单元，耦接于该通道解码器，用来根据多个导通讯号、一选择讯号和一输入讯号，产生多个闸极输出讯号；以及多个位准转换单元，耦接于多个闸极驱动单元，用来根据多个闸极输出讯号，进行电压转换；其中该通道编号讯号指示一主要通道编号，该选择讯号指示至少一次要通道编号。
根据本发明一个实施例，该选择讯号包含a个位元，至少一次要通道编号包含a个次要通道编号，a个位元分别对应于a个次要通道编号，且a为大于零的正整数。
根据本发明一个实施例，a个次要通道编号分别为该主要通道编号与1…a的总和。
根据本发明一个实施例，当该选择讯号中的第b个位元为第一逻辑状态时，对应于该第b个位元的第b个次要通道为导通状态；以及当该选择讯号中的第b个位元为第二逻辑状态时，对应于该第b个位元的该第b个次要通道为关闭状态；其中1≦b≦a。
根据本发明一个实施例，该主要通道编号为n，且多个闸极驱动单元中的第n个闸极驱动单元包含：一第一及闸，耦接于该通道解码器，用来根据多个导通讯号的一第n个导通讯号以及该输入讯号，产生一第n个中继讯号；a个第二及闸，耦接于该第一及闸，用来根据该选择讯号的a个位元，产生a个该第n个中继讯号到第n+1个…第n+a个闸极驱动单元；以及一或闸，耦接于该第一及闸、该a个第二及闸和多个位准转换单元中的一第n个位准转换单元，用来根据该第n个中继讯号以及第n-1个…第n-a个中继讯号，产生多个闸极输出讯号中的一第n个闸极输出讯号。
根据本发明一个实施例，当该第n个导通讯号为第一逻辑状态时，该第一及闸传递该输入讯号以作为该第n个中继讯号，以及该或闸传递该第n个中继讯号以作为该第n个闸极输出讯号；以及当该第n个导通讯号为第二逻辑状态时，该第一及闸不传递该输入讯号；当该选择讯号的该a个位元中的至少一者为该第一逻辑状态时，该a个第二及闸中的至少一者传递该第n个中继讯号到该第n+1个…第n+a个闸极驱动单元中的至少一者的该或闸；以及该选择讯号的该a个位元中的至少一者为该第二逻辑状态时，该a个第二及闸不传递该第n个中继讯号。
根据本发明一个实施例，该主要通道编号为n，且多个闸极驱动单元中的第n个闸极驱动单元包含：一第一开关，耦接于该通道解码器和多个位准转换单元中的一第n个位准转换单元，用来根据多个导通讯号的一第n个导通讯号，判断是否传递该输入讯号作为多个闸极输出讯号中的一第n个闸极输出讯号；一第二开关，耦接于该第一开关，用来根据该第n个导通讯号，判断是否传递该输入讯号作为一第n个中继讯号；以及a个第三开关，耦接于该第二开关，用来根据该选择讯号的该a个位元，判断是否传递该第n个中继讯号到第n+1个…第n+a个闸极驱动单元。
根据本发明一个实施例，当该第n个导通讯号导通该第一开关时，该第一开关传递该输入讯号作为该第n个闸极输出讯号；以及当该第n个导通讯号关闭该第一开关时，该第一开关不传递该输入讯号；当该第n个导通讯号导通该第二开关时，该第二开关传递该输入讯号作为该第n个中继讯号；以及当该第n个导通讯号关闭该第二开关时，该第二开关不传递该输入讯号；当该a个位元导通该a个第三开关，该a个第三开关传递该第n个中继讯号到第n+1个…第n+a个闸极驱动单元；以及当该a个位元关闭该a个第三开关，该a个第三开关不传递该第n个中继讯号。
根据本发明一个实施例，其用于一显示器，包含：一时序控制器，耦接于该闸极驱动器，用来产生该通道编号讯号和该选择讯号；以及一位移暂存器，耦接于该时序控制器和该通道解码器，用来产生该输入讯号和该闩锁讯号。
根据本发明一个实施例，多个闸极驱动单元通过该通道解码器耦接于该时序控制器以及该位移暂存器，以间接接收该选择讯号和该输入讯号；或者，多个闸极驱动单元耦接于该时序控制器以及该位移暂存器，以直接接收该选择讯号和该输入讯号。
本发明的有益效果是，本发明的闸极驱动器可随机开启任一主要闸极通道和相关的至少一次要闸极通道，以实现显示器的局部画面更新，显示器工作时更加省电，同时提升了更新率，并可相容于现有的显示器闸极扫描操作。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
本发明的上述和/或附加的方面和优点从下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例闸极驱动器的示意图；
图2为根据本发明实施例闸极驱动器的讯号时序图；
图3A为根据本发明第一实施例闸极驱动单元GD[n]_3A的等效电路示意图；
图3B为根据本发明第一实施例闸极驱动单元GD[n]_3B的等效电路示意图；
图4A为根据本发明第二实施例闸极驱动单元GD[n]_4A的等效电路示意图；
图4B为根据本发明第二实施例闸极驱动单元GD[n]_4B的等效电路示意图；
图5A为根据本发明第三实施例闸极驱动单元GD[n]_5A的等效电路示意图；
图5B为根据本发明第三实施例闸极驱动单元GD[n]_5B的等效电路示意图；
图6为根据本发明第四实施例闸极驱动单元GD[n]_6的等效电路示意图；
图7A为根据本发明第一实施例闸极驱动单元GD[n]_3A的电路操作示意图；
图7B为根据本发明第一实施例闸极驱动单元GD[n]_3B的电路操作示意图；
图8为根据本发明第二实施例闸极驱动单元GD[n]_4A的电路操作示意图；
图9为根据本发明第二实施例闸极驱动单元GD[n]_4B的电路操作示意图；
图10为根据本发明第三实施例闸极驱动单元GD[n]_5A的电路操作示意图；
图11为根据本发明第三实施例闸极驱动单元GD[n]_5B的电路操作示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面参考附图具体描述本发明实施例的可同时选择多个通道的闸极驱动器1。
图1为根据本发明实施例闸极驱动器1的示意图。在结构上，闸极驱动器1包含一通道解码器10、一闸极驱动模组11以及一位准转换模组12。通道解码器10用来根据一闩锁讯号LAT和一通道编号讯号NUM[10:0]，产生多个导通讯号ON[1]…ON[m]。闸极驱动模组11包含多个闸极驱动单元GD[1]…GD[m]，耦接于通道解码器10，用来根据多个导通讯号ON[1]…ON[m]、一选择讯号SEL[3:1]和一输入讯号IN，产生多个闸极输出讯号OUT[1]…OUT[m]。位准转换模组12包含多个位准转换单元LS[1]…LS[m]，耦接于闸极驱动模组11，用来根据多个闸极输出讯号OUT[1]…OUT[m]，进行电压转换。通道编号讯号NUM[10:0]指示一主要通道编号，选择讯号SEL[3:1]指示至少一次要通道编号。
闸极驱动器1用于一显示器，显示器包含一时序控制器（Timing Controller）以及一位移暂存器（Level Shifter）（未绘于图1）。时序控制器耦接于闸极驱动器1，用来产生通道编号讯号NUM[10:0]和选择讯号SEL[3:1]。位移暂存器耦接于时序控制器和通道解码器10，用来产生输入讯号IN和闩锁讯号LAT。于一实施例中，多个闸极驱动单元GD[1]…GD[m]通过通道解码器10耦接于时序控制器以及位移暂存器，以间接接收选择讯号SEL[3:1]和输入讯号IN。于一实施例中，多个闸极驱动单元GD[1]…GD[m]耦接于时序控制器以及位移暂存器，以直接接收选择讯号SEL[3:1]和输入讯号IN。
需要说明的是，根据通道编号讯号NUM[10:0]包含11个二进制位元，则通道解码器10的位元是11bit，能够产生211=2048个通道讯号，此时，m表示2048；n为小于m，且不为0的自然数，此时，闸极驱动模组11有2048个，位准转换模组12有2048个。
图2为根据本发明实施例闸极驱动器1的讯号时序图。于本实施例中，通道编号讯号NUM[10:0]包含但不限于11个二进制位元，通道解码器10用来解译（interpret）通道编号讯号NUM[10:0]对应的十进位数值，于此通道编号讯号NUM[10:0]指示的三个主要通道编号分别以11d’100、11d’101和11d’105表示。
在本实施例中，选择讯号SEL[3:1]包含a个位元，而至少一次要通道编号包含a个次要通道编号，a个位元分别对应于a个次要通道编号，且a为大于零的正整数。a个次要通道编号分别为主要通道编号与1…a的总和。于本实施例中，a例如但不限于是整数3，3个位元分别对应于3个次要通道编号，且3个次要通道编号分别为主要通道编号与整数1、2和3的总和。当选择讯号SEL[3:1]中的一第b个位元为一第一逻辑状态（例如逻辑“1”）时，对应于第b个位元的一第b个次要通道为导通状态；以及当选择讯号SEL[3:1]中的第b个位元为一第二逻辑状态（例如逻辑“0”）时，对应于第b个位元的第b个次要通道为关闭状态；其中1≦b≦a。
在操作上，当通道解码器10侦测到闩锁讯号LAT的上升边缘（Rising Edge）时，根据通道编号讯号NUM[10:0]指示的主要通道编号11d’100，产生具有高电压位准的导通讯号ON[100]，以导通闸极驱动单元GD[100]（未绘于图2）。闸极驱动单元GD[100]被导通而传递输入讯号IN，以作为闸极输出讯号OUT[100]。于此同时，选择讯号SEL[3:1]以3b’000表示，则主要通道编号11d’100相关的次要通道编号为十进制的101、102和103（其中101、102和103未绘于图2），且皆为关闭状态。因此，闸极驱动单元GD[101]、GD[102]和GD[103]（其中，GD[101]、GD[102]和GD[103]分别表示图1中m个闸极驱动单元中的第101个闸极驱动单元、第102个闸极驱动单元和第103个闸极驱动单元）被关闭而不传递输入讯号IN，使得闸极输出讯号OUT[101]、OUT[102]和OUT[103]具有低电压位准。
于一实施例中，当通道解码器10再次侦测到闩锁讯号LAT的上升边缘时，根据通道编号讯号NUM[10:0]指示的主要通道编号11d’101，产生具有高电压位准的导通讯号ON[101]，以导通闸极驱动单元GD[101]（未绘于图2）。闸极驱动单元GD[101]被导通而传递输入讯号IN，以作为闸极输出讯号OUT[101]。于此同时，选择讯号SEL[3:1]以3b’111表示，则主要通道编号11d’101相关的次要通道编号为11d’102、11d’103和11d’104（其中11d’102、11d’103和11d’104未绘于图2），且皆为导通状态。因此，闸极驱动单元GD[102]、GD[103]和GD[104]被导通而传递输入讯号IN，使得闸极输出讯号OUT[102]、OUT[103]和OUT[104]具有高电压位准。
于一实施例中，当通道解码器10再次侦测到闩锁讯号LAT的上升边缘时，根据通道编号讯号NUM[10:0]指示的主要通道编号11d’105，产生具有高电压位准的导通讯号ON[105]，以导通闸极驱动单元GD[105]（未绘于图2）。闸极驱动单元GD[105]被导通而传递输入讯号IN，以作为闸极输出讯号OUT[105]。于此同时，选择讯号SEL[3:1]以3b’010表示，则主要通道编号11d’105相关的次要通道编号为11d’106、11d’107和11d’108（其中11d’106、11d’107和11d’108未绘于图2），次要通道编号为11d’106和11d’108为关闭状态，且次要通道编号11d’107为导通状态。因此，故闸极驱动单元GD[106]和GD[108]被关闭而不传递输入讯号IN，闸极驱动单元GD[107]被导通而传递输入讯号IN，使得闸极输出讯号OUT[106]和OUT[108]具有低电压位准，且闸极输出讯号OUT[107]具有高电压位准。
由图2的实施例可看出，本发明的闸极驱动器1可根据通道编号讯号NUM[10:0]和选择讯号SEL[3:1]，随机开启任一主要闸极通道和相关的至少一次要闸极通道。值得注意的是，本发明的闸极驱动器1可相容于传统的显示器扫描操作；具体而言，当通道编号讯号NUM[10:0]为连序的（consecutive）且选择讯号SEL[3:1]为3b’000时，没有任何次要闸极通道被开启，如此相当于传统的显示器扫描操作。
再者，本发明的闸极驱动器1可实现显示器的局部画面更新；具体而言，当选择讯号SEL[3:1]为3b’111时，闸极驱动器1可同时开启4条相邻的闸极通道，也就是主要闸极通道和3个相邻的次要闸极通道。于其他实施例中，当选择讯号SEL[3:1]包含a个位元时，闸极驱动器1最多可同时开启1+a条相邻的闸极通道。在实际应用中，当大尺寸显示器提供的视野（Field of View）超过人类肉眼所聚焦的兴趣区（Region of Interest，ROI）时，通过显示器的局部画面更新功能，可提高显示器局部画面（即兴趣区）的流畅度（Smoothness）。除此之外，通过局部画面更新，相当于其他局部画面不更新，也可达到省电的功效。
进一步地，本发明的闸极驱动器1可通过同时开启多条闸极通道，以提高显示器的更新率；具体而言，当选择讯号SEL[3:1]为3b’010时，闸极驱动器1可同时开启两条奇数或偶数编号的闸极通道，相较于传统显示器一次开启一条闸极通道，本发明的闸极驱动器1可实现两倍以上的更新率，以提高显示器整体画面的动态流畅度。
简单来说，通过本发明图1的闸极驱动器1的电路架构，并搭配图2的操作方式，可随机开启任一主要闸极通道和相关的至少一次要闸极通道，以实现显示器的局部画面更新（省电）、提升更新率并可相容于现有的显示器闸极扫描操作。
图3A为根据本发明第一实施例闸极驱动单元GD[n]_3A的等效电路示意图。图3B为根据本发明第一实施例闸极驱动单元GD[n]_3B的等效电路示意图。图1的多个闸极驱动单元GD[1]…GD[m]中的第n个闸极驱动单元GD[n]可由闸极驱动单元GD[n]_3A或GD[n]_3B所实现，可同时开启最多两条闸极通道。假设选择讯号SEL包含一个位元（a=1），闸极驱动单元GD[n]_3A包含及闸一（AND Gate）31、及闸二32和一或闸一（OR Gate）30。及闸一31耦接于通道解码器10（未绘于图3），用来根据多个导通讯号ON[1]…ON[m]的一第n个导通讯号ON[n]以及输入讯号IN，产生一第n个中继讯号P[n]。及闸二32耦接于及闸一31，用来根据选择讯号SEL，产生一第n个中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]（未绘于图3）。或闸一30耦接于及闸一31、a个及闸二32和多个位准转换单元LS[1]…LS[m]中的一第n个位准转换单元LS[n]（未绘于图3），用来根据第n个中继讯号P[n]和第n-1个中继讯号P[n-1]，产生多个闸极输出讯号OUT[1]…OUT[m]中的一第n个闸极输出讯号OUT[n]。
另一方面，闸极驱动单元GD[n]_3B包含开关一SW1、开关二SW2和开关三SW31。开关一SW1耦接于通道解码器10和多个位准转换单元LS[1]…LS[m]中的第n个位准转换单元LS[n]，用来根据导通讯号ON[n]，判断是否传递输入讯号IN作为第n个闸极输出讯号OUT[n]。开关二SW2耦接于开关一SW1，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个中继讯号P[n]。开关三SW31耦接于开关二SW2，用来根据选择讯号SEL，判断是否传递第n个中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]。
图4A为根据本发明第二实施例闸极驱动单元GD[n]_4A的等效电路示意图。图4B为根据本发明第二实施例闸极驱动单元GD[n]_4B的等效电路示意图。图1的多个闸极驱动单元GD[1]…GD[m]中的第n个闸极驱动单元GD[n]可由闸极驱动单元GD[n]_4A或GD[n]_4B所实现，可同时开启最多三条闸极通道。假设选择讯号SEL[2:1]包含两个位元（a=2），闸极驱动单元GD[n]_4A包含及闸三41、及闸四42、及闸五43和一或闸二40。及闸三41耦接于通道解码器10（未绘于图4），用来根据导通讯号ON[n]以及输入讯号IN，产生第n个中继讯号P[n]。及闸四42耦接于及闸三41，用来根据选择讯号SEL[2:1]的位元[1]，产生一第n个中继讯号P1[n]到第n+1个闸极驱动单元GD[n+1]（未绘于图4）。及闸五43耦接于及闸三41，用来根据选择讯号SEL[2:1]的位元[2]，产生一第n个中继讯号P2[n]到第n+2个闸极驱动单元GD[n+2]。或闸二40耦接于及闸三41、及闸四42、及闸五43和多个位准转换单元LS[1]…LS[m]中的一第n个位准转换单元LS[n]（未绘于图4），用来根据中继讯号P[n]、P1[n-1]和P2[n-2]，产生第n个闸极输出讯号OUT[n]。中继讯号P2[n-1]传递于闸极驱动单元GD[n-1]与GD[n+1]之间。
另一方面，闸极驱动单元GD[n]_4B包含开关一SW1、开关二SW2、开关四SW41和开关五SW42。开关一SW1耦接于通道解码器10和多个位准转换单元LS[1]…LS[m]中的第n个位准转换单元LS[n]，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个闸极输出讯号OUT[n]。开关二SW2耦接于开关一SW1，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个中继讯号P[n]。开关四SW41耦接于开关二SW2，用来根据选择讯号SEL[2:1]的位元[1]，判断是否传递中继讯号P1[n]到第n+1个闸极驱动单元GD[n+1]。开关五SW42耦接于开关二SW2，用来根据选择讯号SEL[2:1]的位元[2]，判断是否传递中继讯号P2[n]到第n+2个闸极驱动单元GD[n+2]。
图5A为根据本发明第三实施例闸极驱动单元GD[n]_5A的等效电路示意图。图5B为根据本发明第三实施例闸极驱动单元GD[n]_5B的等效电路示意图。图1的多个闸极驱动单元GD[1]…GD[m]中的第n个闸极驱动单元GD[n]可由闸极驱动单元GD[n]_5A或GD[n]_5B所实现，可同时开启最多四条闸极通道。假设选择讯号SEL[3:1]包含三个位元（a=3），闸极驱动单元GD[n]_5A包含及闸六51、及闸七52、及闸八53、及闸九54和一或闸三50。及闸六51耦接于通道解码器10（未绘于图5），用来根据导通讯号ON[n]以及输入讯号IN，产生第n个中继讯号P[n]。及闸七52耦接于及闸六51，用来根据选择讯号SEL[3:1]的位元[1]，产生一第n个中继讯号P1[n]到第n+1个闸极驱动单元GD[n+1]（未绘于图5）。及闸八53耦接于及闸六51，用来根据选择讯号SEL[3:1]的位元[2]，产生一第n个中继讯号P2[n]到第n+1个闸极驱动单元GD[n+1]。及闸九54耦接于及闸六51，用来根据选择讯号SEL[3:1]的位元[3]，产生一第n个中继讯号P3[n]到第n+1个闸极驱动单元GD[n+1]。或闸三50耦接于及闸六51、52、53、54和多个位准转换单元LS[1]…LS[m]中的一第n个位准转换单元LS[n]（未绘于图5），用来根据中继讯号P[n]、P1[n-1]、P2[n-2]和P3[n-3]，产生第n个闸极输出讯号OUT[n]。中继讯号P2[n-1]传递于闸极驱动单元GD[n-1]与GD[n+1]之间，中继讯号P3[n-1]传递于闸极驱动单元GD[n-1]与GD[n+2]之间，且中继讯号P3[n-2]传递于闸极驱动单元GD[n-2]与GD[n+1]之间。
另一方面，闸极驱动单元GD[n]_5B包含开关一SW1、开关二SW2、开关六SW51、开关七SW52和开关八SW53。开关一SW1耦接于通道解码器10和多个位准转换单元LS[1]…LS[m]中的第n个位准转换单元LS[n]，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个闸极输出讯号OUT[n]。开关二SW2耦接于开关一SW1，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个中继讯号P[n]。开关六SW51耦接于开关二SW2，用来根据选择讯号SEL[3:1]的位元[1]，判断是否传递中继讯号P1[n]到第n+1个闸极驱动单元GD[n+1]。开关七SW52耦接于开关二SW2，用来根据选择讯号SEL[3:1]的位元[2]，判断是否传递中继讯号P2[n]到第n+2个闸极驱动单元GD[n+2]。开关八SW53耦接于开关二SW2，用来根据选择讯号SEL的位元[3]，判断是否传递中继讯号P3[n]到第n+1个闸极驱动单元GD[n+3]。
图6为根据本发明第四实施例闸极驱动单元GD[n]_6的等效电路示意图。图1的多个闸极驱动单元GD[1]…GD[m]中的第n个闸极驱动单元GD[n]可由闸极驱动单元GD[n]_6所实现，可同时开启最多a条闸极通道。假设选择讯号SEL[a:1]包含a个位元，闸极驱动单元GD[n]_6包含开关一SW1、开关二SW2和a个开关SW61…SW6a。开关一SW1耦接于通道解码器10和多个位准转换单元LS[1]…LS[m]中的第n个位准转换单元LS[n]，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个闸极输出讯号OUT[n]。开关二SW2耦接于开关一SW1，用来根据第n个导通讯号ON[n]，判断是否传递输入讯号IN作为第n个中继讯号P[n]。a个开关SW61…SW6a耦接于开关二SW2，用来根据选择讯号SEL[a:1]的a个位元，判断是否传递a个中继讯号P1[n]…Pa[n]到a个闸极驱动单元GD[n+1]…GD[n+a]。
图7A为根据本发明第一实施例闸极驱动单元GD[n]_3A的电路操作示意图。图7B为根据本发明第一实施例闸极驱动单元GD[n]_3B的电路操作示意图。于闸极驱动单元GD[n]_3A中，当导通讯号ON[n]为第一逻辑状态时（例如逻辑“1”），及闸一31传递输入讯号IN以作为中继讯号P[n]，以及或闸一30传递中继讯号P[n]以作为第n个闸极输出讯号OUT[n]；以及当导通讯号ON[n]为第二逻辑状态时（例如逻辑“0”），及闸一31不传递输入讯号IN。当选择讯号SEL为第一逻辑状态时（例如逻辑“1”），及闸二32传递中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]的或闸一30以作为第n+1个闸极输出讯号OUT[n+1]；以及当选择讯号SEL为第二逻辑状态时（例如逻辑“0”），及闸二32不传递中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_3A可同时开启最多两条闸极通道。
于闸极驱动单元GD[n]_3B中，当第n个导通讯号ON[n]导通开关一SW1时，开关一SW1传递输入讯号IN作为第n个闸极输出讯号OUT[n]；以及当第n个导通讯号ON[n]关闭开关一SW1时，开关一SW1不传递输入讯号IN。当第n个导通讯号ON[n]导通开关二SW2时，开关二SW2传递输入讯号IN作为第n个中继讯号P[n]；以及当第n个导通讯号ON[n]关闭开关二SW2时，开关二SW2不传递输入讯号IN。当选择讯号SEL导通开关三SW31，开关三SW31传递第n个中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]；以及选择讯号SEL关闭开关三SW31，开关三SW31不传递第n个中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_3B可同时开启最多两条闸极通道。
图8为根据本发明第二实施例闸极驱动单元GD[n]_4A的电路操作示意图。当导通讯号ON[n]为第一逻辑状态时，及闸三41传递输入讯号IN以作为中继讯号P[n]，以及或闸二40传递中继讯号P[n]以作为第n个闸极输出讯号OUT[n]；以及当导通讯号ON[n]为第二逻辑状态时，及闸三41不传递输入讯号IN。当选择讯号SEL[2:1]的位元[1]为第一逻辑状态时，及闸四42传递中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]_4A的或闸二40以作为第n+1个闸极输出讯号OUT[n+1]；以及当选择讯号SEL[2:1]的位元[1]为第二逻辑状态时，及闸四42不传递中继讯号P[n]。当选择讯号SEL[2:1]的位元[2]为第一逻辑状态时，及闸五43传递中继讯号P[n]到第n+2个闸极驱动单元GD[n+2]_4A的或闸二40以作为第n+2个闸极输出讯号OUT[n+2]；以及当选择讯号SEL[2:1]的位元[2]为第二逻辑状态时，及闸五43不传递中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_4A可同时开启最多三条闸极通道。
图9为根据本发明第二实施例闸极驱动单元GD[n]_4B的电路操作示意图。当第n个导通讯号ON[n]导通开关一SW1时，开关一SW1传递输入讯号IN作为第n个闸极输出讯号OUT[n]；以及当第n个导通讯号ON[n]关闭开关一SW1时，开关一SW1不传递输入讯号IN。当第n个导通讯号ON[n]导通开关二SW2时，开关二SW2传递输入讯号IN作为第n个中继讯号P[n]；以及当第n个导通讯号ON[n]关闭开关二SW2时，开关二SW2不传递输入讯号IN。当选择讯号SEL[2:1]的位元[1]导通开关四SW41，开关四SW41传递第n个中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]_4B；以及选择讯号SEL[2:1]的位元[1]关闭开关四SW41，开关四SW41不传递第n个中继讯号P[n]。当选择讯号SEL[2:1]的位元[2]导通开关五SW42，开关五SW42传递第n个中继讯号P[n]到第n+2个闸极驱动单元GD[n+2]_4B；以及选择讯号SEL[2:1]的位元[2]关闭开关五SW42，开关五SW42不传递第n个中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_4B可同时开启最多三条闸极通道。
图10为根据本发明第三实施例闸极驱动单元GD[n]_5A的电路操作示意图。当导通讯号ON[n]为第一逻辑状态时，及闸六51传递输入讯号IN以作为中继讯号P[n]，以及或闸三50传递中继讯号P[n]以作为第n个闸极输出讯号OUT[n]；以及当导通讯号ON[n]为第二逻辑状态时，及闸六51不传递输入讯号IN。当选择讯号SEL[3:1]的位元[1]为第一逻辑状态时，及闸七52传递中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]_5A的或闸三50以作为第n+1个闸极输出讯号OUT[n+1]；以及当选择讯号SEL[3:1]的位元[1]为第二逻辑状态时，及闸七52不传递中继讯号P[n]。当选择讯号SEL[3:1]的位元[2]为第一逻辑状态时，及闸八53传递中继讯号P[n]到第n+2个闸极驱动单元GD[n+2]_5A的或闸三50以作为第n+2个闸极输出讯号OUT[n+2]；以及当选择讯号SEL[3:1]的位元[2]为第二逻辑状态时，及闸八53不传递中继讯号P[n]。当选择讯号SEL[3:1]的位元[3]为第一逻辑状态时，及闸九54传递中继讯号P[n]到第n+3个闸极驱动单元GD[n+3]_5A的或闸三50以作为第n+3个闸极输出讯号OUT[n+3]；以及当选择讯号SEL[3:1]的位元[3]为第二逻辑状态时，及闸九54不传递中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_5A可同时开启最多四条闸极通道。
图11为根据本发明第三实施例闸极驱动单元GD[n]_5B的电路操作示意图。当第n个导通讯号ON[n]导通开关一SW1时，开关一SW1传递输入讯号IN作为第n个闸极输出讯号OUT[n]；以及当第n个导通讯号ON[n]关闭开关一SW1时，开关一SW1不传递输入讯号IN。当第n个导通讯号ON[n]导通开关二SW2时，开关二SW2传递输入讯号IN作为第n个中继讯号P[n]；以及当第n个导通讯号ON[n]关闭开关二SW2时，开关二SW2不传递输入讯号IN。当选择讯号SEL[3:1]的位元[1]导通开关六SW51，开关六SW51传递第n个中继讯号P[n]到第n+1个闸极驱动单元GD[n+1]_5B；以及选择讯号SEL[3:1]的位元[1]关闭开关六SW51，开关六SW51不传递第n个中继讯号P[n]。当选择讯号SEL[3:1]的位元[2]导通开关七SW52，开关七SW52传递第n个中继讯号P[n]到第n+2个闸极驱动单元GD[n+2]_5B；以及选择讯号SEL[3:1]的位元[2]关闭开关七SW52，开关七SW52不传递第n个中继讯号P[n]。当选择讯号SEL[3:1]的位元[3]导通开关八SW53，开关八SW53传递第n个中继讯号P[n]到第n+3个闸极驱动单元GD[n+3]_5B；以及选择讯号SEL[3:1]的位元[3]关闭开关八SW53，开关八SW53不传递第n个中继讯号P[n]。通过上述操作，闸极驱动单元GD[n]_5B可同时开启最多四条闸极通道。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (6)

1.一种可同时选择多个通道的闸极驱动器，其特征在于，包括：
一通道解码器，用来根据一闩锁讯号和一通道编号讯号，产生多个导通讯号；
多个闸极驱动单元，耦接于该通道解码器，用来根据多个导通讯号、一选择讯号和一输入讯号，产生多个闸极输出讯号；以及
多个位准转换单元，耦接于多个闸极驱动单元，用来根据多个闸极输出讯号，进行电压转换；
其中该通道编号讯号指示一主要通道编号，该选择讯号指示至少一次要通道编号；
该选择讯号包含a个位元，至少一次要通道编号包含a个次要通道编号，a个位元分别对应于a个次要通道编号，且a为大于零的正整数；
a个次要通道编号分别为该主要通道编号与1…a的总和；
当该选择讯号中的第b个位元为第一逻辑状态时，对应于该第b个位元的第b个次要通道为导通状态；以及
当该选择讯号中的第b个位元为第二逻辑状态时，对应于该第b个位元的该第b个次要通道为关闭状态；
其中1≦b≦a；
该主要通道编号为n，且多个闸极驱动单元中的第n个闸极驱动单元包含：
一第一及闸，耦接于该通道解码器，用来根据多个导通讯号的一第n个导通讯号以及该输入讯号，产生一第n个中继讯号；
a个第二及闸，耦接于该第一及闸，用来根据该选择讯号的a个位元，产生a个该第n个中继讯号到第n+1个…第n+a个闸极驱动单元；以及
一或闸，耦接于该第一及闸、该a个第二及闸和多个位准转换单元中的一第n个位准转换单元，用来根据该第n个中继讯号以及第n-1个…第n-a个中继讯号，产生多个闸极输出讯号中的一第n个闸极输出讯号。
2.根据权利要求1所述的可同时选择多个通道的闸极驱动器，其特征在于，当该第n个导通讯号为第一逻辑状态时，该第一及闸传递该输入讯号以作为该第n个中继讯号，以及该或闸传递该第n个中继讯号以作为该第n个闸极输出讯号；以及当该第n个导通讯号为第二逻辑状态时，该第一及闸不传递该输入讯号；
当该选择讯号的该a个位元中的至少一者为该第一逻辑状态时，该a个第二及闸中的至少一者传递该第n个中继讯号到该第n+1个…第n+a个闸极驱动单元中的至少一者的该或闸；以及该选择讯号的该a个位元中的至少一者为该第二逻辑状态时，该a个第二及闸不传递该第n个中继讯号。
3.根据权利要求2所述的可同时选择多个通道的闸极驱动器，其特征在于，该主要通道编号为n，且多个闸极驱动单元中的第n个闸极驱动单元包含：
一第一开关，耦接于该通道解码器和多个位准转换单元中的一第n个位准转换单元，用来根据多个导通讯号的一第n个导通讯号，判断是否传递该输入讯号作为多个闸极输出讯号中的一第n个闸极输出讯号；
一第二开关，耦接于该第一开关，用来根据该第n个导通讯号，判断是否传递该输入讯号作为一第n个中继讯号；以及
a个第三开关，耦接于该第二开关，用来根据该选择讯号的该a个位元，判断是否传递该第n个中继讯号到第n+1个…第n+a个闸极驱动单元。
4.根据权利要求3所述的可同时选择多个通道的闸极驱动器，其特征在于，当该第n个导通讯号导通该第一开关时，该第一开关传递该输入讯号作为该第n个闸极输出讯号；以及当该第n个导通讯号关闭该第一开关时，该第一开关不传递该输入讯号；
当该第n个导通讯号导通该第二开关时，该第二开关传递该输入讯号作为该第n个中继讯号；以及当该第n个导通讯号关闭该第二开关时，该第二开关不传递该输入讯号；
当该a个位元导通该a个第三开关，该a个第三开关传递该第n个中继讯号到第n+1个…第n+a个闸极驱动单元；以及当该a个位元关闭该a个第三开关，该a个第三开关不传递该第n个中继讯号。
5. 根据权利要求3所述的可同时选择多个通道的闸极驱动器，其特征在于，其用于一显示器，包含：
一时序控制器，耦接于该闸极驱动器，用来产生该通道编号讯号和该选择讯号；以及
一位移暂存器，耦接于该时序控制器和该通道解码器，用来产生该输入讯号和该闩锁讯号。
6.根据权利要求5所述的可同时选择多个通道的闸极驱动器，其特征在于，多个闸极驱动单元通过该通道解码器耦接于该时序控制器以及该位移暂存器，以间接接收该选择讯号和该输入讯号；或者，多个闸极驱动单元耦接于该时序控制器以及该位移暂存器，以直接接收该选择讯号和该输入讯号。
CN202210275495.3A 2022-03-21 2022-03-21 可同时选择多个通道的闸极驱动器 Active CN114360470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210275495.3A CN114360470B (zh) 2022-03-21 2022-03-21 可同时选择多个通道的闸极驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210275495.3A CN114360470B (zh) 2022-03-21 2022-03-21 可同时选择多个通道的闸极驱动器

Publications (2)

Publication Number Publication Date
CN114360470A CN114360470A (zh) 2022-04-15
CN114360470B true CN114360470B (zh) 2022-07-12

Family

ID=81094435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210275495.3A Active CN114360470B (zh) 2022-03-21 2022-03-21 可同时选择多个通道的闸极驱动器

Country Status (1)

Country Link
CN (1) CN114360470B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564863B (zh) * 2016-02-05 2017-01-01 聯詠科技股份有限公司 顯示面板的閘極驅動器及其操作方法
CN108447436A (zh) * 2018-03-30 2018-08-24 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564863B (zh) * 2016-02-05 2017-01-01 聯詠科技股份有限公司 顯示面板的閘極驅動器及其操作方法
CN108447436A (zh) * 2018-03-30 2018-08-24 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN114360470A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US7961167B2 (en) Display device having first and second vertical drive circuits
US6100868A (en) High density column drivers for an active matrix display
US7518588B2 (en) Source driver with charge recycling function and panel displaying device thereof
JP3922736B2 (ja) 液晶表示装置
US5844535A (en) Liquid crystal display in which each pixel is selected by the combination of first and second address lines
KR100496370B1 (ko) 액정 구동 장치
US20070097056A1 (en) Driving method and data driving circuit of a display
US8169239B2 (en) Driver circuit of display device
US10803821B2 (en) Liquid crystal display panel with different polarity inversion positions for multiple columns of pixel units and liquid crystal display device
EP1552498B1 (en) Active matrix display
CN114360470B (zh) 可同时选择多个通道的闸极驱动器
CN112242127B (zh) 驱动装置的输出电路
US8179389B2 (en) Compact layout structure for decoder with pre-decoding and source driving circuit using the same
US8169240B2 (en) Driver circuit of display device
TWI810854B (zh) 可同時選擇多個通道的閘極驅動器
CN102024413B (zh) 驱动显示面板的方法及设备
JPH11296142A (ja) 液晶表示装置
US20090046047A1 (en) Source driving apparatus
CN109343250B (zh) 阵列基板、显示面板及其驱动方法
JP4147175B2 (ja) 液晶表示装置
US20040207591A1 (en) Method and circuit for driving liquid crystal display
JPH06242742A (ja) フラットパネルディスプレイ
JP4080511B2 (ja) 液晶表示装置及びデータライン・ドライバ
JP4947167B2 (ja) 表示装置および携帯端末
CN117765890A (zh) 栅极驱动电路、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Gate driver with simultaneous selection of multiple channels

Effective date of registration: 20220816

Granted publication date: 20220712

Pledgee: China Zheshang Bank Co.,Ltd. Changzhou Branch

Pledgor: Changzhou Xinsheng Semiconductor Technology Co.,Ltd.

Registration number: Y2022980012782

PE01 Entry into force of the registration of the contract for pledge of patent right