CN109343250B - 阵列基板、显示面板及其驱动方法 - Google Patents

Abstract

本申请涉及一种阵列基板、显示面板及其驱动方法。该阵列基板包括N条数据线、M组栅线以及设置于第N/2条数据线与第N/2+1条数据线之间的虚拟数据线组；其中，虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线；第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元，其中，两组虚拟像素单元分别定义为第一虚拟像素单元和第二虚拟像素单元，第一虚拟像素单元至少包括第一虚拟亚像素、第二虚拟亚像素及第三虚拟亚像素，第二虚拟像素单元至少包括第四虚拟亚像素、第五虚拟亚像素及第六虚拟亚像素。本申请可降低对控制芯片的要求，使得本申请的阵列基板具有更好的普适性。

Description

阵列基板、显示面板及其驱动方法

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及其驱动方法。

背景技术

随着液晶显示领域的发展，液晶显示器凭借其低功耗、超薄等优点得到了市场的广泛认可。但随着各大面板厂的竞争越来越激烈，各大面板厂对成本问题愈加重视。对降低成本问题的研究使得在一般栅极架构的基础上衍生出了dual gate(双栅)架构。dual gate架构的data line(数据线)会减半，scan line(扫描线)会加倍。但是使用dual gate架构可能会遇到源极驱动电路的通道数与实际使用通道数不相等，造成源极驱动电路的输出无法正确显示画面的问题。针对此问题目前采用的方法是，将其中一个源极驱动芯片的所有通道都使用，而让另一个源极驱动芯片的部分通道处于floating(浮动)状态，但是这种做法的限制条件是要求控制芯片的输出需要支持图像不对等的切割，从而使得此方法不具备良好的普适性。

发明内容

基于此，有必要针对源极驱动电路的通道数与实际使用的通道数不相等导致上述限制条件的产生，提供一种阵列基板、显示面板及其驱动方法。

一种阵列基板，包括与源极驱动电路连接的N条数据线，与栅极驱动电路连接的M组栅线以及由所述数据线、栅线交叉限定的像素区域，所述像素区域设置有多个阵列排布的像素单元，每个所述像素单元包括至少三个子像素单元；每组栅线包括第一栅线和第二栅线，还包括：

设置于第N/2条数据线与第N/2+1条数据线之间的虚拟数据线组；其中，所述虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线；所述第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与所述第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元；其中，两组虚拟像素单元分别定义为第一虚拟像素单元和第二虚拟像素单元，所述第一虚拟像素单元至少包括第一虚拟亚像素、第二虚拟亚像素及第三虚拟亚像素，所述第二虚拟像素单元至少包括第四虚拟亚像素、第五虚拟亚像素及第六虚拟亚像素；

所述第一虚拟亚像素的开关与所述第N/2条数据线连接，所述第一虚拟亚像素的开关、所述第三虚拟亚像素的开关均与所述第二栅线连接，所述第二虚拟亚像素的开关与所述第三虚拟亚像素的开关连接所述第一虚拟数据线，所述第二虚拟亚像素的开关与所述第一栅线连接；

所述第四虚拟亚像素的开关、所述第五虚拟亚像素的开关连接所述第二虚拟数据线，所述第四虚拟亚像素的开关、所述第六虚拟亚像素的开关均与所述第一栅线连接，所述第五虚拟亚像素的开关与所述第二栅线连接，所述第六虚拟亚像素的开关与所述第N/2+1条数据线连接。

在其中一个实施例中，所述开关为薄膜晶体管。

在其中一个实施例中，所述像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元。

在其中一个实施例中，所述第一栅线与奇数列的子像素单元连接，所述第二栅线与偶数列的子像素单元连接。

一种显示面板，所述显示面板包括前述所述的阵列基板。

在其中一个实施例中，所述显示面板至少包括两个源极驱动电路。

在其中一个实施例中，所述显示面板是高清显示面板、全高清显示面板或超高清显示面板中的一种。

在其中一个实施例中，所述显示面板为高清显示面板，所述高清显示面板包括两个源极驱动电路；其中，两个源极驱动电路分别定义为第一源极驱动电路和第二源极驱动电路，所述第一源极驱动电路驱动的数据量和所述第二源极驱动电路驱动的数据量相等。

在其中一个实施例中，所述虚拟数据线的数量是根据所述源极驱动电路的输出通道总数与所述显示面板实际使用的数据线之间的差值决定

一种显示面板的驱动方法，基于前述所述的显示面板，所述方法包括：

先对第一栅线输入扫描信号，当输出到与第N/2+1条数据线对应的与所述第一栅线连接的子像素单元列时，根据所述第一栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2+1条数据线的左侧连续插入至少三个亚虚拟像素；

然后对第二栅线的输入扫描信号，当输出到与第N/2条数据线对应的与所述第二栅线连接的子像素单元列时，根据所述第二栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2条数据线的右侧连续插入至少三个亚虚拟像素；

根据映射后的所述数据信号，通过所述数据线向与所述数据线相连接的子像素单元充电。

上述阵列基板，通过在第N/2条数据线与第N/2+1条数据线之间设置虚拟数据线组，虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线，第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与所述第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元，两组虚拟像素单元分别由至少三个虚拟亚像素构成，可使得源极驱动电路的输出通道数量与实际使用的通道数量不相等的情况下，通过虚拟像素和虚拟数据线的加入，可降低对控制芯片的要求(支持图像不对等的切割)，使得本申请的阵列基板具有更好的普适性，并且，由于是在数据线的中间设置虚拟数据线，所以对于左右两侧使用到的数据线的数量是相同的，换言之，源极驱动电路对于左右两侧输出的数据量是相同的，不需要进行图像不对等的切割。

附图说明

为了更清楚地说明本申请实施例或示例性技术中的技术方案，下面将对实施例或示例性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中的阵列基板的结构示意图；

图2为另一实施例中的阵列基板的结构示意图；

图3为一实施例中的显示面板的驱动方法流程示意图；

图4为图3中虚拟亚像素插入的具体位置示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，为一实施例中的阵列基板的结构示意图。该阵列基板可以包括与源极驱动电路(图1未标示)连接的N条数据线，D1、D2、D3、…、D(n/2-1)、D(n/2)、D(n/2+1)、…、Dn。与栅极驱动电路(图1未标示)连接的M组栅线，G1、G2、…、G6、G7、…。以及由数据线、栅线交叉限定的像素区域S1，像素区域S1内设置有多个阵列排布的像素单元P，每个像素单元P包括至少三个子像素单元；每组栅线包括第一栅线和第二栅线。其中，N和M均为大于等于1的正整数，可以理解，对于N、M的具体数值可以根据实际情况进行选择和调整，在此不做进一步限定。

需要说明的是，本申请对像素单元具体包括的子像素单元的数量不作限定，可以是包括三个子像素单元，也可以是包括四个子像素单元。以每个像素单元P包括三个子像素单元为例，三个子像素单元分别为p1、p2、p3，三个子像素单元p1、p2、p3用于显示的颜色不作限定，只要能够保证用于构成一个像素单元P的子像素单元p1、子像素单元p2、子像素单元p3分别发出的光线混合后成白光即可。示例性地，当上述白光由红光、绿光及蓝光构成时，如图1所示，子像素单元p1显示红色，子像素单元p2显示绿色，子像素单元p3显示蓝色。或者，又例如，当上述白光由青色光、品红光以及黄色光构成时，上述子像素单元p1显示品红光，子像素单元p2显示青色光，子像素单元p3显示黄色光。可以理解，由一组三色光构成白光时，上述三个子像素单元的具体颜色可以根据实际情况和需要进行交换。此外，为了便于说明，本申请的以下实施例均是以子像素单元p1显示红色，子像素单元p2显示绿色，子像素单元p3显示蓝色为例进行的说明，也即是像素单元P包括红色子像素单元p1、绿色子像素单元p2和蓝色子像素单元p3。

进一步地，每组栅线可以包括第一栅线和第二栅线，以图1中的栅线排列方式为例，以栅线G1、G2为一组，G3、G4为一组，…，相应地，栅线G1就可以视作第一栅线，栅线G2就可以视作第二栅线。可以理解，也可以将栅线G3视作第一栅线，栅线G4视作第二栅线，为了便于说明，本申请的以下实施例均是以栅线G1为第一栅线，栅线G2为第二栅线为例进行的说明。第一栅线G1和第二栅线G2之间设置有一行像素单元P。可选地，在本申请中，第一栅线G1与奇数列的子像素单元连接，如图1所示，第一栅线G1与子像素单元p1、p3、p5、…、p(2n-1)(其中，n为数据线的条数)连接。第二栅线G2与子像素单元p2、p4、p6、…、p2n(其中，n为数据线的条数)连接。

进一步地，如图1所示，该阵列基板还可以包括设置于第N/2条数据线D(N/2)与第N/2+1条数据线D(N/2+1)之间的虚拟数据线组(图1未标示)；其中，虚拟数据线组至少包括第一虚拟数据线dummy1和第二虚拟数据线dummy2；第N/2条数据线D(N/2)、第一虚拟数据线dummy1、第二虚拟数据线dummy2、第N/2+1条数据线D(N/2+1)与第一栅线G1、第二栅线G2交叉限定的区域内设置有至少两组虚拟像素单元(图1未标示)；其中，两组虚拟像素单元分别定义为第一虚拟像素单元10和第二虚拟像素单元20，第一虚拟像素单元10至少包括第一虚拟亚像素110、第二虚拟亚像素120及第三虚拟亚像素130，第二虚拟像素单元20至少包括第四虚拟亚像素210、第五虚拟亚像素220及第六虚拟亚像素230。如图1所示，由数据线D(N/2)、第一虚拟数据线dummy1与第一栅线G1、第二栅线G2交叉限定的区域内设置有两个虚拟亚像素110和120。第一虚拟数据线dummy1、第二虚拟数据线dummy2与第一栅线G1、第二栅线G2交叉限定的区域内设置有两个虚拟亚像素130和210。第二虚拟数据线dummy2数据线D(N/2+1)与第一栅线G1、第二栅线G2交叉限定的区域内设置有两个虚拟亚像素220和230。为了便于描述，可从整个阵列基板和单行栅线的角度对虚拟亚像素进行划分。从整个阵列基板的角度，可以将第一虚拟亚像素110、第二虚拟亚像素120及第三虚拟亚像素130看作一个像素单元P，第四虚拟亚像素210、第五虚拟亚像素220及第六虚拟亚像素230看作另一个像素单元P。从单行栅线的角度，可以将第二虚拟亚像素120、第四虚拟亚像素210、第六虚拟亚像素230看作一组虚拟亚像素，第一虚拟亚像素110、第三虚拟亚像素130、第五虚拟亚像素220看作一组虚拟亚像素。

以下对上述第一虚拟像素单元10和第二虚拟像素单元20中各个虚拟亚像素的设置方式进行详细说明。具体地，如图1所示，在第一虚拟像素单元10中，第一虚拟亚像素110的开关与第N/2条数据线D(N/2)连接，第一虚拟亚像素110的开关、第三虚拟亚像素130的开关均与第二栅线G2连接，换句话说，第一虚拟亚像素110的开关与第二栅线G2连接，第三虚拟亚像素130的开关与第二栅线G2连接。第二虚拟亚像素120的开关与第一栅线G1连接。可选地，第二虚拟亚像素120的开关与第三虚拟亚像素130的开关连接第一虚拟数据线dummy1，也即是说，第一虚拟数据线dummy1连接两个开关，而第一虚拟亚像素110与第二虚拟亚像素120之间未设置数据线，这样设置能够避免为第二虚拟亚像素120与第三虚拟亚像素130分别设置不同的数据线，造成数据线的数量增加，导致成本上升的问题。可以理解，本申请仅对虚拟亚像素的设置方式进行了详细的说明，对于子像素单元p1、p2、p3的具体设置方式可以结合附图及参照对虚拟亚像素的设置方式的描述进行理解。

在第二虚拟像素单元20中，第四虚拟亚像素210的开关、第六虚拟亚像素230的开关均与第一栅线G1连接，换句话说，第四虚拟亚像素210的开关与第一栅线G1连接，第六虚拟亚像素230的开关与第一栅线G1连接。第五虚拟亚像素220的开关与第二栅线G2连接，第六虚拟亚像素230的开关与第N/2+1条数据线D(N/2+1)连接。可选地，第四虚拟亚像素210的开关、第五虚拟亚像素220的开关连接第二虚拟数据线dummy2，也即是说，第二虚拟数据线dummy2连接两个开关，第三虚拟亚像素130与第四虚拟亚像素210之间未设置数据线，第五虚拟亚像素220与第六虚拟亚像素230之间未设置数据线，这样设置能够避免为第二虚拟亚像素120与第三虚拟亚像素130分别设置不同的数据线，造成数据线的数量增加，导致成本上升的问题。

进一步地，开关可以为薄膜晶体管，通常来说，薄膜晶体管的栅极连接栅线，源极连接数据线，漏极与像素单元的像素电极连接。在本申请中，第一虚拟亚像素110中的薄膜晶体管的栅极与第二栅线G2连接，源极与第一虚拟亚像素110的像素电极连接，漏极与第N/2条数据线D(N/2)连接；第二虚拟亚像素120中的薄膜晶体管的栅极与第一栅线G1连接，源极与第二虚拟亚像素120的像素电极连接，漏极与第一虚拟数据线dummy1连接；第三虚拟亚像素130中的薄膜晶体管的栅极与第二栅线G2连接，源极与第三虚拟亚像素130的像素电极连接，漏极与第一虚拟数据线dummy1连接；第四虚拟亚像素210中的薄膜晶体管的栅极与第一栅线G1连接，源极与第四虚拟亚像素210的像素电极连接，漏极与第二虚拟数据线dummy2连接；第五虚拟亚像素220中的薄膜晶体管的栅极与第二栅线G2连接，源极与第五虚拟亚像素220的像素电极连接，漏极与第二虚拟数据线dummy2连接；第六虚拟亚像素230中的薄膜晶体管的栅极与第一栅线G1连接，源极与第六虚拟亚像素230的像素电极连接，漏极与第N/2+1条数据线D(N/2+1)连接。

上述实施例，通过在第N/2条数据线与第N/2+1条数据线之间设置虚拟数据线组，虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线，第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与所述第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元，两组虚拟像素单元分别由至少三个虚拟亚像素构成，可使得源极驱动电路的输出通道数量与实际使用的通道数量不相等的情况下，通过虚拟像素和虚拟数据线的加入，可降低对控制芯片的要求(支持图像不对等的切割)，使得本申请的阵列基板具有更好的普适性，并且，由于是在数据线的中间设置虚拟数据线，所以对于左右两侧使用到的数据线的数量是相同的，换言之，源极驱动电路对于左右两侧输出的数据量是相同的，不需要进行图像不对等的切割。

一种显示面板，包括前述所述的阵列基板，该阵列基板通过在第N/2条数据线与第N/2+1条数据线之间设置虚拟数据线组，虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线，第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与所述第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元，两组虚拟像素单元分别由至少三个虚拟亚像素构成，可使得源极驱动电路的输出通道数量与实际使用的通道数量不相等的情况下，通过虚拟像素和虚拟数据线的加入，可降低对控制芯片的要求(支持图像不对等的切割)，使得本申请的阵列基板具有更好的普适性，并且，由于是在数据线的中间设置虚拟数据线，所以对于左右两侧使用到的数据线的数量是相同的，换言之，源极驱动电路对于左右两侧输出的数据量是相同的，不需要进行图像不对等的切割。

在其中一个实施例中，显示面板至少包括两个源极驱动电路，换句话说，显示面板可以包括两个源极驱动电路，也可以包括三个源极驱动电路，还可以包括四个源极驱动电路。可以理解，本申请对于显示面板中源极驱动电路的具体数量不做限定，本领域技术人员可根据实际操作需要和产品性能进行选择和调整。显示面板可以为高清显示面板(HD，HighDefinition)，也可以为全高清显示面板(FHD，Full High Definition)，还可以为超高清显示面板(UHD，Ultra High Definition)。高清显示面板HD的分辨率通常为1366*768，全高清显示面板FHD的分辨率通常为2200*1125，超高清显示面板UHD的分辨率通常为4400*2250。为了便于说明，本申请以下实施例以显示面板为高清显示面板HD，并且高清显示面板包括两个源极驱动电路为例进行说明。

在此基础上，为了便于区分，将两个源极驱动电路分别定义为第一源极驱动电路和第二源极驱动电路，可辅助参阅图4，S-COF1(Source-Chip On Film 1)可看作第一源极驱动电路，S-COF2(Source-Chip On Film 2)可看作第二源极驱动电路。进一步地，每个源极驱动电路的输出通道数可以为960个，也可以为966个，还可以是1026个。这里源极驱动电路的“通道”用于与数据线连接，可以这么理解，一个通道与一根数据线对应连接，当通道的个数超过数据线的时候，就会出现floating(浮动)现象，也就是有多余的输出通道，在此情况下，控制芯片在每一次映射数据的时候，都要求控制芯片能够根据数据线的实际使用情况来进行图像的不对等切割，也即是根据数据线的实际使用情况分配数据信号，这在一定程度上会造成资源的浪费以及形成较高的门槛。基于上述情况，本申请在数据线中间设置虚拟数据线以及虚拟亚像素来克服上述问题，虚拟数据线的数量是根据源极驱动电路的输出通道总数与显示面板实际使用的数据线之间的差值决定，源极驱动电路的输出通道总数可以理解为由两个源极驱动电路或者三个源极驱动电路的输出通道总和，而显示面板实际使用的数据线可根据显示面板的分辨率获知，例如，以高清显示面板HD的1366*768分辨率为例，高清显示面板实际使用的数据线的数量可以用以下公式获得：D＝(Y*X)/2，其中，Y表示在行方向上像素单元的个数，X表示一个像素单元中子像素单元的个数，D表示实际使用的数据线的数量。在本申请中，高清显示面板在行方向上像素单元的个数为1366个，而根据前面的描述可知，一个像素单元中有3个子像素单元，所以，根据上述公式可得出，实际使用的数据线的条数为D＝(1366*3)/2＝2049条，而根据前面的描述可知，源极驱动电路的输出通道有960、966以及1026三种，为了节约成本，尽可能的降低源极驱动电路的数量，所以，本申请选用输出通道为1026的源极驱动电路，这样总的输出通道数就为2052个，所以，插入的虚拟数据线的数量就可以为2052-2049＝3条。

基于上述描述，以下结合图2对本申请进行进一步地说明。图2为另一实施例中的阵列基板的结构示意图，也可以理解为高清显示面板中的阵列基板的结构示意图。如图2所示，两条虚拟数据线dummy1、dummy2设置于数据线D1025和D1026之间，由前面的公式可以获知，实际需要插入的虚拟数据线的数量为3条，但是在图2中仅仅示出了2条，这是因为数据线D1025和数据线D1026分别连接一个子像素单元和一个虚拟亚像素，所以可以将数据线D1025右侧的虚拟亚像素和数据线D1026左侧的虚拟亚像素看作连接一根虚拟数据线，换句话说，可以将数据线D1025或者数据线D1026中的任何一条数据线看作虚拟数据线，即，另外的一条虚拟数据线既可以是数据线D1025，也可以是数据线D1026。当然，也可以将数据线D1025和数据线D1026当作实际的数据线，也就是左侧有1025条数据线，右侧有1025条数据线，这样设置和使用两个通道总数为2052个的源极驱动电路所需的数据线的总数一样。也即是说，第一源极驱动电路S-COF1驱动的数据量和第二源极驱动电路S-COF2驱动的数据量相等，从而使得控制芯片在进行数据信号的分配时不需考虑要对显示图像进行不对等的切割这一限制条件。

相应地，对于全高清显示面板、超高清显示面板需要插入的虚拟数据线和虚拟亚像素的数量可以参照高清显示面板的描述，在此不作进一步地赘述。

请参阅图3，为一实施例中的显示面板的驱动方法流程示意图。该方法基于前述显示面板实施例的描述，该方法可以包括步骤S10-S30。

步骤S10，先对第一栅线输入扫描信号，当输出到与第N/2+1条数据线对应的与所述第一栅线连接的子像素单元列时，根据所述第一栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2+1条数据线的左侧连续插入至少三个亚虚拟像素。

具体地，可辅助参照图4，为图3中虚拟亚像素插入的具体位置示意图。通常，扫描信号都是采用逐行扫描的方式完成一帧数据的传送，在本申请中，以第一栅线G1和第二栅线G2为例进行说明。G1接收到控制芯片的驱动信号，打开与G1行连接的子像素单元的薄膜晶体管，此时，与薄膜晶体管的漏极连接的数据线D1、D2、D3、…、D(n/2-1)、D(n/2)、D(n/2+1)、…、Dn同时输入数据信号，当输出到与第N/2+1条数据线对应的与所述第一栅线G1连接的子像素单元列时，由于是以高清显示面板为例进行说明，也即是说，当输出到与数据线D1026对应的与所述第一栅线G1连接的子像素单元列时，根据第一栅线G1上子像素单元列与数据线的连接关系进行数据信号的重新映射、并在第N/2+1条数据线的左侧连续插入至少三个虚拟亚像素。映射也称为mapping，是控制芯片将需要显示的灰阶电压输出到相应的子像素单元中，示例性地，某个显示红色的子像素单元的灰阶电压应该显示128灰阶，那么控制芯片映射的数据应该将此128灰阶对应到该显示红色的子像素单元，从而避免显示出错。在本申请中，控制芯片可例如为时序控制器。可选地，在数据线D1026左侧连续插入三个虚拟亚像素dummy，形成如图4所示的子像素单元的排布，图4中，S-COF1为第一个源极驱动电路，S-COF2为第二个源极驱动电路。插入三个虚拟亚像素之后，S-COF1驱动的数据量为1026，S-COF2驱动的数据量为1026，从而可避免对控制芯片需要支持图像不对等的切割的问题。

步骤S20，然后对第二栅线的输入扫描信号，当输出到与第N/2条数据线对应的与所述第二栅线连接的子像素单元列时，根据所述第二栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2条数据线的右侧连续插入至少三个亚虚拟像素。

具体地，在第一栅线G1完成数据的传送之后，第二栅线G2打开，打开与G2行连接的子像素单元的薄膜晶体管，此时，与薄膜晶体管的漏极连接的数据线D1、D2、D3、…、D(n/2-1)、D(n/2)、D(n/2+1)、…、Dn同时输入数据信号，当输出到与第N/2条数据线对应的与第二栅线G2连接的子像素单元列时，由于是以高清显示面板为例进行说明，也即是说，当输出到与数据线D1025对应的与第二栅线G2连接的子像素单元列时，根据第二栅线G2上子像素单元列与数据线的连接关系进行数据信号的重新映射、并在第N/2条数据线的右侧连续插入至少三个虚拟亚像素。在本申请中，可选地，在数据线D1025的右侧连续插入三个虚拟亚像素dummy，形成如图4所示的子像素单元的排布，图4中，S-COF1(Source-Chip On Film 1)为第一个源极驱动电路，S-COF2(Source-Chip On Film 2)为第二个源极驱动电路。插入三个虚拟亚像素之后，S-COF1驱动的数据量为1026，S-COF2驱动的数据量为1026，从而可避免对控制芯片需要支持图像不对等的切割的问题。可选地，在需要的时候，还可在数据线D1025的右侧连续插入四个虚拟亚像素。

步骤S30，根据映射后的所述数据信号，通过所述数据线向与所述数据线相连接的子像素单元充电。

具体地，可将上述的灰阶电压通过数据线输出至子像素单元的像素电极内，以对子像素单元进行充电。

综上所述，通过上述驱动方法能够驱动采用如图1或如图2所示的阵列基板构成的显示面板进行显示，具有与前述实施例提供的显示面板相同的有益效果，由于前述实施例对显示面板相同的有益效果已经进行了详细的描述，故，此处不作进一步地赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，包括与源极驱动电路连接的N条数据线，与栅极驱动电路连接的M组栅线以及由所述数据线、栅线交叉限定的像素区域，所述像素区域设置有多个阵列排布的像素单元，每个所述像素单元包括至少三个子像素单元；每组栅线包括第一栅线和第二栅线，其特征在于，还包括：

设置于第N/2条数据线与第N/2+1条数据线之间的虚拟数据线组；其中，所述虚拟数据线组至少包括第一虚拟数据线和第二虚拟数据线；所述第N/2条数据线、第一虚拟数据线、第二虚拟数据线、第N/2+1条数据线与所述第一栅线、第二栅线交叉限定的区域内设置有至少两组虚拟像素单元；其中，两组虚拟像素单元分别定义为第一虚拟像素单元和第二虚拟像素单元，所述第一虚拟像素单元至少包括第一虚拟亚像素、第二虚拟亚像素及第三虚拟亚像素，所述第二虚拟像素单元至少包括第四虚拟亚像素、第五虚拟亚像素及第六虚拟亚像素；

所述第一虚拟亚像素的开关与所述第N/2条数据线连接，所述第一虚拟亚像素的开关、所述第三虚拟亚像素的开关均与所述第二栅线连接，所述第二虚拟亚像素的开关与所述第三虚拟亚像素的开关连接所述第一虚拟数据线，所述第二虚拟亚像素的开关与所述第一栅线连接；

所述第四虚拟亚像素的开关、所述第五虚拟亚像素的开关连接所述第二虚拟数据线，所述第四虚拟亚像素的开关、所述第六虚拟亚像素的开关均与所述第一栅线连接，所述第五虚拟亚像素的开关与所述第二栅线连接，所述第六虚拟亚像素的开关与所述第N/2+1条数据线连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述开关为薄膜晶体管。

3.根据权利要求1所述的阵列基板，其特征在于，所述像素单元包括红色子像素单元、绿色子像素单元和蓝色子像素单元。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一栅线与奇数列的子像素单元连接，所述第二栅线与偶数列的子像素单元连接。

5.一种显示面板，其特征在于，所述显示面板包括如权利要求1-4任一项所述的阵列基板。

6.根据权利要求5所述的显示面板，其特征在于，所述显示面板至少包括两个源极驱动电路。

7.根据权利要求6所述的显示面板，其特征在于，所述显示面板是高清显示面板、全高清显示面板或超高清显示面板中的一种。

8.根据权利要求7所述的显示面板，其特征在于，所述显示面板是高清显示面板，所述高清显示面板包括两个源极驱动电路，其中，两个源极驱动电路分别定义为第一源极驱动电路和第二源极驱动电路，所述第一源极驱动电路驱动的数据量和所述第二源极驱动电路驱动的数据量相等。

9.根据权利要求6所述的显示面板，其特征在于，所述虚拟数据线的数量是根据所述源极驱动电路的输出通道总数与所述显示面板实际使用的数据线之间的差值决定。

10.一种显示面板的驱动方法，其特征在于，基于权利要求5-9任一项所述的显示面板，所述方法包括：

先对第一栅线输入扫描信号，当输出到与第N/2+1条数据线对应的与所述第一栅线连接的子像素单元列时，根据所述第一栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2+1条数据线的左侧连续插入至少三个亚虚拟像素；

然后对第二栅线的输入扫描信号，当输出到与第N/2条数据线对应的与所述第二栅线连接的子像素单元列时，根据所述第二栅线上所述子像素单元列与数据线的连接关系进行数据信号的重新映射、并在所述第N/2条数据线的右侧连续插入至少三个亚虚拟像素；

根据映射后的所述数据信号，通过所述数据线向与所述数据线相连接的子像素单元充电。

Images